TWI705745B - 基板結構及其製作方法 - Google Patents
基板結構及其製作方法 Download PDFInfo
- Publication number
- TWI705745B TWI705745B TW108130141A TW108130141A TWI705745B TW I705745 B TWI705745 B TW I705745B TW 108130141 A TW108130141 A TW 108130141A TW 108130141 A TW108130141 A TW 108130141A TW I705745 B TWI705745 B TW I705745B
- Authority
- TW
- Taiwan
- Prior art keywords
- vias
- conductive
- micro
- circuit layer
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Abstract
一種基板結構,包括玻璃基板、第一線路層、第二線路
層以及至少一導電區。玻璃基板具有第一表面以及相對於第一表面的第二表面。第一線路層配置於第一表面。第二線路層配置於第二表面。導電區包括多個導電微通孔。導電微通孔貫穿玻璃基板。導電微通孔電性連接第一線路層與第二線路層,且導電微通孔的孔徑為2μm至10μm。
Description
本發明是有關於一種基板結構及其製作方法,且特別是有關於一種具有導電微通孔的基板結構及其製作方法。
由於玻璃基板具有高度平坦的表面,因此適合極細線路的重佈層(redistribution layer,RDL)的製作。然而,玻璃基板中的玻璃通孔(TGV)卻有以下的製程困難:(1)TGV製作成本昂貴,需要經過雷射與蝕刻兩道製程,並使用危害性高的特用化學品。(2)極細線路常常需要搭配有較高深寬比(aspect ratio,AR)的TGV,但高深寬比的玻璃基板在表面金屬圖形化製程中,為了確保銅金屬在TGV內的導通品質符合基板的需求所採取的措施(例如粗化及表面極性改質),反而不利於極細線路在玻璃基板表面的製作。
本發明提供一種基板結構及其製作方法,利用多個導電微通孔來取代習知的導電通孔,具有可縮短習知的玻璃通孔製
程、增加產能、降低生產成本、增進基板的機械特性、利於後續極細線路重佈層的製作的優點。
本發明的基板結構,包括玻璃基板、第一線路層、第二線路層以及至少一導電區。玻璃基板具有第一表面以及相對於第一表面的第二表面。第一線路層配置於第一表面且包括第一接墊。第二線路層配置於第二表面且包括第二接墊。導電區包括多個導電微通孔、第一接墊以及第二接墊。導電微通孔貫穿玻璃基板並與第一接墊以及第二接墊互相接觸。導電微通孔電性連接第一線路層與第二線路層,且導電微通孔的孔徑為2μm至10μm。
在本發明的一實施例中,上述的導電微通孔的總表面積與導電區的表面積的比率為10%至80%。
在本發明的一實施例中,上述的各導電微通孔之間的最小間距等於導電微通孔的孔徑。
在本發明的一實施例中,上述的導電微通孔的深寬比大於100。
在本發明的一實施例中,上述的導電區的直徑為45μm至100μm。
在本發明的一實施例中,上述的玻璃基板的厚度為0.3mm至1.1mm。
本發明的基板結構的製作方法包括以下步驟。提供玻璃基板。玻璃基板具有第一表面以及相對於第一表面的第二表面。形成至少一導電區。導電區包括多個導電微通孔、第一接墊以及
第二接墊。導電微通孔貫穿玻璃基板並與第一接墊以及第二接墊互相接觸。導電微通孔的孔徑為2μm至10μm。形成第一線路層於第一表面,其中第一線路層包括第一接墊。形成第二線路層於第二表面,其中第二線路層包括第二接墊。導電微通孔電性連接第一線路層與第二線路層。
在本發明的一實施例中,上述形成多個導電微通孔於至少一導電區內的步驟包括以下步驟。形成多個微通孔於導電區內。微通孔貫穿玻璃基板,且微通孔的孔徑為2μm至10μm。填入導電材料於微通孔內。
在本發明的一實施例中,上述形成微通孔的方法為雷射鑽孔,且不需要蝕刻製程。
在本發明的一實施例中,上述的各微通孔之間的最小間距等於微通孔的孔徑。
在本發明的一實施例中,上述的微通孔的深寬比大於100。
基於上述,在本發明提供的基板結構及其製作方法中,可利用多個導電微通孔來取代習知的導電通孔。其中,由於導電微通孔的孔徑(2μm至10μm)遠小於導電通孔的孔徑,且可利用雷射鑽孔的方式直接形成微通孔而不需要額外的蝕刻製程,因此,可縮短習知的玻璃通孔製程、增加產能、降低生產成本、增進基板的機械特性、利於後續極細線路重佈層的製作的優點。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉
實施例,並配合所附圖式作詳細說明如下。
100、200:基板結構
110、210:玻璃基板
111:第一表面
112:第二表面
120、120a:導電區預定位置
121、121a:導電區
130、130a:微通孔
131、131a:導電微通孔
140、240:第一線路層
141、142:第一接墊
150、250:第二線路層
151、152:第二接墊
220、220a:玻璃通孔預定位置
230、230a:玻璃通孔
231、231a:導電通孔
圖1A至圖1C繪示為本發明的實施例1的一種基板結構的製作方法的剖面示意圖。
圖2繪示為圖1A的俯視示意圖。
圖3A至圖3C繪示為比較例1的基板結構的製作方法的剖面示意圖。
圖4繪示為圖3B的俯視示意圖。
圖1A至圖1C繪示為本發明的實施例1的一種基板結構的製作方法的剖面示意圖。圖2繪示為圖1A的俯視示意圖。
請同時參照圖1A與圖2,先提供一玻璃基板110。玻璃基板110具有第一表面111以及相對於第一表面111的第二表面112。玻璃基板110的厚度例如是0.3mm至1.1mm。接著,例如是以雷射鑽孔的方法,在玻璃基板110的導電區預定位置120、120a形成多個微通孔130、130a。微通孔130、130a貫穿玻璃基板110,且連通玻璃基板110的第一表面111與第二表面112。其中,微通孔130、130a的孔徑例如是2μm至10μm。微通孔130、130a的深
寬比例如是大於100。舉例來說,當玻璃基板110的厚度為0.3mm時,可搭配的最大的微通孔130、130a的孔徑應小於3μm,例如是2μm;而當玻璃基板110的厚度為1.1mm時,可搭配的最大的微通孔130、130a的孔徑應小於11μm,例如是10μm。
具體來說,導電區預定位置120、120a於第一表面111(或第二表面112)的形狀例如是圓形或橢圓型,但不以此為限。導電區預定位置120、120a於第一表面111(或第二表面112)的直徑例如是45μm至100μm。此外,導電區預定位置120、120a中的微通孔130、130a例如是以陣列排列的方式排列於導電區預定位置120、120a。因此,各微通孔130、130a之間的間距相等,但不以此為限。也就是說,在其他實施例中,各微通孔130、130a之間的間距也可以不同,只要使間距都大於等於微通孔130、130a的孔徑,進而能穩定微通孔130、130a的結構即可。更進一步來說,在一些實施例中,各微通孔130(或130a)之間的最小間距可等於微通孔130(或130a)的孔徑。也就是說,其中一個微通孔130(或130a)的孔緣至相鄰的微通孔130(或130a)的孔緣之間的最小距離可等於微通孔130(或130a)的孔徑。舉例來說,當導電區預定位置120中的多個微通孔130的孔徑為5μm時,其中一個微通孔130的孔緣至相鄰的微通孔130的孔緣之間的最小距離為5μm。
接著,請參照圖1B,將導電材料填入於微通孔130、130a內,以形成導電微通孔131、131a以及導電區121、121a。可通過例如是化鍍(chemical plating)的鍍覆製程來形成導電材料。所述導
電材料可為金屬或金屬合金,例如銅、鈦、鎢、鋁等或其組合。因此,在本實施例中,多個導電微通孔131、131a設置於導電區121、121a內,導電微通孔131、131a貫穿玻璃基板110,且導電微通孔131、131a的孔徑為2μm至10μm。
具體來說,導電區121、121a於第一表面111(或第二表面112)的直徑例如是45μm至100μm。各導電微通孔131(或131a)之間的最小間距等於導電微通孔131(或131a)的孔徑。因此,其中一個導電微通孔131(或131a)的孔緣至相鄰的導電微通孔131(或131a)的孔緣之間的最小距離等於2μm至10μm。此外,每個導電區121(或121a)內的所有導電微通孔131(或131a)的總表面積與導電區121(或121a)於第一表面111或第二表面112的表面積的比率為10%至80%,以具備較好之導電性。
然後,請參照圖1C,例如是以電鍍的方式,在玻璃基板110的第一表面111形成第一線路層140,並在玻璃基板110的第二表面112形成第二線路層150。其中,導電微通孔131、131a電性連接第一線路層140與第二線路層150。在本實施例中,第一線路層140直接接觸玻璃基板110,且第二線路層150直接接觸玻璃基板110。在一些實施例中,第一線路層140包括第一接墊141、142,第二線路層150包括第二接墊151、152,其中,第一接墊141對應於第二接墊151設置,且第一接墊141透過導電微通孔131電性連接至第二接墊151。第一接墊142對應於第二接墊152設置,且第一接墊142透過導電微通孔131a電性連接至第二接墊
152。此時,已製造完成實施例1的基板結構100。
簡言之,本實施例的基板結構100包括玻璃基板110、第一線路層140、第二線路層150以及至少一導電區121、121a。玻璃基板110具有第一表面111以及相對於第一表面111的第二表面112。第一線路層140配置於第一表面111且包括第一接墊141、142。第二線路層150配置於第二表面112且包括第二接墊151、152。導電區121、121a包括多個導電微通孔131、131a、第一接墊141、142以及第二接墊151、152。導電微通孔131、131a貫穿玻璃基板110並與第一接墊141、142以及第二接墊151、152互相接觸。導電微通孔131、131a電性連接第一線路層140與第二線路層150。導電微通孔131、131a的孔徑為2μm至10μm。此外,由於微通孔130(或130a)的孔徑小,可利用雷射鑽孔的方式直接形成且不需要額外的蝕刻製程,因此,可縮短玻璃通孔製程,進而增加產能、降低生產成本、增進基板的機械特性且可利於後續極細線路重佈層的製作。
圖3A至圖3C繪示為比較例1的基板結構的製作方法的剖面示意圖。圖4繪示為圖3B的俯視示意圖。
請參照圖3A至圖3B,其為習知製造玻璃通孔(through-glass via,TGV)的步驟。首先,以雷射的方式對玻璃基板210中的玻璃通孔預定位置220、220a進行改質,接著,再利用蝕刻製程去除玻璃通孔預定位置220、220a中的玻璃基板210,以形
成玻璃通孔230、230a。其中,蝕刻製程例如是使用氫氟酸或其他適合的玻璃蝕刻液來去除改質後的玻璃。此處,玻璃通孔預定位置220、220a於玻璃基板210的表面的直徑等於玻璃通孔230、230a的孔徑,且例如是45μm至100μm。
接著,請參照圖3C,例如是以電鍍的方式,在玻璃基板210的兩側的表面分別形成第一線路層240及第二線路層250,以及在玻璃通孔230、230a的孔壁形成導電層,以形成導電通孔231、231a。導電通孔231、231a的孔徑為45μm至100μm。此時,已製造完成比較例1的基板結構200。
請同時參照圖1A至圖1C、圖2、圖3A至圖3C以及圖4,首先,可得知實施例1的導電區121、121a與比較例1的玻璃通孔230、230a的大小相同。例如:實施例1的導電區預定位置120、120a於第一表面111(或第二表面112)的直徑與比較例1的玻璃通孔230、230a的孔徑皆為45μm至100μm。實施例1的玻璃基板110兩側分別有第一線路層140及第二線路層150,而比較例1的玻璃基板210兩側也分別有第一線路層240及第二線路層250。
然而,實施例1與比較例1的主要差異在於:相較於比較例1以單個導電通孔231(或導電通孔231a)來電性連接第一線路層240與第二線路層250,實施例1則是在與比較例1的導電通孔231(或導電通孔231a)相同大小的導電區121(或導電區121a)中,設置多個導電微通孔131(或導電微通孔131a)來取代比較例1的單
個導電通孔231(或導電通孔231a),並用以電性連接第一線路層140與第二線路層150。也就是說,在單位面積內,實施例1以多個導電微通孔131(或導電微通孔131a)來取代比較例1的單個導電通孔231(或導電通孔231a)來電性連接第一線路層140與第二線路層150。其中,實施例1的導電微通孔131、131a的孔徑為2μm至10μm,但比較例1的導電通孔231、231a的孔徑為45μm至100μm。
此外,由於實施例1的導電微通孔131、131a的孔徑遠小於比較例1的導電通孔231、231a的孔徑,因此,相較於比較例1須利用雷射改質及蝕刻製程來形成玻璃通孔230、230a,實施例1只須利用雷射鑽孔的方式而不需要額外的蝕刻製程,即可直接製作出多個微通孔130、130a。換言之,當欲形成的玻璃通孔的孔徑大於10μm時,實務上習知技術會利用雷射改質及蝕刻製程來形成。進一步而言,由於實施例1藉由多個微通孔130、130a來取代單個玻璃通孔230、230a的方式,進而使得實施例1具有可縮短玻璃通孔製程、增加產能以及降低生產成本的優點。
接著,相較於比較例1形成導電通孔231、231a的方式,實施例1可利用化學濕製程,例如化鍍的方式,對微通孔130、130a進行金屬化製程來形成導電微通孔131、131a。此外,化學濕製程也不會受到微通孔130、130a的高深寬比的限制,且可確保金屬在微通孔130、130a內皆已導通。另外,實施例1的微通孔130、130a也不會影響後續極細線路重佈層(RDL)在玻璃基板110的表
面的製作,可大幅降低電鍍製程難度。
值得說明的是,由於本實施例的基板結構應用了導電微通孔形成於玻璃基板上,使玻璃基板具有較好的機械特性,更進而使得本實施例的基板結構具有較佳的平整度且適於極細線路重佈層(RDL)的製作,甚至還可應用於5G天線設計的一部分。
綜上所述,在本發明提供的基板結構及其製作方法中,可利用多個導電微通孔來取代習知的導電通孔。其中,由於導電微通孔的孔徑(2μm至10μm)遠小於導電通孔的孔徑,且可利用雷射鑽孔的方式直接形成微通孔而不需要額外的蝕刻製程,因此,可縮短習知的玻璃通孔製程、增加產能、降低生產成本、增進基板的機械特性、利於後續極細線路重佈層的製作的優點。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基板結構
110:玻璃基板
111:第一表面
112:第二表面
131、131a:導電微通孔
140:第一線路層
141、142:第一接墊
150:第二線路層
151、152:第二接墊
Claims (11)
- 一種基板結構,包括:一玻璃基板,具有一第一表面以及相對於該第一表面的一第二表面,一第一線路層,配置於該第一表面,且包括一第一接墊;一第二線路層,配置於該第二表面,且包括一第二接墊;以及至少一導電區,包括多個導電微通孔、該第一接墊以及該第二接墊,其中該些導電微通孔貫穿該玻璃基板並與該第一接墊以及該第二接墊互相接觸,該些導電微通孔電性連接該第一線路層與該第二線路層,且該些導電微通孔的孔徑為2μm至10μm。
- 如申請專利範圍第1項所述的基板結構,其中該些導電微通孔的總表面積與該導電區的表面積的比率為10%至80%。
- 如申請專利範圍第1項所述的基板結構,其中各該導電微通孔之間的最小間距等於該些導電微通孔的孔徑。
- 如申請專利範圍第1項所述的基板結構,其中該些導電微通孔的深寬比大於100。
- 如申請專利範圍第1項所述的基板結構,其中該導電區的直徑為45μm至100μm。
- 如申請專利範圍第1項所述的基板結構,其中該玻璃基板的厚度為0.3mm至1.1mm。
- 一種基板結構的製作方法,包括: 提供一玻璃基板,具有一第一表面以及相對於該第一表面的一第二表面;形成至少一導電區,包括多個導電微通孔、一第一接墊以及一第二接墊,其中該些導電微通孔貫穿該玻璃基板並與該第一接墊以及該第二接墊互相接觸,且該些導電微通孔的孔徑為2μm至10μm;形成一第一線路層於該第一表面,其中該第一線路層包括該第一接墊;以及形成一第二線路層於該第二表面,其中該第二線路層包括該第二接墊,且該些導電微通孔電性連接該第一線路層與該第二線路層。
- 如申請專利範圍第7項所述的基板結構的製作方法,其中形成多個導電微通孔於至少一導電區內的步驟包括:形成多個微通孔於該導電區內,其中該些微通孔貫穿該玻璃基板,且該些微通孔的孔徑為2μm至10μm;以及填入導電材料於該些微通孔內。
- 如申請專利範圍第8項所述的基板結構的製作方法,其中形成該些微通孔的方法為雷射鑽孔,且不需要蝕刻製程。
- 如申請專利範圍第7項所述的基板結構的製作方法,其中各該微通孔之間的最小間距等於該些微通孔的孔徑。
- 如申請專利範圍第7項所述的基板結構的製作方法,其中該些微通孔的深寬比大於100。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108130141A TWI705745B (zh) | 2019-08-23 | 2019-08-23 | 基板結構及其製作方法 |
CN201910957797.7A CN112420653B (zh) | 2019-08-23 | 2019-10-10 | 基板结构及其制作方法 |
US16/673,967 US11201123B2 (en) | 2018-12-12 | 2019-11-05 | Substrate structure and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108130141A TWI705745B (zh) | 2019-08-23 | 2019-08-23 | 基板結構及其製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI705745B true TWI705745B (zh) | 2020-09-21 |
TW202110297A TW202110297A (zh) | 2021-03-01 |
Family
ID=74091543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW108130141A TWI705745B (zh) | 2018-12-12 | 2019-08-23 | 基板結構及其製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112420653B (zh) |
TW (1) | TWI705745B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201401343A (zh) * | 2012-04-24 | 2014-01-01 | Qualcomm Mems Technologies Inc | 玻璃基板上之金屬-絕緣體-金屬電容器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6555762B2 (en) * | 1999-07-01 | 2003-04-29 | International Business Machines Corporation | Electronic package having substrate with electrically conductive through holes filled with polymer and conductive composition |
JP5003082B2 (ja) * | 2006-09-26 | 2012-08-15 | 富士通株式会社 | インターポーザ及びその製造方法 |
KR101156854B1 (ko) * | 2010-05-03 | 2012-06-20 | 삼성전기주식회사 | 반도체 패키지 기판 및 그 제조방법 |
JP2012033879A (ja) * | 2010-06-30 | 2012-02-16 | Panasonic Corp | 部品内蔵基板及びその製造方法 |
US9105628B1 (en) * | 2012-03-29 | 2015-08-11 | Valery Dubin | Through substrate via (TSuV) structures and method of making the same |
US9997443B2 (en) * | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
US20160093583A1 (en) * | 2014-09-25 | 2016-03-31 | Micron Technology, Inc. | Bond pad with micro-protrusions for direct metallic bonding |
CN106376170A (zh) * | 2015-07-24 | 2017-02-01 | 宏启胜精密电子(秦皇岛)有限公司 | 柔性电路板及其制作方法、电子装置 |
CN109819585A (zh) * | 2017-11-20 | 2019-05-28 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
-
2019
- 2019-08-23 TW TW108130141A patent/TWI705745B/zh active
- 2019-10-10 CN CN201910957797.7A patent/CN112420653B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201401343A (zh) * | 2012-04-24 | 2014-01-01 | Qualcomm Mems Technologies Inc | 玻璃基板上之金屬-絕緣體-金屬電容器 |
Also Published As
Publication number | Publication date |
---|---|
CN112420653A (zh) | 2021-02-26 |
CN112420653B (zh) | 2023-12-08 |
TW202110297A (zh) | 2021-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10820426B2 (en) | Carrier substrate | |
US20150027757A1 (en) | Pcb having glass core | |
TW201517709A (zh) | 基板結構及其製作方法 | |
US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
CN106488665A (zh) | 镀金半孔板的制作方法 | |
US8322032B2 (en) | Substrate structure and method for manufacturing the same | |
JP2007081100A (ja) | 配線基板およびその製造方法 | |
TWI705745B (zh) | 基板結構及其製作方法 | |
US20200163215A1 (en) | Carrier structure and manufacturing method thereof | |
US11201123B2 (en) | Substrate structure and manufacturing method thereof | |
CN109673099B (zh) | 多层线路结构及其制作方法 | |
US10383226B2 (en) | Multi-layer circuit structure and manufacturing method thereof | |
JP5263830B2 (ja) | 印刷回路基板及びその製造方法 | |
TW201635876A (zh) | 線路板及其製作方法 | |
JP2006287085A (ja) | 配線基板の製造方法 | |
TWI691245B (zh) | 線路板的製作方法 | |
TWI607678B (zh) | 中介層結構及其製作方法 | |
US11641713B2 (en) | Circuit board structure and manufacturing method thereof | |
KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
TWI808706B (zh) | 電路板結構的製作方法及所製成的電路板結構 | |
JP7279306B2 (ja) | 配線基板 | |
TWI626871B (zh) | Circuit board manufacturing method | |
CN115348741A (zh) | 减成法细线路电路板制造方法 | |
TW202336950A (zh) | 用於製備封裝基板的承載板、封裝基板結構及其製作方法 |