JP2007081100A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
JP2007081100A
JP2007081100A JP2005266643A JP2005266643A JP2007081100A JP 2007081100 A JP2007081100 A JP 2007081100A JP 2005266643 A JP2005266643 A JP 2005266643A JP 2005266643 A JP2005266643 A JP 2005266643A JP 2007081100 A JP2007081100 A JP 2007081100A
Authority
JP
Japan
Prior art keywords
insulating layer
substrate
hole
wiring board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005266643A
Other languages
English (en)
Inventor
Osamu Shinoura
治 篠浦
Mitsutaka Matsuse
充貴 松瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005266643A priority Critical patent/JP2007081100A/ja
Publication of JP2007081100A publication Critical patent/JP2007081100A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】 同軸構造の導体配線を有する配線基板を効率よく、製造することができる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板4の第1の主面22側から、基板4を貫通しない孔26と、溝28を形成し、第1の主面22の表面、孔26および溝28の内周面ならびに孔26および溝28の底面に絶縁層30を形成し、孔26および溝28の内部に導体を充填し、第1の主面22側から導体の一部を除去して導体部36を露出させ、第2の主面24側から孔26および溝28の底面の絶縁層30を除去して導体部36を露出させることにより、配線基板2を製造する。
【選択図】 図2

Description

本発明は、配線基板およびその製造方法に関するものであり、とくに、効率よく、製造することができる同軸構造の導体配線を有する配線基板、および、その製造方法に関するものである。
従来より、電子機器の小型化、高周波化に伴い、配線基板におけるスルーホール状のメタライズ配線導体のインピーダンスマッチングや電磁シールドを行うために、基板を貫通する同軸構造の導体配線を有する配線基板が開発されている(たとえば、特開2001−358436号公報および特開平10−215044号公報など)。
この種の配線基板は、セラミック絶縁基板と、セラミック絶縁基板を貫通する円環状断面を有する外側導体と、円環状断面を有する外側導体の内側に充填されたセラミック充填材と、セラミック充填材の中央部を貫通する内側導体を備えており、セラミック充填材の中央部を貫通する内側導体が、円環状断面を有する外側導体によって囲まれているため、内側導体を外側導体によって隙間なく、シールドすることができる。したがって、内側導体に高周波信号を伝送させても、内側導体と外側導体との間に、大きな電磁カップリングが形成されるため、内側導体のインピーダンスマッチングを容易に行うことができ、内側導体から外部へ、不要な電磁波が放射されて、外部の電子機器に誤動作を生じさせたり、外部からの電磁波が、内側導体を伝送される信号に、ノイズとして取り込まれ、配線基板に搭載される素子に誤動作を生じさせることを効果的に防止することができるという利点を有している。
従来、この種の配線基板は、例えば配線基板に、貫通孔を形成した後に、外側導体層を、貫通孔の内面に形成し、次いで、外側導体層の表面に、絶縁層を形成し、その後に、絶縁層の表面に、内側導体層を形成することによって製造されていた(たとえば、特開平10−215044号公報など)。
特開2001−358436号公報 特開平10−215044号公報 特開平11−260824号公報
しかしながら、従来の手法によって、かかる構造の配線基板を製造する場合には、基板に貫通孔を形成した後に、CVD法により、貫通孔の内周面に絶縁層を形成して、絶縁層の表面に下地導体層を形成し、下地導体層の表面に、金属をめっきして、外側導体を形成する。さらにその後、同じくCVD法によって、外側導体の内周面に、絶縁層を形成し、かかる絶縁層の内周面に、内側導体を形成するため、薄膜形成プロセスを繰り返すことになり、配線基板の製造に、多大な時間を要し、製造効率が悪いという問題があった。
したがって、本発明は、効率よく、製造することができる同軸構造の導体配線を有する配線基板、および、その製造方法を提供することを目的とするものである。
本発明のかかる目的は、第1の主面と第2の主面を有する基板を準備する基板準備工程と、前記第1の主面側から、前記基板を貫通しない孔と、前記基板を貫通せず前記孔を取り囲む溝を形成するビア形成工程と、前記基板の第1の主面の表面ならびに前記孔および前記溝の内周面ならびに前記孔および前記溝の底面を絶縁化処理し、絶縁層を形成する絶縁層形成工程と、前記基板の前記第1の主面側に形成された前記絶縁層上、ならびに前記孔および前記溝の内部に導体部を形成する導体形成工程と、前記第1の主面側から、前記第1の主面側の前記絶縁層上に形成された導体部を除去し、前記孔および前記溝の内部に形成された導体部の前記第1の主面側の表面の少なくとも一部を露出させる第1研磨工程と、前記第2の主面側から、少なくとも前記孔および溝の底面の絶縁層を除去し、前記前記孔および前記溝の内部に形成された導体部の前記第2の主面側の表面の少なくとも一部を露出させる第2研磨工程とを備えたことを特徴とする配線基板の製造方法によって達成される。
本発明によれば、基板の第1の主面の表面ならびに孔および溝の内周面ならびに孔および溝の底面を絶縁化処理することによって、絶縁層を形成するとともに、孔および溝の内部に導体部を形成することによって、配線基板の内側導体および外側導体を形成するようにしているので、CVD法などの薄膜形成プロセスを繰り返す必要がなく、したがって、配線基板の製造に要する時間を大幅に短縮することができ、きわめて効率よく、配線基板を製造することが可能になる。
(基板準備工程)
基板を形成するための材料は、所望の耐熱性を有するものであれば、とくに限定されるものではなく、III族ないしV族の無機材料や、金属あるいは合金を、基板を形成するために用いることができる。III族ないしV族の無機材料のなかでは、所望の表面粗さ、平面度を得るための加工の容易さの観点から、シリコンが、基板を形成するために、好ましく用いられ、金属あるいは合金の中では、ニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属が、基板を形成するために、好ましく用いられる。
配線基板を電子部品に実装し、あるいは、内蔵基板として用いる場合には、配線基板が、500〜1000℃以上の耐熱性を有し、表面粗さが小さく、高い平面度を有することが要求されるが、従来の同軸構造を有する配線基板は、基板を樹脂によって作製することが一般的で、基板が、耐熱性に優れないため、上述した要件を満足する配線基板を製造することが困難であった。さらに、かかる配線基板においては、基板材料に熱伝導性の低い材料を用いていることから、耐熱性の他に、放熱特性に優れないという問題もあった。
これに対して、シリコン、ならびにニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属を用いて、基板を形成した場合には、従来の樹脂を用いた配線基板では不可能であった高温での熱処理を用いて、配線基板を形成することが可能になるとともに、耐熱性、表面粗さおよび放熱特性に優れた配線基板を得ることが可能になる。
本発明においては、シリコンまたはニッケル−鉄合金を用いて、基板を形成することが、とくに好ましく、こうした場合には、配線基板の熱膨張係数を、半導体回路が形成されたシリコンチップの熱膨張係数と一致させることが可能になるため、本発明にかかる配線基板を、好適に、半導体チップのインターポーザとして利用することが可能になる。
さらに、シリコンまたはニッケル−鉄合金を用いて、基板を形成した場合には、上述の通り、基板の耐熱性を向上させることができるため、配線基板に、誘電体の特性を向上させるために500〜1000℃以上の高温処理が製造工程上、不可欠な薄膜コンデンサを形成することが可能になり、配線基板を、コンデンサ機能付きの高機能電子部品インターポーザとして利用することも可能になる。
(ビア形成工程)
非貫通孔(ビアホール)および非貫通溝(ビアトレンチ)を形成する方法は、とくに限定されるものではないが、フォトレジスト等をエッチングマスクとした、ウエット異方性エッチング法や、ディープRIE法(Reactive Ion Etching)を用いることが好ましく、ディープRIE法を用いることが、より好ましい。また、孔および溝は、工程数の削減のために、同時に形成することが好ましい。
基板の略中央部に形成する孔の断面形状は、とくに限定されるものではなく、円形、楕円形、多角形など任意の断面形状を有するように、孔を形成することができるが、内側導体の配線配置の設計性および内側導体の伝熱効率の向上を図りやくするために、四角形または円形の断面形状を有するように、孔を形成することが好ましい。また、内側導体の外周から外側導体の内周までの距離は、ほぼ一定であることが好ましく、したがって、溝は、孔の外形に沿った形状で形成されることが好ましい。このように、孔と溝は1対1の関係で形成される。もちろん、同軸構造が不要な貫通配線部分には孔のみで、溝は形成されない。
溝は、孔を取り囲むように形成され、好ましくは、ループ状に形成され、より好ましくは、円環状に形成される。なお、溝は、必ずしも、溝の端部と端部が結合し、孔を完全に取り囲むように形成される必要はない。すなわち、溝は、内側導体と外側導体との間に、必要な大きさの電磁カップリングを形成することができる程度に、孔を取り囲んでいれば足り、溝の端部と端部が結合していなくてもよい。これに対して、ループ状とは、溝の端部と端部が結合し、溝が孔を完全に取り囲んでいる状態を意味する。また、溝は、孔が矩形の場合は直線から構成される形状でも良いが、孔が円形の場合には、輪または輪または緩やかな弧を描くものから構成される形状(円環状)に形成されることが好ましい。
(絶縁層形成工程)
基板がシリコンによって形成されている場合には、熱酸化処理、窒化処理あるいは低温酸化処理によって、基板を絶縁化処理し、絶縁層を形成することが、量産性の面からも好ましい。CVD法などの薄膜形成プロセスを用いて、絶縁層を形成する場合に比して、多数の基板を同時に絶縁化処理することが可能となり、配線基板の製造効率を大幅に向上させることができる。
一方、基板が、ニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属によって形成されている場合には、熱酸化処理または湿式酸化処理によって、基板を絶縁化処理し、絶縁層を形成することが、量産性の面からも好ましい。基板が、ニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属によって形成されている場合には、基板の表面に形成する酸化物は、Fe、AlまたはTiOであることが好ましい。これらの酸化物は、綿密であり、また金属から酸化物に変化する際の体積変化が小さいために、金属基板との密着性に優れている。
また、孔および溝の内部における内周面と底面は、同時に絶縁化処理されるのが好ましい。
(導体形成工程)
導体の材料は、導電性を有していれば、とくに限定されるものではなく、銅、銀またはこれらを主成分とする合金などが好ましく用いられ、コストおよび加工性の観点から、導体として、銅を用いることが最も好ましい。
導体部は、電気めっき法によって、形成されることが好ましいが、導電性ペーストを注入することにより、あるいは、CVD法やスパッタリング法を用いることによっても、形成することができる。
導体部は、必ずしも、第1の主面側の表面の全体、ならびに第2の主面側の表面の全体が露出される必要はなく、配線基板を実装したときに、他の電子部品との電気的接続に悪影響を及ぼさない範囲であれば、表面の一部だけが露出されてもよい。
本発明においては、基板の第1の主面側に形成された絶縁層上にも、導体部が形成されるが、かかる導体部は、意図的に形成されるものではなく、不可避的に形成されるものである。
(研磨工程)
研磨方法は、とくに限定されるものではないが、その表面に薄膜素子を形成するために、表面粗さを平滑にでき、導体と絶縁層の研磨速度を等しくできること、さらには、絶縁層が基板上表面に露出した段階で研磨を停止することが可能なCMP(Chemical Mechanical Polishing:化学的機械研磨)法などを好ましく使用することができる。
また、第1研磨工程においては、導体部以外の絶縁層が露出した状態とすることが好ましいが、工程上、導体部以外の絶縁層、さらには基板の一部、孔および溝の内部に形成された導体部の一部まで除去することも差し支えない。
第1研磨工程と第2研磨工程の順序は、とくに限定されるものではなく、第2研磨工程の後に、第1研磨工程が行われてもよいし、第1研磨工程と第2研磨工程とが同時に行われてもよい。
(第2絶縁層形成工程)
第1研磨工程および第2研磨工程の後に、基板の第1の主面側の表面および/または第2の主面側の表面に、絶縁層を形成することが好ましい。配線基板に設けられる他の導体を介して、孔および溝の内部に形成された導体部が短絡し、あるいは、配線基板に設けられる他の導体が、基板と短絡するのを防止することができる。
本発明の前記目的はまた、基板と、前記基板に設けられた貫通孔の内周面に形成された第1の絶縁層と、前記第1の絶縁層の内周面に形成された外側導体と、前記外側導体の内周面に形成された第2の絶縁層と、前記第2の絶縁層内に充填された内側導体を備え、前記第1の絶縁層および前記第2の絶縁層が、前記基板の一部を絶縁化処理することによって形成されたことを特徴とする配線基板によって達成される。
ここで、本発明において、絶縁化処理とは、基板を構成する導電性材料または半導体材料を、絶縁材料に変化させる処理を意味する。
本発明によれば、第1の絶縁層および第2の絶縁層が、前記基板の一部を絶縁化処理することによって形成されているから、CVD法などの薄膜形成プロセスを用いて、第1の絶縁層および第2の絶縁層を形成する場合に比して、第1の絶縁層および第2の絶縁層の形成に要する時間を大幅に短縮することができ、したがって、配線基板の製造効率を、大幅に向上させることが可能になる。
本発明によれば、効率よく、製造することができる同軸構造の導体配線を有する配線基板、および、その製造方法を提供することが可能になる。
以下、添付図面に基づいて、本発明の好ましい実施態様につき、詳細に説明を加える。
図1は、本発明の好ましい実施態様にかかる配線基板の外観を示す切り欠き略斜視図である。
図1に示されるように、本実施態様にかかる配線基板2は、シリコンによって形成された基板4と、基板4に形成された略円形の孔の内面に形成された第1の絶縁層6と、第1の絶縁層6の内側に設けられた外側導体8と、外側導体8の内側に設けられた第2の絶縁層10と、第2の絶縁層10の内側に設けられた内側導体12を備えている。
後に詳述されるように、第1の絶縁層6および第2の絶縁層10は、シリコンによって形成された基板4を熱酸化して、形成されている。
図2は、図1に示された配線基板2の製造プロセスを示す工程図である。
(基板準備工程)
図1に示された配線基板2を製造するにあたっては、図2(a)に示されるように、まず、シリコンによって形成され、第1の主面22および第2の主面24を有する基板4が準備される。
(ビア形成工程)
次いで、図2(b)に示されるように、基板4に、基板4の第1の主面22の側から、円形断面を有し、基板4を貫通しない孔(ビアホール)26が形成され、孔26の周囲の基板4に、基板4の第1の主面22の側から、円環状断面を有し、基板4を貫通しない溝(ビアトレンチ)28が形成される。
孔26および溝28は、異方性ウエットエッチング法や、ディープRIE法を用いて、形成することができ、とくに、ディープRIE法を用いる場合には、滑らかな表面を有する孔26および溝28を形成することができる。
また、孔26および溝28の表面粗さを、より一層、小さくするためには、ディープRIE処理の後で、さらに別途、等方性エッチングなどの表面平滑化処理を行うことが好ましい。こうした処理を行った場合には、孔26および溝28の表面の微細な凸部がエッチングにより除去されるため、孔26および溝28の表面粗さを、きわめて小さくすることが可能になる。等方性エッチングとしては、安価なウエットエッチングが好ましい。
(絶縁層形成工程)
孔26および溝28が形成されると、次いで、基板4が、酸化性雰囲気中で加熱される。その結果、基板4の露出した面が、熱酸化され、図2(c)に示されるように、絶縁層30が形成される。同時に、孔26と溝28の間の基板4が、孔26の側と溝28の側の双方から、熱酸化されて、全体的に酸化され、孔26と溝28の間に、第2の絶縁層10を構成する絶縁層32が形成される。
本実施態様においては、外側導体8と内側導体12が導通するのを防止することができれば、必ずしも、孔26と溝28の間の基板4の全体が熱酸化処理されている必要はない。したがって、孔26および溝28の表面に、絶縁するのに十分な厚さの絶縁部分が形成されれば、孔26と溝28の間の基板4の中央部などの外側導体8および内側導体12と接しない部分は、熱酸化されていなくてもよい。絶縁特性上、絶縁部分の厚さは、0.2μmであることが好ましい。
(下地導体層形成工程)
次いで、図2(d)に示されるように、絶縁層30、32の表面に、導電材料を用いて下地導体層34が形成される。
下地導電層34は、後述する導体形成工程において、電気めっき法を用いる場合には、不可欠となるが、電気めっき法以外の方法を用いる場合には、必ずしも必要ではない。
下地導体層34は、PVD(physical
vapor deposition:物理蒸着)法、CVD法などによって、形成することができ、下地導体層34を、孔26、溝28の内部の絶縁層30の表面上、および絶縁層32の表面上に、均一に形成するためには、CVD法を用いることが好ましい。
本実施態様において、銅を用いて下地導体層34を形成する場合には、銅は、酸化シリコン中に拡散しやすい性質を有するため、下地導体層34を形成するのに先立って、絶縁層30、32の表面に、バリア層(図示せず)を形成することが好ましい。これに対して、タンタルなどの酸化シリコン中に拡散しにくい材料を用いて、下地導体層34を形成する場合には、必ずしも、バリア層を形成する必要はない。
バリア層は、窒化シリコンによって、形成されることが好ましいが、窒化シリコンに代えて、αタンタルを用いてバリア層を形成してもよい。αタンタルを用いて絶縁層の上にバリア層を形成する場合には、絶縁層とバリア層の接着力を高めるために、絶縁層の上に窒化タンタル層を形成した後に、窒化タンタル層の上に、バリア層としてαタンタル層を形成することが好ましい。
バリア層は、下地導電層34と同様に、PVD法、CVD法などによって、形成することができる。
バリア層および下地導電層34は、たとえば、NiWP等の無電解めっき法によって、バリア層および下地導電層の双方の機能する層を形成することによって、一体的に形成してもよい。
(導体形成工程)
次いで、図2(e)に示されるように、孔26および溝28の内部に、電気銅めっきによって、導体が充填され、導体部36が形成される。孔26および溝28の内部に銅めっきを充填するには、ダマシン法と同様のビアフィルめっき技術が用いられる。この際、溝26および孔28の内部だけに銅めっき膜を充填することは難しく、孔26および溝28の内部に、導体が充填されるのと同時に、基板4の第1の主面22側の平坦部にも不可避的に銅めっき膜が形成され、不要導体部38が形成される。
(第1、第2研磨工程)
次いで、図2(f)に示されるように、基板4の第1の主面22側から、CMP(Chemical Mechanical Polishing:化学的機械研磨)法などによって、基板4の第1の主面22上に形成された不要導体部38および下地導体層34が除去され、孔26および溝28内に充填された導体部36の第1の主面22側の表面が露出される(第1研磨工程)。
次いで、同様にCMP法などによって、基板4の第2の主面24側から、基板4の第2の主面24上に形成された不要な絶縁層30、基板4、下地導体層34および充填された導体部36の一部が除去され、孔26および溝28内に充填された導体部36の第2の主面24側の表面が露出される(第2研磨工程)。こうして、内側導体12および外側導体8が形成される。
ここに、導体部36は、必ずしも、第1の主面22側の表面の全体、ならびに第2の主面24側の表面の全体が露出される必要はなく、配線基板2を実装したときに、他の電子部品との電気的接続に悪影響を及ぼさない範囲であれば、表面の一部だけが露出されてもよい。
また、溝28の外側表面に形成された絶縁層30によって、第1の絶縁層6が形成されるとともに、溝28の内側表面および溝26の外側表面に形成された絶縁層32によって、第2の絶縁層10が形成され、こうして、配線基板2が作製される。
このように、本実施態様によれば、第1の絶縁層6および第2の絶縁層10は、シリコンによって形成された基板4の表面を熱酸化することによって、形成されているから、CVD法などの薄膜形成プロセスを用いて、第1の絶縁層6および第2の絶縁層10を形成する場合に比して、短時間で、第1の絶縁層6および第2の絶縁層10を形成することができ、したがって、配線基板2の製造効率を大幅に向上させることが可能になる。
(バンプ形成工程)
上述のようにして作製された配線基板2には、さらに、接続端子(バンプ)を取り付けることも可能である。図3は、配線基板2に、接続端子を取り付けるプロセスを示す工程図である。
まず、図3(a)に示されるように、内側導体12および外側導体8に、電極40が取り付けられ、次いで、図3(b)に示されるように、配線基板2の両面に、絶縁層42が形成される。最後に、図3(c)に示されるように、絶縁層42に、電極パッド44が接続される。
本実施態様においては、配線基板2は、上下を電気的に接続するように構成されているため、本発明にかかる配線基板は、内部や表面に、各種の機能素子、機能回路を有する電子部品を形成することができる。したがって、たとえば、配線基板に、貫通電極とともに、LSIを形成し、この配線基板を複数枚重ねて、スタックすることによって、3次元LSIモジュールを作製することも可能である。
以下、本発明の効果をより明瞭なものとするため、実施例を掲げる。
(実施例1)
まず、425μmの厚さと、4インチの直径を有し、第1の主面22と第2の主面24を有するシリコンの基板4を用意し、基板4の第1の主面22に、パターン形成用のレジストマスクを、エッチングマスクとして形成した。このエッチングマスクには、基板4の表面に、50μm径の孔形成用の円形パターンを、170μmのピッチで、X、Y方向にマトリックス状に配列し、各々の円を取り囲むように、70μmの内径と100μmの外径を有する円環状の溝形成用パターンを配列した。
次いで、ディープRIE法により、第1の主面22の側から、基板4に、50μmの直径を有し、170μmの深さを有する円形の孔26を形成し、同時に、孔26の外側に、70μmの内径と100μmの外径を有し、160μmの深さを有する円環状の溝28を形成した。
さらに、基板4の表面を、酸素プラズマおよびフッ酸溶液による等方性ウエットエッチングした後に、基板4を湿式酸化拡散炉中にセットし、1100℃で、5時間にわたって、加熱し、基板4の表面に、0.5μmの厚さを有する酸化シリコンの絶縁層30、32を形成した。
フッ酸溶液による等方ウエットエッチングを施す前の孔26の内周面の表面粗さRaは、0.75μmであり、エッチング後の孔26の内周面の表面粗さRaは、0.12μmであった。表面粗さは、レーザー顕微鏡を用い、基準長10μmで測定した。
次いで、CVD法によって、基板4の第一の主面22、ならびに孔26および溝28の表面上に、10nmの厚さを有する窒化シリコンのバリア層を形成し、さらに、CVD法によって、バリア層の表面に、150nmの厚さを有する銅の下地導体層34を形成した。
次いで、硫酸銅めっき浴を用いて、下地導体層34の表面に、銅のめっき膜を形成し、孔26および溝28内に、導体を充填した。
銅のめっき膜を形成するに際しては、220g/Lの硫酸銅、30g/Lの硫酸、3.5mg/Lのビス(3-スルフォプロピル)ジスルフィド2ナトリウム塩、10mg/LのヤヌスグリーンB、600mg/Lのポリエチレングリコールおよび500mg/Lの塩酸を含む硫酸銅めっき浴を用いた。めっき膜の形成時の電流密度は、最初の1分間は、5A/dmの高密度とし、その後は、0.1A/dmの低密度に切り替えてから、めっき膜の成膜度合いに応じて、指数関数的に上昇させた。最終電流密度は、3A/dmとし、めっき時間は、181分とした。
次いで、CMP法を用いて、第1の主面22側から、配線基板に必要がない導体および下地導体層を除去して、孔26および溝28内に充填された導体部36の第1の主面22側の表面を露出させるとともに、第2の主面24側から、配線基板に必要がない絶縁層30、基板4、下地導体層34および導体の一部を除去して、導体部36の第2の主面24側の表面を露出させた。CMP法を用いて、第2の主面24側から基板4を研磨するに際しては、第2の主面24から265μmまでの部分を研磨し、この時点で、基板4の厚さは、160μmとなった。
こうして、内側導体と外側導体を有する配線基板を作製した。
こうして製作した配線基板の製作時間は約15時間であり、従来の方法で配線基板を製作した場合に比べて、約1/3の時間で配線基板を製作することができた。
なお、配線基板の第1の主面上に、100nmの厚さを有する白金電極を成膜した後に、基板温度が600℃の条件下で、80nmの厚さを有する誘電体セラミックスを、スパッタリング法によって成膜し、さらにその後に、800℃の熱処理を行っても、問題は発生しなかった。これは、基板自身が優れた耐熱性を有していることに加え、第1の主面の表面に形成された酸化シリコンがCMP法によって研磨されており、基板が、配線基板に加工する前の状態のシリコンウエハーとほぼ同等の平面度、表面粗さ(Ra<0.05μm)を有していたためであると推測される。
また、配線基板の表面上に、上部電極を形成して、シリコン半導体チップの直下に、配線基板を配置し、配線基板を、コンデンサ機能付インターポーザとして使用したが、熱応力による導通不良などの問題も発生しなかった。これは、配線基板の熱膨張係数を、シリコン半導体チップの熱膨張係数と、ほぼ等しくすることができたためであると推測される。
(実施例2)
まず、50μmの厚さと、70mmの幅を有し、第1の主面22と第2の主面24を有する帯状のニッケル−鉄合金の基板4を用意し、基板4の第1の主面22に、パターン形成用のフィルムレジストマスクを、エッチングマスクとして形成した。
次に、第1の主面22側から、基板4に、100μmの直径を有し、40μmの深さを有する円形の孔26を形成し、同時に、孔26の外側に、150μmの内径と200μmの外径を有し、40μmの深さを有する円環状の溝28を形成した。
さらに、基板4を熱酸化処理して、基板4の表面に、0.15μmの厚さを有するFeの絶縁層30、32を形成し、その後に、スパッタリング法によって、絶縁層30、32の表面に、下地導体層34を形成した。
次に、ビアフィル銅めっきにより下地導体層の表面に、銅の電気めっき膜を形成し、孔および溝内に、導体を充填した。
次いで、CMP法を用いて、第1の主面22の側から、配線基板に必要がない導体および下地導体層を除去して、孔26および溝28内に充填された導体の第1の主面22側の表面を露出させるとともに、第2の主面24の側から、配線基板に必要がない絶縁層、基板、下地導体層および導体の一部を除去して、孔26および溝28内に充填された導体部の第2の主面24側の表面を露出させた。
こうして、内側導体と外側導体を有する配線基板を作製した。
こうして製作した配線基板の製作時間は約10時間であり、従来の方法で配線基板を製作した場合に比べて、約1/3の時間で配線基板を製作できた。
このようにして作製された配線基板は、安価な装置を用いて短時間で作製でき、さらには、無酸素雰囲気では、800℃以上の耐熱性を有し、各種の電子部品の共通プラットホームとして使用できることが確認された。
本発明は、以上の実施態様および実施例に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
図1は、本発明の好ましい実施態様にかかる配線基板の外観を示す切り欠き略斜視図である。 図2は、図1に示された配線基板の製造プロセスを示す工程図である。 図3は、配線基板に、接続端子を取り付けるプロセスを示す工程図である。
符号の説明
2 配線基板
4 基板
6 第1の絶縁層
8 外側導体
10 第2の絶縁層
12 内側導体
22 第1の主面
24 第2の主面
26 孔
28 溝
30 絶縁層
32 絶縁層
34 下地導体層
36 導体部
38 不要導体部
40 電極
42 絶縁層
44 電極パッド

Claims (12)

  1. 第1の主面と第2の主面を有する基板を準備する基板準備工程と、前記第1の主面側から、前記基板を貫通しない孔と、前記基板を貫通せず前記孔を取り囲む溝を形成するビア形成工程と、前記基板の第1の主面の表面ならびに前記孔および前記溝の内周面ならびに前記孔および前記溝の底面を絶縁化処理し、絶縁層を形成する絶縁層形成工程と、前記基板の前記第1の主面側に形成された前記絶縁層上、ならびに前記孔および前記溝の内部に導体部を形成する導体形成工程と、前記第1の主面側から、前記第1の主面側の前記絶縁層上に形成された導体部を除去し、前記孔および前記溝の内部に形成された導体部の前記第1の主面側の表面の少なくとも一部を露出させる第1研磨工程と、前記第2の主面側から、少なくとも前記孔および溝の底面の絶縁層を除去し、前記前記孔および前記溝の内部に形成された導体部の前記第2の主面側の表面の少なくとも一部を露出させる第2研磨工程とを備えたことを特徴とする配線基板の製造方法。
  2. 前記溝をループ状に形成することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記孔と前記溝を同時に形成することを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記第1研磨工程および前記第2研磨工程の後に、前記第1の主面の表面および/または第2の主面の表面に、絶縁層を形成する第2絶縁層形成工程を備えたことを特徴とする請求項1ないし3のいずれか1項に記載の配線基板の製造方法。
  5. 前記基板が、シリコンによって形成され、
    前記絶縁層が、熱酸化処理、窒化処理および低温酸化処理のいずれかを用いて、前記基板の表面を絶縁化処理することにより、形成されたことを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
  6. 前記絶縁層が、前記基板の表面を、熱酸化処理を用いて、絶縁化処理することによって、形成されたことを特徴とする請求項5に記載の配線基板の製造方法。
  7. 前記基板が、ニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属を主成分とする材料によって形成され、
    前記絶縁層が、熱酸化処理または湿式酸化処理を用いて、前記基板の表面を絶縁化処理することによって、形成されたことを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
  8. 基板と、前記基板に設けられた貫通孔の内周面に形成された第1の絶縁層と、前記第1の絶縁層の内周面に形成された外側導体と、前記外側導体の内周面に形成された第2の絶縁層と、前記第2の絶縁層内に充填された内側導体を備え、前記第1の絶縁層および前記第2の絶縁層が、前記基板の一部を絶縁化処理することによって形成されたことを特徴とする配線基板。
  9. 前記第1の絶縁層、前記外側導体および前記第2の絶縁層がループ状に形成されたことを特徴とする請求項8に記載の配線基板。
  10. 前記基板が、シリコンによって形成され、
    前記第1の絶縁層および前記第2の絶縁層が、熱酸化処理、窒化処理および低温酸化処理のいずれかを用いて、前記基板の一部を絶縁化処理することによって、形成されたことを特徴とする請求項8または9に記載の配線基板。
  11. 前記第1の絶縁層および前記第2の絶縁層が、前記基板の一部を熱酸化処理することによって、形成されたことを特徴とする請求項10に記載の配線基板。
  12. 前記基板が、ニッケル−鉄合金、アルミニウムおよびチタンよりなる群から選ばれる合金または金属を主成分とする材料によって形成され、
    前記第1の絶縁層および前記第2の絶縁層が、熱酸化処理または湿式酸化処理を用いて、前記基板の一部を絶縁化処理することによって、形成されたことを特徴とする請求項8または9に記載の配線基板。
JP2005266643A 2005-09-14 2005-09-14 配線基板およびその製造方法 Pending JP2007081100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005266643A JP2007081100A (ja) 2005-09-14 2005-09-14 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005266643A JP2007081100A (ja) 2005-09-14 2005-09-14 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007081100A true JP2007081100A (ja) 2007-03-29

Family

ID=37941084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005266643A Pending JP2007081100A (ja) 2005-09-14 2005-09-14 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2007081100A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251935A (ja) * 2007-03-30 2008-10-16 New Japan Radio Co Ltd 誘電体基板の製造方法
KR100987755B1 (ko) 2009-02-04 2010-10-13 삼성전기주식회사 인쇄회로기판의 비아 형성방법
WO2013018330A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板および半導体パワーモジュール
US8471363B2 (en) 2010-10-04 2013-06-25 Denso Corporation Semiconductor device and method of manufacturing the same
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造
CN110444971A (zh) * 2019-08-14 2019-11-12 中国电子科技集团公司第十三研究所 微同轴垂直互连结构及制备方法
JP2020027821A (ja) * 2018-08-09 2020-02-20 太陽誘電株式会社 キャパシタ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139229A (ja) * 1994-11-08 1996-05-31 Hitachi Cable Ltd 半導体素子搭載用配線基板とそれを用いた半導体装置
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2004356160A (ja) * 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139229A (ja) * 1994-11-08 1996-05-31 Hitachi Cable Ltd 半導体素子搭載用配線基板とそれを用いた半導体装置
JP2002334956A (ja) * 2001-05-09 2002-11-22 Fujitsu Ltd 半導体装置の支持体及びその製造方法
JP2004356160A (ja) * 2003-05-27 2004-12-16 Dainippon Printing Co Ltd 配線基板の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251935A (ja) * 2007-03-30 2008-10-16 New Japan Radio Co Ltd 誘電体基板の製造方法
KR100987755B1 (ko) 2009-02-04 2010-10-13 삼성전기주식회사 인쇄회로기판의 비아 형성방법
US8471363B2 (en) 2010-10-04 2013-06-25 Denso Corporation Semiconductor device and method of manufacturing the same
WO2013018330A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板および半導体パワーモジュール
US9439285B2 (en) 2011-07-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Device mounting board and semiconductor power module
JP2017513218A (ja) * 2014-03-25 2017-05-25 アイピーディーアイエイ コンデンサ構造
JP2020027821A (ja) * 2018-08-09 2020-02-20 太陽誘電株式会社 キャパシタ
JP7160594B2 (ja) 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
CN110444971A (zh) * 2019-08-14 2019-11-12 中国电子科技集团公司第十三研究所 微同轴垂直互连结构及制备方法
CN110444971B (zh) * 2019-08-14 2020-11-24 中国电子科技集团公司第十三研究所 微同轴垂直互连结构及制备方法

Similar Documents

Publication Publication Date Title
JP4992158B2 (ja) 3次元アルミニウムパッケージモジュール及びその製造方法
US7508079B2 (en) Circuit substrate and method of manufacturing the same
KR101088584B1 (ko) 다층 배선 기판 및 그 제조 방법
US7690109B2 (en) Method of manufacturing a multilayer wiring board
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
US20030137056A1 (en) Circuit substrate and method for fabricating the same
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
US4956749A (en) Interconnect structure for integrated circuits
TW201236132A (en) Semiconductor device
JP2007081100A (ja) 配線基板およびその製造方法
JP2012033973A (ja) 配線基板及び半導体パッケージ
JP2017515295A (ja) 受動デバイスを有するロープロファイルパッケージ
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
JP6282425B2 (ja) 配線基板の製造方法
TW202023002A (zh) 半導體結構及其製造方法
JP2018160607A (ja) 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
TW201637143A (zh) 中介層、半導體裝置及其等之製造方法
KR100787371B1 (ko) 전극 및 반도체 장치 제조 방법
JP2017005081A (ja) インターポーザ、半導体装置、およびそれらの製造方法
JP2007042957A (ja) 半導体装置用多層基板の部分めっき方法
JP2002343925A (ja) マルチチップモジュールの製造方法
JPH0831976A (ja) シリコン両面実装基板及びその製造方法
JP2005197641A (ja) 半導体素子のインダクタ製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080805

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110302

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110314

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110808