TW201401343A - 玻璃基板上之金屬－絕緣體－金屬電容器 - Google Patents

玻璃基板上之金屬－絕緣體－金屬電容器 Download PDF

Info

Publication number
TW201401343A
TW201401343A TW102114370A TW102114370A TW201401343A TW 201401343 A TW201401343 A TW 201401343A TW 102114370 A TW102114370 A TW 102114370A TW 102114370 A TW102114370 A TW 102114370A TW 201401343 A TW201401343 A TW 201401343A
Authority
TW
Taiwan
Prior art keywords
layer
glass substrate
electrode layer
implementations
glass
Prior art date
Application number
TW102114370A
Other languages
English (en)
Inventor
Jon Bradley Lasiter
Ravindra V Shenoy
Donald William Kidwell
Original Assignee
Qualcomm Mems Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Mems Technologies Inc filed Critical Qualcomm Mems Technologies Inc
Publication of TW201401343A publication Critical patent/TW201401343A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/001—Optical devices or arrangements for the control of light using movable or deformable optical elements based on interference in an adjustable optical cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Light Control Or Optical Switches (AREA)
  • Micromachines (AREA)

Abstract

本案提供了用於玻璃基板上的金屬-絕緣體-金屬電容器的系統、方法及設備。在一個態樣，一種設備可包括玻璃基板，其中該玻璃基板限定該玻璃基板中的至少一個通孔。第一電極層可佈置在玻璃基板的表面上，該等表面包括至少一個通孔的表面。電媒體層可佈置在第一電極層上。第二電極層可佈置在電媒體層上，其中該電媒體層使第一電極層與第二電極層電絕緣。

Description

玻璃基板上之金屬-絕緣體-金屬電容器 優先權資料
本案主張由Lasiter等人於2012年4月24日提出申請的、題為「Metal-Insulator-Metal Capacitors on Glass Substrates(玻璃基板上的金屬-絕緣體-金屬電容器)」的、共同待審的美國專利申請案第13/454,978號的優先權權益，該美國專利申請案出於所有用途經由全文引用而明確地納入於此。
本案一般係關於電容器裝置，且尤其係關於玻璃基板上的金屬-絕緣體-金屬電容器裝置。
機電系統(EMS)包括具有電氣及機械元件、致動器、換能器、感測器、光學元件(包括鏡子)及電子裝置的裝置。機電系統可以在各種尺度上製造，包括但不限於微米尺度及奈米尺度。例如，微機電系統(MEMS)裝置可包括具有範圍從大約一微米到數百微米或更大的大小的結構。奈米機電系統(NEMS)裝置可包括具有小於一微米的大小(包括 ，例如小於幾百奈米的大小)的結構。機電元件可使用沉積、蝕刻、光刻及/或蝕刻掉基板及/或所沉積材料層的部分或添加層以形成電氣及機電裝置的其他微機械加工製程來製作。
一種類型的EMS裝置被稱為干涉量測(interferometric)調變器(IMOD)。如本文所使用的，術語干涉量測調變器或干涉量測光調變器是指使用光學干涉原理來選擇性地吸收及/或反射光的裝置。在一些實現中，干涉量測調變器可包括一對導電板，該對導電板中的一者或兩者可以完全或部分地是透明的及/或反射性的，且能夠在施加合適電訊號時進行相對運動。在實現中，一塊板可包括沉積在基板上的靜止層，而另一塊板可包括與該靜止層相隔氣隙的反射膜。一塊板相對於另一塊板的位置可改變入射在該干涉量測調變器上的光的光學干涉。干涉量測調變器裝置具有廣泛應用，且預期將用於改善現有產品及創造新產品，尤其是具有顯示能力的彼等產品。
電容器裝置或電容器可在EMS裝置的實現中及/或與在其中實現EMS裝置的系統相關聯的實現中使用。一種類型的電容器裝置例如是金屬-絕緣體-金屬(MIM)電容器。在電容器較小的情況下，與較大電容器相比電容密度的增加可被用於提供與較大電容器相同的電容。
本案的系統、方法及設備各自具有若干個創新性態樣，其中並不由任何單個態樣全權負責本文中所揭示的期望屬性。
本案中所描述的標的的一個創新性態樣可在一種裝置中實現，該裝置包括玻璃基板，其中該玻璃基板限定該玻璃基板中的至少一個第一通孔。第一電極層可佈置在玻璃基板的表面上，該等表面包括至少一個第一通孔的表面。電媒體層可佈置在第一電極層上。第二電極層可佈置在電媒體層上。電媒體層可使第一電極層與第二電極層電絕緣。
在一些實現中，電媒體黏合層可佈置在玻璃基板的表面上，該等表面包括至少一個第一通孔的表面。第一電極層可佈置在電媒體黏合層上。在一些實現中，電媒體黏合層可包括氧化物。在一些實現中，玻璃基板可以是仲介體。在玻璃基板上限定的至少一個第二透玻通孔可包括配置成將第一電子元件與第二電子元件電連接的導電材料。
在一些實現中，該裝置亦可包括佈置在第二電極層上的第二電媒體層及佈置在第二電媒體層上的第三電極層。第二電媒體層可使第二電極層與第三電極層電絕緣。
本案中所描述的標的的另一個創新性態樣可在一種設備中實現，該設備包括玻璃基板，其中該玻璃基板限定該玻璃基板中的至少一個通孔。第一電極層可佈置在玻璃基板的表面上，該等表面包括至少一個通孔的表面。該設備亦可包括第二電極層及用於使第一電極層與第二電極層電絕緣的手段。
在一些實現中，該設備亦可包括用於改進第一電極層至玻璃基板的表面的黏合的手段。在一些實現中，玻璃基板亦可包括用於將第一電子元件電連接至第二電子元件的手 段。
本案中所描述的標的的另一個創新性態樣可在一種方法中實現，該方法包括在玻璃基板中形成至少一個通孔。第一電極層可沉積在玻璃基板的表面上，該等表面包括至少一個通孔的表面。電媒體層可沉積在第一電極層上。第二電極層可沉積在該電媒體層上。
在一些實現中，電媒體黏合層可沉積在玻璃基板的表面上，該等表面包括至少一個通孔的表面，其中第一電極層沉積在電媒體黏合層上。在一些實現中，可使用原子層沉積製程來沉積電媒體黏合層。在一些實現中，該方法亦可包括在玻璃基板中形成至少一個透玻通孔。形成至少一個通孔及至少一個透玻通孔可基本上同時執行。
本說明書中所描述的標的的一或多個實現的細節在附圖及以下描述中闡述。儘管本案提供的實例主要是以基於機電系統(EMS)及微機電系統(MEMS)的顯示器的形式來描述的，但是本文提供的構思可適用於其他類型的顯示器，諸如液晶顯示器、有機發光二極體(「OLED」)顯示器及場致發射顯示器。其他特徵、態樣及優點將從該描述、附圖及申請專利範圍中變得明瞭。注意，以下附圖的相對尺寸可能並非按比例繪製。
12‧‧‧干涉量測調變器/圖元
13‧‧‧箭頭/光
14‧‧‧可移動反射層
14a‧‧‧反射子層
14b‧‧‧支承層
14c‧‧‧傳導層
15‧‧‧光
16‧‧‧光學疊層
16a‧‧‧吸收體
16b‧‧‧電媒體
18‧‧‧柱子/支承
19‧‧‧間隙
20‧‧‧基板
21‧‧‧處理器
22‧‧‧陣列驅動器
23‧‧‧黑色掩模結構
24‧‧‧行驅動器電路
25‧‧‧犧牲層
26‧‧‧列驅動器電路
27‧‧‧網路介面
28‧‧‧訊框緩衝器
29‧‧‧驅動器控制器
30‧‧‧顯示陣列
32‧‧‧系帶
34‧‧‧可形變層
35‧‧‧分隔層
40‧‧‧顯示裝置
41‧‧‧外殼
43‧‧‧天線
45‧‧‧揚聲器
46‧‧‧話筒
47‧‧‧收發器
48‧‧‧輸入裝置
50‧‧‧電源
52‧‧‧調節硬體
62‧‧‧分段電壓
64‧‧‧分段電壓
70‧‧‧釋放電壓
72‧‧‧保持電壓
74‧‧‧定址電壓
76‧‧‧保持電壓
78‧‧‧定址電壓
80‧‧‧製程
82‧‧‧方塊
84‧‧‧方塊
86‧‧‧方塊
88‧‧‧方塊
90‧‧‧方塊
900‧‧‧製程
902‧‧‧方塊
904‧‧‧方塊
906‧‧‧方塊
908‧‧‧方塊
1000‧‧‧MIM電容器
1002‧‧‧玻璃基板
1004‧‧‧通孔
1008‧‧‧尺寸
1010‧‧‧尺寸
1016‧‧‧第一電極層
1020‧‧‧電媒體層
1024‧‧‧第二電極層
1102‧‧‧通孔
1114‧‧‧直徑
1116‧‧‧間隔
1200‧‧‧製程
1202‧‧‧方塊
1204‧‧‧方塊
1206‧‧‧方塊
1208‧‧‧方塊
1210‧‧‧方塊
1212‧‧‧方塊
1300‧‧‧玻璃仲介體
1302‧‧‧玻璃基板
1304‧‧‧通孔
1306‧‧‧通孔
1316‧‧‧第一電極層
1317‧‧‧MIM電容器
1318‧‧‧第一電極
1319‧‧‧MIM電容器
1320‧‧‧電媒體層
1326‧‧‧第二電極層
1328‧‧‧第二電極層
1330‧‧‧第二電極層
1336‧‧‧鈍化層
1338‧‧‧區域
1340‧‧‧互連焊盤
1352‧‧‧第一電子元件
1354‧‧‧第二電子元件
1356‧‧‧焊球
圖1圖示圖示了干涉量測調變器(IMOD)顯示裝置的一系列圖元中的兩個毗鄰圖元的等軸視圖的實例。
圖2圖示圖示納入了3×3干涉量測調變器顯示器的電 子裝置的系統方塊圖的實例。
圖3圖示圖示圖1的干涉量測調變器的可移動反射層位置相對於所施加電壓的圖式的實例。
圖4圖示圖示在施加各種共用電壓及分段電壓時干涉量測調變器各種狀態的表的實例。
圖5A圖示圖示圖2的3×3干涉量測調變器顯示器中的一訊框顯示資料的圖式的實例。
圖5B圖示可用於寫圖5A中所圖示的該訊框顯示資料的共用訊號及分段訊號的時序圖的實例。
圖6A圖示圖1的干涉量測調變器顯示器的局部橫截面的實例。
圖6B至圖6E圖示干涉量測調變器的不同實現的橫截面的實例。
圖7圖示圖示干涉量測調變器的製造製程的流程圖的實例。
圖8A至圖8E圖示製作干涉量測調變器的方法中的各個階段的橫截面示意圖式的實例。
圖9圖示圖示用於MIM電容器的製造製程的流程圖的實例。
圖10A至圖10D圖示對製造製程中的各個階段處的MIM電容器的示意性圖式的實例。
圖11A及圖11B圖示可在玻璃基板中形成的複數個通孔的俯視圖的實例。
圖12圖示圖示用於玻璃仲介體的製造製程的流程圖 的實例。
圖13A至圖13F圖示對製造製程中的各個階段處的玻璃仲介體的示意性圖式的實例。
圖13G圖示將第一電子元件電連接至第二電子元件的玻璃仲介體的橫截面示意性圖式的實例。
圖14A及圖14B圖示圖示包括複數個干涉量測調變器的顯示裝置的系統方塊圖的實例。
各個附圖中相似的元件符號及命名指示相似要素。
以下描述針對意欲用於描述本案的創新性態樣的某些實現。然而，本領域一般技藝人士將容易認識到本文的教義可以多種不同方式來應用。所描述的實現可在可配置成顯示圖像的任何裝置或系統中實現，無論該圖像是運動的(例如，視訊)還是不動的(例如，靜止圖像)，且無論其是文字的、圖形的還是畫面的。具體而言，預期所描述的實現可包括在諸如但不限於以下項的各種各樣的電子裝置中或與以下項的各種各樣的電子裝置相關聯：行動電話、具有網際網路能力的多媒體蜂巢式電話、行動電視接收器、無線裝置、智慧型電話、藍芽®裝置、個人資料助理(PDA)、無線電子郵件接收器、掌上型或可攜式電腦、小筆電、筆記型電腦、智慧型電腦、平板電腦、印表機、影印機、掃瞄器、傳真裝置、GPS接收器/導航儀、相機、MP3播放機、攝錄影機、遊戲控制台、手錶、鐘錶、計算器、電視監視器、平板顯示器、電子閱讀裝置(亦即，電子閱讀器)、電腦監視器、汽車 顯示器(包括里程表及速度表顯示器等)、駕駛座艙控制項及/或顯示器、相機取景顯示器(諸如車輛中的後視相機的顯示器)、電子照片、電子告示牌或招牌、投影儀、建築結構、微波爐、冰箱、立體音響系統、卡式答錄機或播放機、DVD播放機、CD播放機、VCR、無線電、可攜式記憶體晶片、洗衣機、烘乾機、洗衣機/烘乾機、停車計時器、封裝(諸如在機電系統(EMS)、微機電系統(MEMS)及非MEMS應用中)、美學結構(例如，關於一件珠寶的圖像的顯示)及各種各樣的EMS裝置。本文中的教示亦可用在非顯示器應用中，諸如但不限於：電子交換裝置、射頻濾波器、感測器、加速計、陀螺儀、運動感測裝置、磁力計、用於消費者電子設備的慣性元件、消費者電子產品的部件、可變電抗器、液晶裝置、電泳裝置、驅動方案、製造製程及電子測試裝備。因此，該等教示無意被局限於只是在附圖中圖示的實現，而是具有如本領域一般技藝人士將容易明白的廣泛應用性。
本文中所描述的一些實現係關於金屬-絕緣體-金屬(MIM)電容器。在一些實現中，MIM電容器可包括由電媒體層分開的兩個金屬層，該等層均佈置在玻璃基板上。例如，一種製造MIM電容器的方法可包括在玻璃基板中限定至少一個通孔。第一電極層可佈置在玻璃基板的表面上，該等表面包括至少一個通孔的表面。電媒體層可佈置在第一電極層上。第二電極層可佈置在電媒體層上，其中該電媒體層使第一電極層與第二電極層電絕緣。
可實現本案中所描述的標的的具體實現以達成以下 潛在優點中的一或多項。在一些實現中，玻璃基板可以比諸如舉例而言矽之類的基板便宜。與諸如舉例而言矽之類的其他基板相比，對玻璃執行處理亦可以較為便宜。在一些實現中，在玻璃基板上佈置MIM電容器的玻璃基板可充當仲介體。由於佈置在充當仲介體的玻璃基板上的MIM電容器，可以減小MIM電容器離仲介體正在互連的電子元件(例如，積體電路及印刷電路板)的距離，此可減小訊雜比。
可應用所描述實現的合適EMS或MEMS裝置的實例是反射式顯示裝置。反射式顯示裝置可納入干涉量測調變器(IMOD)以使用光學干涉原理來選擇性地吸收及/或反射入射到反射式顯示裝置上的光。IMOD可包括吸收體、可相對於該吸收體移動的反射體及限定在吸收體與反射體之間的光學諧振腔。該反射體可被移至兩個或兩個以上不同位置，此可以改變光學諧振腔的大小並由此影響該干涉量測調變器的反射。IMOD的反射譜可建立相當廣的譜帶，該等譜帶可跨可見波長移位以產生不同顏色。譜帶的位置可藉由改變光學諧振腔的厚度(亦即，藉由改變反射體的位置)來調整。
圖1圖示圖示了干涉量測調變器(IMOD)顯示裝置的一系列圖元中的兩個毗鄰圖元的等軸視圖的實例。該IMOD顯示裝置包括一或多個干涉量測MEMS顯示元件。在該等設備中，MEMS顯示元件的圖元可處於亮狀態或暗狀態。在亮(「鬆弛」、「打開」或「接通」)狀態，顯示元件將入射可見光的很大部分反射掉(例如，去往使用者)。相反，在暗(「致動」、「關閉」或「關斷」)狀態，顯示元件幾乎不反 射所入射的可見光。在一些實現中，可顛倒接通及關斷狀態的光反射性質。MEMS圖元可配置成主導性地在特定波長上發生反射，從而除了黑白以外亦允許彩色顯示。
IMOD顯示裝置可包括IMOD的行/列陣列。每個IMOD可包括一對反射層，亦即，可移動反射層及固定的部分反射層，該等反射層定位在彼此相距可變且可控的距離處以形成氣隙(亦稱為光學間隙或腔)。可移動反射層可在至少兩個位置之間移動。在第一位置(亦即，鬆弛位置)，可移動反射層可定位在離該固定的部分反射層有相對較大距離處。在第二位置(亦即，致動位置)，該可移動反射層可定位成更靠近該部分反射層。取決於可移動反射層的位置，從該兩個層反射的入射光可相長地或相消地干涉，從而產生每個圖元整體上的反射或非反射狀態。在一些實現中，IMOD在未致動時可處於反射狀態，此時反射可見譜內的光，並且在未致動時可處於暗狀態，此時反射在可見範圍之外的光(例如，紅外光)。然而，在一些其他實現中，IMOD可在未致動時處於暗狀態，而在致動時處於反射狀態。在一些實現中，所施加電壓的引入可驅動圖元改變狀態。在一些其他實現中，所施加電荷可驅動圖元改變狀態。
圖1中所圖示的圖元陣列部分包括兩個毗鄰的干涉量測調變器12。在左側(如圖所示)的IMOD 12中，可移動反射層14圖示為處於離光學疊層16有預定距離的鬆弛位置，光學疊層16包括部分反射層。跨左側的IMOD 12施加的電壓V0不足以引起對可移動反射層14的致動。在右側的IMOD 12中， 可移動反射層14圖示為處於靠近或毗鄰光學疊層16的致動位置。跨右側的IMOD 12施加的電壓V偏置足以將可移動反射層14維持在致動位置。
在圖1中，該等圖元12的反射性質用指示入射在圖元12上的光的箭頭13及從左側的IMOD 12反射的光15來一般化地圖示。儘管未詳細地圖示，但本領域一般技藝人士將理解，入射在圖元12上的光13的絕大部分將透射穿過透明基板20去往光學疊層16。入射在光學疊層16上的光的一部分將透射穿過光學疊層16的部分反射層，且一部分將被反射回去穿過透明基板20。光13透射穿過光學疊層16的彼部分將在可移動反射層14處朝向透明基板20反射回去(且穿過透明基板20)。從光學疊層16的部分反射層反射的光與從可移動反射層14反射的光之間的干涉(相長的或相消的)將決定從IMOD 12反射的光15的一或多個波長。
光學疊層16可包括單層或若干層。該(等)層可包括電極層、部分反射且部分透射層及透明電媒體層中的一或多者。在一些實現中，光學疊層16是導電的、部分透明且部分反射的，並且可以例如藉由將上述層中的一或多者沉積在透明基板20上來製造。電極層可由各種各樣的材料形成，諸如各種金屬，例如氧化銦錫(ITO)。部分反射層可由各種各樣的部分反射的材料形成，諸如各種金屬，例如鉻(Cr)、半導體及電媒體。部分反射層可由一或多層材料形成，且每一層可由單種材料或由材料的組合形成。在一些實現中，光學疊層16可包括單個半透明的金屬或半導體厚度，該單個半 透明的金屬或半導體厚度既用作光吸收體又用作導體，而(例如，IMOD的光學疊層16或其他結構的)不同的、更導電的層或部分可用於在IMOD圖元之間匯流訊號。光學疊層16亦可包括覆蓋一或多個導電層或導電/吸收層的一或多個絕緣或電媒體層。
在一些實現中，光學疊層16的(一或多個)層可被圖案化為平行條帶，並且可如下文進一步描述地形成顯示裝置中的行電極。如本領域一般技藝人士將理解的，術語「圖案化」在本文中用於指掩模以及蝕刻製程。在一些實現中，可將高傳導性及高反射性的材料(諸如，鋁(Al))用於可移動反射層14，且該等條帶可形成顯示裝置中的列電極。可移動反射層14可形成為一個或數個沉積金屬層的一系列平行條帶(與光學疊層16的行電極正交)，以形成沉積在柱子18頂上及各個柱子18之間所沉積的居間犧牲材料頂上的列。當該犧牲材料被蝕刻掉時，便可在可移動反射層14與光學疊層16之間形成限定的間隙19或即光學腔。在一些實現中，各個柱子18之間的間距可為近似1um至1000um，而間隙19可小於10000埃(Å)。
在一些實現中，IMOD的每個圖元(無論處於致動狀態還是鬆弛狀態)實質上是由該固定反射層及移動反射層形成的電容器。在無電壓被施加時，可移動反射層14保持在機械鬆弛狀態，如由圖1中左側的IMOD 12所圖示的，其中在可移動反射層14與光學疊層16之間存在間隙19。然而，當將電位差(例如，電壓)施加至所選行及列中的至少一者時，在 對應圖元處的該行電極及列電極的交叉處形成的電容器變為帶電的，且靜電力將該等電極拉向一起。若所施加電壓超過閾值，則可移動反射層14可形變並且移動到靠近或靠倚光學疊層16。光學疊層16內的電媒體層(未圖示)可防止短路並控制層14與層16之間的分隔距離，如圖1中右側的致動IMOD 12所圖示的。不管所施加電位差的極性如何，行為皆是相同的。儘管陣列中的一系列圖元在一些實例中可被稱為「行」或「列」，但本領域一般技藝人士將容易理解，將一個方向稱為「行」並將另一方向稱為「列」是任意的。要重申的是，在一些取向中，行可被視為列，而列被視為行。此外，顯示元件可均勻地排列成正交的行及列(「陣列」)，或排列成非線性配置，例如關於彼此具有某些位置偏移(「馬賽克」)。術語「陣列」及「馬賽克」可以指任一種配置。因此，儘管將顯示器稱為包括「陣列」或「馬賽克」，但在任何實例中，該等元件本身不一定要彼此正交地排列，或部署成均勻分佈，而是可包括具有非對稱形狀及不均勻分佈的元件的佈局。
圖2圖示圖示納入了3×3干涉量測調變器顯示器的電子裝置的系統方塊圖的實例。該電子裝置包括處理器21，處理器21可配置成執行一或多個軟體模組。除了執行作業系統，處理器21亦可配置成執行一或多個軟體應用程式，包括web瀏覽器、電話應用程式、電子郵件程式，或其他軟體應用程式。
處理器21可配置成與陣列驅動器22通訊。陣列驅動 器22可包括例如向顯示器陣列或面板30提供訊號的行驅動器電路24及列驅動器電路26。圖1中所圖示的IMOD顯示裝置的橫截面由圖2中的線1-1圖示。儘管圖2為清晰起見圖示了3×3的IMOD陣列，但顯示陣列30可包含很大數目的IMOD，並且可在行中具有與列中不同的數目的IMOD，及反之亦然。
圖3圖示圖示圖1的干涉量測調變器的可移動反射層位置相對於所施加電壓的圖式的實例。對於MEMS干涉量測調變器，行/列(亦即，共用/分段)寫程序可利用該等裝置的如圖3中所圖示的滯後性質。干涉量測調變器可能需要例如約10伏的電位差以使可移動反射層或鏡從鬆弛狀態改變為致動狀態。當電壓從該值減小時，可移動反射層隨電壓降回至例如10伏以下而維持可移動反射層的狀態，然而，可移動反射層並不完全鬆弛，直至電壓降至2伏以下。因此，如圖3中所示，存在一電壓範圍(大約為3伏至7伏)，在此電壓範圍中存在該裝置要麼穩定於鬆弛狀態要麼穩定於致動狀態的所施加電壓訊窗。該訊窗在本文中稱為「滯後窗」或「穩定態窗」。對於具有圖3的滯後特性的顯示陣列30，行/列寫程序可被設計成每次定址一或多行，以使得在對給定行定址期間，被定址行中要被致動的圖元暴露於約10伏的電壓差，而要被鬆弛的圖元暴露於接近0伏的電壓差。在定址之後，該等圖元暴露於約5伏的穩態或偏置電壓差，以使得該等圖元保持在先前的閘選狀態中。在該實例中，在被定址之後，每個圖元皆經受落在約3伏至7伏的「穩定態窗」內的電位差。該滯後性質特徵使得(例如圖1中所圖示的)圖元設計能夠在相同的所施加 電壓條件下保持穩定在要麼致動要麼鬆弛的事先存在的狀態中。由於每個IMOD圖元(無論是處於致動狀態還是鬆弛狀態)實質上是由固定反射層及移動反射層形成的電容器，因此該穩定狀態在落在該滯後窗內的平穩電壓下可得以保持，而基本上不消耗或損失功率。此外，若所施加電壓電位保持基本上固定，則實質上很少或沒有電流流入IMOD圖元中。
在一些實現中，可根據對給定行中圖元的狀態所期望的改變(若有)，藉由沿該組列電極施加「分段」電壓形式的資料訊號來建立圖像的訊框。可輪流定址該陣列的每一行，以使得每次寫該訊框的一行。為了將期望資料寫到第一行中的圖元，可在諸列電極上施加與該第一行中的圖元的期望狀態相對應的分段電壓，並且可向第一行電極施加特定的「共用」電壓或訊號形式的第一行脈衝。該組分段電壓隨後可被改變為與對第二行中圖元的狀態的期望改變相對應(若有)，且可向第二行電極施加第二共用電壓。在一些實現中，第一行中的圖元不受沿諸列電極施加的分段電壓上的改變的影響，而是保持於該等圖元在第一共用電壓行脈衝期間被設定的狀態。可按順序方式對整個行系列(或替換地對整個列系列)重複此製程以產生圖像訊框。藉由以每秒某個期望數目的訊框來不斷地重複此製程，便可用新圖像資料來刷新及/或更新該等訊框。
跨每個圖元施加的分段訊號及共用訊號的組合(亦即，跨每個圖元的電位差)決定每個圖元結果所得的狀態。圖4圖示圖示在施加各種共用電壓及分段電壓時干涉量測調 變器各種狀態的表的實例。如本領域一般技藝人士將容易理解的，可將「分段」電壓施加於列電極或行電極，並且可將「共用」電壓施加於列電極或行電極中的另一者。
如圖4中(以及圖5B中所示的時序圖中)所圖示的，當沿共用線施加有釋放電壓VC釋放時，沿該共用線的所有干涉量測調變器元件將被置於鬆弛狀態，替換地稱為釋放狀態或未致動狀態，不管沿各分段線所施加的電壓如何(亦即，高分段電壓VSH及低分段電壓VSL)。具體而言，當沿共用線施加有釋放電壓VC釋放時，在沿彼圖元的對應分段線施加高分段電壓VSH及低分段電壓VSL該兩種情況下，跨該調變器的電位電壓(替換地稱為圖元電壓)皆落在鬆弛窗(參見圖3，亦稱為釋放窗)內。
當在共用線上施加有保持電壓時(諸如高保持電壓VC保持_H或低保持電壓VC保持_L)，該干涉量測調變器的狀態將保持恆定。例如，鬆弛的IMOD將保持在鬆弛位置，而致動的IMOD將保持在致動位置。保持電壓可被選擇成使得在沿對應的分段線施加高分段電壓VSH及低分段電壓VSL該兩種情況下，圖元電壓皆將保持落在穩定態窗內。因此，分段電壓擺幅(亦即，高分段電壓VSH與低分段電壓VSL之差)小於正穩定態窗或負穩定態窗任一者的寬度。
當在共用線上施加有定址或即致動電壓(諸如高定址電壓VC定址_H或低定址電壓VC定址_L)時，藉由沿各自相應的分段線施加分段電壓，就可選擇性地將資料寫入到沿彼線的各調變器。分段電壓可被選擇成使得致動取決於所施加的分 段電壓。當沿共用線施加有定址電壓時，施加一個分段電壓將產生落在穩定態窗內的圖元電壓，從而使該圖元保持未致動。相反，施加另一個分段電壓將產生超出該穩定態窗的圖元電壓，從而導致該圖元的致動。引起致動的特定分段電壓可取決於使用了何定址電壓而變化。在一些實現中，當沿共用線施加有高定址電壓VC定址_H時，施加高分段電壓VSH可使調變器保持在調變器當前位置，而施加低分段電壓VSL可引起該調變器的致動。作為推論，當施加有低定址電壓VC定址_L時，分段電壓的效果可以是相反的，其中高分段電壓VSH引起該調變器的致動，而低分段電壓VSL對該調變器的狀態無影響(亦即，保持穩定)。
在一些實現中，可使用總是產生相同極性的跨調變器電位差的保持電壓、定址電壓及分段電壓。在一些其他實現中，可使用使調變器的電位差的極性交變的訊號。跨調變器極性的交變(亦即，寫程序極性的交變)可減少或抑制在重複的單極性寫操作之後可能發生的電荷累積。
圖5A圖示圖示圖2的3×3干涉量測調變器顯示器中的一訊框顯示資料的圖式的實例。圖5B圖示可用於寫圖5A中所圖示的該訊框顯示資料的共用訊號及分段訊號的時序圖的實例。可將該等訊號施加於例如圖2的3×3陣列，此舉將最終導致圖5A中所圖示的線時間60e的顯示佈局。圖5A中的致動調變器處於暗狀態，亦即，其中所反射的光的實質部分在可見譜之外，從而給例如觀看者造成暗觀感。在寫圖5A中所圖示的訊框之前，該等圖元可處於任何狀態，但圖5B的時序圖中 所圖示的寫程序假設了在第一線時間60a之前，每個調變器皆已被釋放且常駐在未致動狀態中。
在第一線時間60a期間，在共用線1上施加有釋放電壓70；在共用線2上施加的電壓始於高保持電壓72且移向釋放電壓70；並且沿共用線3施加有低保持電壓76。因此，沿共用線1的調變器(共用1，分段1)、(共用1，分段2)及(共用1，分段3)在第一線時間60a的歷時裡保持在鬆弛或未致動狀態，沿共用線2的調變器(2,1)、(2,2)及(2,3)將移至鬆弛狀態，而沿共用線3的調變器(3,1)、(3,2)及(3,3)將保持在該等調變器的先前狀態中。參考圖4，沿分段線1、2及3施加的分段電壓將對諸干涉量測調變器的狀態沒有影響，此是因為線時間60a期間，共用線1、2或3皆不暴露於引起致動的電壓水平(亦即，VC釋放-鬆弛及VC保持_L-穩定)。
在第二線時間60b期間，共用線1上的電壓移至高保持電壓72，並且由於沒有定址或致動電壓施加在共用線1上，因此沿共用線1的所有調變器皆保持在鬆弛狀態中，不管所施加的分段電壓如何。沿共用線2的諸調變器由於釋放電壓70的施加而保持在鬆弛狀態中，而當沿共用線3的電壓移至釋放電壓70時，沿共用線3的調變器(3,1)、(3,2)及(3,3)將鬆弛。
在第三線時間60c期間，藉由在共用線1上施加高定址電壓74來定址共用線1。由於在該定址電壓的施加期間沿分段線1及分段線2施加了低分段電壓64，因此跨調變器(1,1)及調變器(1,2)的圖元電壓大於該等調變器的正穩定態窗的 高端(亦即，電壓差分超過了預定義閾值)，並且調變器(1,1)及調變器(1,2)被致動。相反，由於沿分段線3施加了高分段電壓62，因此跨調變器(1,3)的圖元電壓小於調變器(1,1)及調變器(1,2)的圖元電壓，並且保持在該調變器的正穩定態窗內；調變器(1,3)因此保持鬆弛。同樣線時間60c期間，沿共用線2的電壓減小至低保持電壓76，且沿共用線3的電壓保持在釋放電壓70，從而使沿共用線2及共用線3的調變器留在鬆弛位置。
在第四線時間60d期間，共用線1上的電壓返回至高保持電壓72，從而使沿共用線1的調變器留在該等調變器各自相應的被定址狀態中。共用線2上的電壓減小至低定址電壓78。由於沿分段線2施加了高分段電壓62，因此跨調變器(2,2)的圖元電壓低於該調變器的負穩定態窗的低端，從而導致調變器(2,2)致動。相反，由於沿分段線1及分段線3施加了低分段電壓64，因此調變器(2,1)及調變器(2,3)保持在鬆弛位置。共用線3上的電壓增大至高保持電壓72，從而使沿共用線3的調變器留在鬆弛狀態中。
最終，在第五線時間60e期間，共用線1上的電壓保持在高保持電壓72，且共用線2上的電壓保持在低保持電壓76，從而使沿共用線1及共用線2的調變器留在該等調變器各自相應的被定址狀態中。共用線3上的電壓增大至高定址電壓74以定址沿共用線3的調變器。由於在分段線2及分段線3上施加了低分段電壓64，因此調變器(3,2)及調變器(3,3)致動，而沿分段線1施加的高分段電壓62使調變器(3,1)保持在鬆弛 位置。因此，在第五線時間60e結束時，該3×3圖元陣列處於圖5A中所示的狀態，且只要沿該等共用線施加有保持電壓就將保持在彼狀態中，而不管在沿其他共用線(未圖示)的調變器正被定址時可能發生的分段電壓變化如何。
在圖5B的時序圖中，給定的寫程序(亦即，線時間60a-60e)可包括使用高保持及定址電壓或使用低保持及定址電壓。一旦針對給定的共用線已完成該寫程序(且該共用電壓被設為與致動電壓具有相同極性的保持電壓)，該圖元電壓就保持在給定的穩定態窗內且不會穿越鬆弛窗，直至在彼共用線上施加了釋放電壓。此外，由於作為該寫程序的一部分每個調變器在被定址之前被釋放，因此調變器的致動時間而非釋放時間可決定必需的線時間。具體地，在調變器的釋放時間大於致動時間的實現中，釋放電壓的施加可長於單個線時間，如圖5B中所圖示的。在一些其他實現中，沿共用線或分段線施加的電壓可變化以計及不同調變器(諸如不同顏色的調變器)的致動電壓及釋放電壓的變化。
根據上文闡述的原理來操作的干涉量測調變器的結構細節可以廣泛地變化。例如，圖6A至圖6E圖示包括可移動反射層14及可移動反射層14的支承結構的干涉量測調變器的不同實現的橫截面的實例。圖6A圖示圖1的干涉量測調變器顯示器的局部橫截面的實例，其中金屬材料條帶(亦即，可移動反射層14)沉積在從基板20正交延伸出的支承18上。在圖6B中，每個IMOD的可移動反射層14的形狀為大致方形或矩形，且在拐角處或拐角附近靠系帶32附連至支承。在圖6C中， 可移動反射層14為大致方形或矩形的形狀且懸掛於可形變層34，可形變層34可包括柔性金屬。可形變層34可圍繞可移動反射層14的周界直接或間接地連接至基板20。該等連接在本文中稱為支承柱。圖6C中所示的實現具主動自可移動反射層14的光學功能與可移動反射層14的機械功能(此舉由可形變層34實施)解耦的額外益處。此種解耦允許用於反射層14的結構設計及材料與用於可形變層34的結構設計及材料被彼此獨立地最佳化。
圖6D圖示IMOD的另一實例，其中可移動反射層14包括反射子層14a。可移動反射層14支托在支承結構(諸如，支承柱18)上。支承柱18提供了可移動反射層14與下靜止電極(亦即，所圖示IMOD中的光學疊層16的部分)的分離，從而使得(例如當可移動反射層14處在鬆弛位置時)在可移動反射層14與光學疊層16之間形成間隙19。可移動反射層14亦可包括傳導層14c及支承層14b，傳導層14c可配置成用作電極。在此實例中，傳導層14c部署在支承層14b的在基板20遠端的一側上，而反射子層14a部署在支承層14b的在基板20近端的另一側上。在一些實現中，反射子層14a可以是傳導性的並且可部署在支承層14b與光學疊層16之間。支承層14b可包括一或多層電媒體材料，例如氧氮化矽(SiON)或二氧化矽(SiO2)。在一些實現中，支承層14b可以是諸層的疊層，諸如舉例而言SiO2/SiON/SiO2三層疊層。反射子層14a及傳導層14c中的任一者或該兩者可包括例如具有約0.5%銅(Cu)的鋁(Al)合金，或其他反射性金屬材料。在電媒體支承層14b上方 及下方採用傳導層14a、14c可平衡應力並提供增強的傳導性。在一些實現中，反射子層14a及傳導層14c可由不同材料形成以用於各種各樣的設計目的，諸如達成可移動反射層14內的特定應力分佈。
如圖6D中所圖示的，一些實現亦可包括黑色掩模結構23。黑色掩模結構23可形成於光學非活躍區域中(例如，在各圖元之間或在柱子18下方)以吸收環境光或雜散光。黑色掩模結構23亦可藉由抑制光從顯示器的非活躍部分反射或透射穿過顯示器的非活躍部分以由此提高對比率，來改善顯示裝置的光學性質。另外，黑色掩模結構23可以是傳導性的並且配置成用作電匯流層。在一些實現中，行電極可連接至黑色掩模結構23以減小所連接的行電極的電阻。黑色掩模結構23可使用各種各樣的方法來形成，包括沉積及圖案化技術。黑色掩模結構23可包括一或多層。例如，在一些實現中，黑色掩模結構23包括用作光學吸收體的鉬鉻(MoCr)層、SiO2層及用作反射體及匯流層的鋁合金，該等MoCr層、SiO2層及鋁合金的厚度分別在約30Å至80Å、500Å至1000Å及500Å至6000Å的範圍內。該一或多層可使用各種各樣的技術來圖案化，包括光刻及幹法蝕刻，包括例如用於MoCr層及SiO2層的四氟化碳(CF4)及/或氧氣(O2)，及用於鋁合金層的氯(Cl2)及/或三氯化硼(BCl3)。在一些實現中，黑色掩模23可以是標準具(etalon)或干涉量測疊層結構。在此類干涉量測疊層黑色掩模結構23中，傳導性的吸收體可用於在每行或每列的光學疊層16中的下靜止電極之間傳送或匯流訊號。在 一些實現中，分隔層35可用於將吸收體層16a與黑色掩模23中的傳導層大體上電隔離。
圖6E圖示IMOD的另一實例，其中可移動反射層14是自支承的。不同於圖6D，圖6E的實現不包括支承柱18。作為代替，可移動反射層14在多個位置接觸底下的光學疊層16，且可移動反射層14的曲度提供足夠的支承以使得在跨該干涉量測調變器的電壓不足以引起致動時，可移動反射層14返回至圖6E的未致動位置。出於清晰起見，可包含複數個(若干)不同層的光學疊層16在此處被示為包括光學吸收體16a及電媒體16b。在一些實現中，光學吸收體16a既可用作固定電極又可用作部分反射層。
在諸實現中，諸如圖6A至圖6E中所示的彼等實現中，IMOD用作直視裝置，其中是從透明基板20的前側(亦即，與佈置調變器的一側相對的彼側)來觀看圖像。在該等實現中，可對該裝置的背部(亦即，該顯示裝置的在可移動反射層14後面的任何部分，包括例如圖6C中所圖示的可形變層34)進行配置及操作而不衝突或不利地影響該顯示裝置的圖像品質，因為反射層14在光學上遮罩了該裝置的彼等部分。例如，在一些實現中，在可移動反射層14後面可包括匯流排結構(未圖示)，該匯流排結構提供了將調變器的光學性質與該調變器的機電性質(諸如，電壓定址及由此類定址所導致的移動)分離的能力。另外，圖6A至圖6E的實現可簡化處理(諸如，舉例而言圖案化)。
圖7圖示圖示用於干涉量測調變器的製造製程80的 流程圖的實例，並且圖8A至圖8E圖示此類製造製程80的相應階段的橫截面示意圖式的實例。在一些實現中，除圖7中未圖示的其他方塊外，可實現製造製程80以製造例如圖1及圖6中所圖示的一般類型的干涉量測調變器。參考圖1、圖6及圖7，製程80在方塊82開始以在基板20上方形成光學疊層16。圖8A圖示了在基板20上方形成的此類光學疊層16。基板20可以是透明基板(諸如，玻璃或塑膠)，該透明基板可以是柔性的或是相對堅硬且不易彎曲的，並且可能已經歷了先前製備製程(例如，清洗)以便於高效地形成光學疊層16。如上文所論述的，光學疊層16可以是導電的、部分透明且部分反射的，並且可以是例如藉由將具有期望性質的一或多層沉積在透明基板20上來製造的。在圖8A中，光學疊層16包括具有子層16a及子層16b的多層結構，但在一些其他實現中可包括更多或更少的子層。在一些實現中，子層16a、16b中的一者可配置成具有光學吸收及傳導性質兩者，諸如組合式導體/吸收體子層16a。另外，子層16a、16b中的一或多者可被圖案化成平行條帶，並且可形成顯示裝置中的行電極。可藉由掩模及蝕刻製程或本領域所知的另一合適製程來執行此類圖案化。在一些實現中，子層16a、16b中的一者可以是絕緣層或電媒體層，諸如沉積在一或多個金屬層(例如，一或多個反射及/或傳導層)上方的子層16b。另外，光學疊層16可被圖案化成形成顯示器的諸行的各個平行的條帶。
製程80在方塊84繼續以在光學疊層16上方形成犧牲層25。犧牲層25稍後被移除(例如，在方塊90)以形成腔19 ，且因此在圖1中所圖示的結果所得的干涉量測調變器12中未圖示犧牲層25。圖8B圖示包括形成在光學疊層16上方的犧牲層25的經部分製造的裝置。在光學疊層16上方形成犧牲層25可包括以所選厚度來沉積二氟化氙(XeF2)可蝕刻材料(諸如，鉬(Mo)或非晶矽(Si))，該厚度被選擇成在後續移除之後提供具有期望設計大小的間隙或腔19(亦參見圖1及圖8E)。沉積犧牲材料可使用諸如物理汽相沉積(PVD，例如濺鍍)、電漿增強型化學汽相沉積(PECVD)、熱化學汽相沉積(熱CVD)，或旋塗等沉積技術來實施。
製程80在方塊86處繼續以形成支承結構(例如，圖1、圖6及圖8C中所圖示的柱子18)。形成柱子18可包括：圖案化犧牲層25以形成支承結構孔，隨後使用沉積方法(諸如PVD、PECVD、熱CVD或旋塗)將材料(例如，聚合物或無機材料，例如氧化矽)沉積至該孔中以形成柱子18。在一些實現中，在犧牲層中形成的支承結構孔可延伸穿過犧牲層25及光學疊層16兩者到達底下的基板20，從而柱子18的下端接觸基板20，如圖6A中所圖示的。替換地，如圖8C中所圖示的，在犧牲層25中形成的孔可延伸穿過犧牲層25，但不穿過光學疊層16。例如，圖8E圖示了支承柱18的下端與光學疊層16的上表面接觸。可藉由在犧牲層25上方沉積支承結構材料層並且圖案化以移除該支承結構材料的位於遠離犧牲層25中的孔的部分來形成柱子18或其他支承結構。該等支承結構可位於該等孔內(如圖8C中所圖示的)，但是亦可至少部分地延伸在犧牲層25的一部分上方。如上所述，對犧牲層25及/或支承柱 18的圖案化可藉由圖案化及蝕刻製程來執行，但亦可藉由替換的蝕刻方法來執行。
製程80在方塊88處繼續以形成可移動反射層或膜，諸如圖1、圖6及圖8D中所圖示的可移動反射層14。可移動反射層14可藉由採用一或多個沉積製程(例如，反射層(例如，鋁、鋁合金)沉積)連同一或多個圖案化、掩模及/或蝕刻製程來形成。可移動反射層14可以是導電的，且被稱為導電層。在一些實現中，可移動反射層14可包括如圖8D中所示的複數個子層14a、14b、14c。在一些實現中，該等子層中的一或多者(諸如子層14a、14c)可包括為該等子層的光學性質所選擇的高反射子層，且另一子層14b可包括為該子層的機械性質所選擇的機械子層。由於犧牲層25仍存在於在方塊88形成的經部分製造的干涉量測調變器中，因此可移動反射層14在此階段通常是不可移動的。包含犧牲層25的經部分製造的IMOD在本文亦可稱為「未脫模」IMOD。如上文結合圖1所描述的，可移動反射層14可被圖案化成形成顯示器的諸列的各個平行的條帶。
製程80在方塊90處繼續以形成腔，例如圖1、圖6及圖8E中所圖示的腔19。腔19可藉由將(在方塊84處沉積的)犧牲材料25暴露於蝕刻劑來形成。例如，可蝕刻的犧牲材料(諸如Mo或非晶Si)可藉由幹法化學蝕刻來移除，例如藉由將犧牲層25暴露於氣態或蒸氣蝕刻劑(諸如，由固態XeF2得到的蒸氣)長達能有效地移除期望量的材料(通常是相對於圍繞腔19的結構選擇性地移除)的一段時間來移除。亦可使 用可蝕刻犧牲材料及蝕刻方法的其他組合，例如，濕法蝕刻及/或電漿蝕刻。由於在方塊90期間移除了犧牲層25，因此可移動反射層14在此階段之後通常是可移動的。在移除犧牲材料25之後，結果所得的已完全或部分製造的IMOD在本文中可被稱為「已脫模」IMOD。
電子裝置可納入IMOD作為該電子裝置的顯示器的一部分。此類電子裝置亦可包括其他各種電子元件，該等電子元件包括電容器裝置或電容器。兩種類型的電容器為金屬-絕緣體-金屬(MIM)電容器及金屬-絕緣體-金屬-絕緣體-金屬(MIMIM)電容器。此類電容器亦可被稱為嵌入式電容器、嵌入式解耦電容器及共同封裝電容器。
例如行動電話之類的許多可攜式或個人電子裝置可納入在裝置操作期間使用的MIM電容器。隨著針對個人電子裝置的尺寸減小的持續推動，亦存在著針對作為個人電子裝置的一部分的包括MIM電容器在內的電子元件的尺寸減小的推動。因此，需要能提供與較大的一般電容器基本上相同的電容的較小電容器。此類較小電容器具有較高的電容密度(例如，大於約每平方毫米200納法拉(nF/mm2)的電容密度)，該點可由如本文中所論述的高縱橫比MIM電容器的一些實現來提供。
在開發高縱橫比MIM電容器時要考慮許多因素。該等因素包括電容器的可用面積、電容密度、等效串聯電阻(ESR)、等效串聯電感(ESL)、洩漏、擊穿電壓及工作電壓等。當受限於固定面積時，電容密度及ESR可以逆相關。增加 電容密度可減小ESR，反之亦然。另外，在構造高縱橫比結構時，由於能夠在高縱橫比特徵上均勻地沉積特定材料的可用技術的緣故，MIM電容器的電極的可用材料可能是有限的。例如，用於電極的材料可具有低電阻率，從而可使用薄材料層。
如本文中所描述的，可製造MIM電容器以提供與低ESR相組合的高電容密度。例如，可製造具有大於約每平方毫米200納法拉(nF/mm2)的電容密度、約20毫歐姆(mΩ)到100mΩ或小於約50mΩ的ESR及大於約12伏的擊穿電壓的MIM電容器。低ESR對於射頻(RF)裝置的效能非常重要，因為電路中的電子雜訊一般而言隨ESR的增加呈指數增長。
為了幫助理解如本文中所描述的MIM電容器的實現，以下闡述用於MIM電容器的製造製程的一個實現、連同對製造製程中各個階段處的MIM電容器的俯視及橫截面示意性圖式。圖9圖示圖示用於MIM電容器的製造製程的流程圖的實例。圖10A至圖10D圖示製造製程中各個階段處的MIM電容器的示意性圖式的實例。圖10A至圖10D中的每一個圖示MIM電容器的俯視示意性圖式及MIM電容器經由俯視示意性圖式中的線1-1的橫截面示意性圖式兩者的實例。
在圖9所示的製程900中，包括掩膜及蝕刻製程在內的圖案化技術可被用於限定MIM電容器的不同組件的形狀。在製程900的方塊902處，在玻璃基板中形成至少一個通孔。在一些實現中，玻璃基板可包括顯示器玻璃、矽酸硼玻璃，或光可成像玻璃。光可成像玻璃的一個實例是由Life Bioscience公司(阿爾伯克爾基，新墨西哥州)製造的APEXTM玻璃。光可成像玻璃一般是基於矽酸硼的具有氧化物添加劑的玻璃。在一些實現中，與包括可結合在一起以形成多層玻璃基板的多個玻璃片的玻璃基板不同，該玻璃基板可包括單片玻璃。
取決於玻璃基板的玻璃，不同的製程可被用於在玻璃基板中形成至少一個通孔。例如，對於諸如顯示器玻璃或矽酸硼玻璃之類的一些玻璃，鐳射燒蝕製程或噴砂製程可被用於形成該至少一個通孔。在一些實現中，對於光可成像玻璃，可藉由使在其中要形成該至少一個通孔的光可成像玻璃暴露於紫外光的方式形成該至少一個通孔。例如，掩膜可被用於限定光可成像玻璃暴露於紫外光的區域。光可成像玻璃可隨後暴露於提高的溫度。使光可成像玻璃的區域暴露於紫外光並且隨後使光可成像玻璃暴露於提高的溫度可導致暴露於紫外光的區域的結構及/或化學性質發生變化。作為結果，此被暴露的區域可具有比光可成像玻璃的未被暴露的區域更高的蝕刻率，從而允許使用酸(例如，氫氟酸(HF))在光可成像玻璃中蝕刻該至少一個通孔。
圖10A圖示在製程900中的此點(例如，一直到方塊902)處部分製成的MIM電容器的示意性圖式的實例。MIM電容器1000包括限定至少一個通孔1004的玻璃基板1002。在一些實現中，玻璃基板1002可限定複數個通孔。在一些實現中，通孔1004可以是透玻通孔，如圖10A中所示的。在一些其他實現中，通孔1004可以是盲通孔；亦即，通孔1004可以是不 完全穿透玻璃基板1002的通孔。
在一些實現中，尺寸1008及尺寸1010可各自為約250微米。在一些其他實現中，尺寸1008及尺寸1010可各自為約1毫米。在一些其他實現中，尺寸1008及尺寸1010可各自大於約1毫米及小於約250微米，或者在該兩個值之間。
在一些實現中，玻璃基板1002的厚度可介於約50微米到1.1毫米之間。在一些實現中，通孔1004可具有玻璃基板1002的表面上約2微米到200微米的開口。在一些實現中，通孔1004可具有至少約10比1的縱橫比(亦即，通孔的高度與通孔的寬度之比)。例如，當玻璃基板的厚度約為50微米時，透玻通孔可具有該基板的表面上約5微米或更小的開口。作為另一實例，當玻璃基板的厚度約為1.1毫米時，透玻通孔可具有該基板的表面上約110微米或更小的開口。在一些其他實現中，通孔可具有約10比1到約25比1的縱橫比。通孔1004可具有圓形橫截面、正方形橫截面、六邊形橫截面，或者任何其他形狀的橫截面。
圖11A及圖11B圖示可在玻璃基板中形成的複數個通孔的俯視圖的實例。圖11A中所示的通孔1102具有六邊形橫截面。具有六邊形橫截面的通孔可被安排在其中該等通孔比具有其他形狀的橫截面的通孔(例如，具有正方形橫截面的通孔或者具有三角形橫截面的通孔)具有更高裝填密度的圖案或陣列中，該點可用於增大MIM電容器的電容密度。在一些實現中，通孔的六邊形直徑1114或者通孔的開口(亦即，通孔在玻璃基板的表面上的主要尺寸)可以約5微米到110微 米。通孔1102之間的間隔1116可以約10微米到300微米。
圖11B圖示可在玻璃基板中形成的複數個通孔的俯視圖的另一實例。該複數個通孔1102可包括任何數目的通孔。在一些實現中，該複數個通孔可包括約2個到10000個、50000個，或90000個通孔。通孔的數目可隨通孔在玻璃基板的表面上的主要尺寸及通孔1102之間的間隔而變。另外，通孔1102的數目可隨正在形成的MIM電容器的期望電容而變。例如，一個或幾個通孔可被用於微微法拉電容器(例如，1微微法拉電容器)，而幾萬個通孔可被用於微法拉電容器(例如，65微法拉電容器)。
返回圖9，在方塊904中，在玻璃基板的表面上沉積第一電極層。第一電極層可沉積在玻璃基板的表面上，該等表面包括至少一個通孔的表面。在一些實現中，幹膜掩膜可被用於限定第一電極層沉積到其上的玻璃基板的區域。在一些實現中，可使用物理汽相沉積(PVD)製程或者化學汽相沉積(CVD)製程來沉積第一電極層。
在一些其他實現中，可使用鍍敷製程來沉積第一電極層。例如，可首先在玻璃基板的表面上沉積晶種層。在一些實現中，可使用CVD製程、原子層沉積(ALD)製程，或無電鍍敷製程來沉積晶種層。在一些實現中，晶種層可包括氮化鈦(TiN)、氮化釕鈦(Ru-TiN)、鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、Cu、鎳(Ni)、Mo或鎢(W)。在一些實現中，晶種層的厚度可為約25奈米(nm)到500nm。在沉積了晶種層之後，可使用鍍敷製程來沉積第一電極層， 其中晶種層起到鍍敷製程的成核點的作用。鍍敷製程可以是無電鍍敷製程或者是電鍍製程。例如，銅可被鍍敷到晶種層上。在一些實現中，經鍍敷的金屬可以不是與晶種層的金屬相同的金屬。在一些其他實現中，經鍍敷的金屬可以是與晶種層的金屬相同的金屬。
圖10B圖示在製程900中的此點(例如，一直到方塊904)處經部分製造的MIM電容器的示意性圖式的實例。MIM電容器1000包括玻璃基板1002及第一電極層1016。在一些實現中，第一電極層1016可包括Cu、Cu合金、Pd、Ag、Au或另一低電阻率金屬(例如，在20攝氏度(℃)下電阻率低於約13.5×10-8歐姆．米(Ω．m)的金屬)。在一些實現中，第一電極層1016的厚度可為約0.5微米到20微米。
返回圖9，在方塊906處，在第一電極層上沉積電媒體層1020。在一些實現中，可使用CVD製程或ALD製程來沉積電媒體層1020。
圖10C圖示在製程900中的此點(例如，一直到方塊906)處經部分製造的MIM電容器的示意性圖式的實例。MIM電容器1000包括玻璃基板1002、第一電極層1016，及電媒體層1020。在一些實現中，電媒體層1020可包括氧化鋯(ZrO2)、氧化鋁(Al2O3)、氧化鍶(SrO)、氧化鍶錫(STO)、氧化鈦(TiO2)、該等不同氧化物的層的組合，或其他電媒體。在一些實現中，電媒體層的厚度可以為約4nm到100nm或者約10nm到35nm。
返回圖9，在方塊908處，在電媒體層上沉積第二電 極層。在一些實現中，可如以上參照第一電極層所描述的一般使用PVD製程、CVD製程，或鍍敷製程來沉積第二電極層。在一些實現中，幹膜掩膜可被用於限定第二電極層沉積到電媒體層上的電媒體層的區域。
圖10D圖示在製程900中的此點(例如，一直到方塊908)處經部分製造的MIM電容器的示意性圖式的實例。MIM電容器1000包括玻璃基板1002、第一電極層1016、電媒體層1020及第二電極層1024。電媒體層1020可使第一電極層1016與第二電極層1024電絕緣。在一些實現中，第二電極層1024可包括Cu、Cu合金、Pd、Ag、Au或另一低電阻率金屬(例如，在20℃下電阻率低於約13.5×10-8Ω．m的金屬)。在一些實現中，第一電極層1016及第二電極層1024可包括相同的金屬。在一些實現中，第一電極層1016及第二電極層1024可包括不同的金屬。在一些實現中，第二電極層1024的厚度可以約0.5微米到50微米。在一些實現中，第一電極層1016及第二電極層1024可具有大致相同的厚度。在一些實現中，第一電極層1016及第二電極層1024可具有不同的厚度。
此完成了能夠產生電容的結構的製造製程。例如，可在MIM電容器1000的第二電極層1024與第一電極層1016之間提供電容，其中第二電極層1024及第一電極層1016藉由電媒體層1020彼此電絕緣。然而，可執行進一步的製程操作以完成MIM電容器的製造。
例如，在一些實現中，可在經部分製造的MIM電容器上沉積鈍化層。在一些實現中，可在第二電極層1024上以 及在電媒體層1020的暴露區域上沉積鈍化層。在一些實現中，可用PVD製程、CVD製程、ALD製程、旋塗製程、擠壓製程，或層壓製程來沉積鈍化層。在一些實現中，鈍化層可包括電媒體層。例如，鈍化層可包括諸如SiO2之類的氧化物，或者聚合物。在一些實現中，鈍化層的厚度可以約0.2微米到100微米。
作為另一實例，在一些其他實現中，可在第二電極層1024上沉積非氧化層。在一些實現中，非氧化層可包括TiN、Ru-TiN、Pt、Pd、Au、Mo，或W。在一些實現中，非氧化層的厚度可以約5nm到50nm。
圖9中所示的製程900可被用於製造MIM電容器，如以上所描述的。在一些實現中，然而，製程900可包括額外的製程操作。
在一些實現中，第一電極層至玻璃基板的黏合可能很差。例如，當第一電極層被鍍敷到玻璃基板上時，晶種層可能從玻璃基板剝離。作為另一實例，第一電極層可能根本沒有被鍍敷到玻璃基板的表面上。
為了改善第一電極層至玻璃基板的黏合，製程900可包括以下的額外製程操作：在沉積第一電極層之前，在玻璃基板的包括至少一個通孔的表面的表面上沉積電媒體黏合層。在一些實現中，電媒體黏合層可包括氧化物層。例如，電媒體黏合層可包括SiO2、Al2O3、ZrO2、氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鉭(TaO2)、SrO/TiO2混合物，或用其他氧化物摻雜的SiO2。
在一些實現中，可使用ALD製程來沉積電媒體黏合層。ALD是用亦被稱為前驅體的一或多個化學反應物來執行的薄膜沉積技術。ALD基於順序的、受自身制約的表面反應。前驅體可在氣態下被順序地導入反應室，該等前驅體在該反應室中接觸工件(亦即，要被塗敷的表面)。例如，當第一前驅體被導入反應室時，該第一前驅體可被吸附到表面上。隨後，當第二前驅體被導入反應室時，第一前驅體可在該表面處與第二前驅體反應。藉由重複地使表面暴露於該等前驅體的交替的順序脈衝，可沉積電媒體材料的薄膜。ALD製程亦包括在其中使表面暴露於單個前驅體的順序脈衝的製程，此可在該表面上沉積電媒體材料的薄膜。ALD製程一般形成保形層，即如實地遵循下層表面的輪廓的層。因為ALD前驅體是以氣態導入反應室的並且不取決於被電漿啟動，而且因為ALD製程反應速率是表面受限的，所以可在反應室中可由氣態前驅體通達並且適於沉積的所有表面上沉積該薄膜。
例如，在一些實現中，可經由將三甲基鋁(TMA)用作鋁前驅體氣體並且將水(H2O)或臭氧(O3)中的至少一者用作氧氣前驅體氣體的方式來沉積Al2O3電媒體黏合層。其他合適的前驅體氣體亦是可用的。例如，其他合適的鋁前驅體氣體包括三異丁基鋁(TIBAL)、三乙基/甲基鋁(TEA/TMA)及氫化二甲基鋁(DMAH)。
在一些實現中，電媒體黏合層的厚度可以為約5nm到20nm，或者約5nm。在一些實現中，可用約100個ALD製程循環來達成沉積約5nm厚的電媒體黏合層。
在一些實現中，可使用PVD製程、CVD製程，或鍍敷製程在電媒體黏合層上沉積第一電極層。在一些其他實現中，在將第一電極層沉積到電媒體黏合層之前，可處理電媒體黏合層。在一些實現中，可藉由使電媒體黏合層與硫酸(H2SO4)溶液接觸來處理該電媒體黏合層。例如，H2SO4溶液可包含約15%的硫酸並且具有約5到8.2的pH。該硫酸溶液可使電媒體黏合層化學啟動，以使得例如銅可被鍍敷到電媒體黏合層。
儘管參照第一電極層至玻璃基板的黏合描述了電媒體黏合層，但是電媒體黏合層亦可改善作為在玻璃基板上製造的電子電路的一部分的任何金屬層的黏合。
圖9中所示的製程900亦可包括在第一電極層上沉積非氧化層的額外製程操作。在一些實現中，非氧化層可包括TiN、Ru-TiN、Pt、Pd、Au、Mo，或W。在一些實現中，非氧化層的厚度可以約5nm到50nm。
如圖10D中所示，第二電極層1024可基本上填滿通孔。然而，在一些實現中，第二電極層可以不基本上填滿通孔。例如，取代第二電極層基本上填滿通孔，在通孔中可以有空心區域或空隙。亦即，可用第二電極層的限定通孔內的空心區域的保形層來覆蓋通孔的表面。在一些其他實現中，取代第二電極層1024基本上填滿通孔，可用沉積到第二電極層1024上的電媒體材料來填充通孔。然而，當MIM電容器在工作時，用電媒體材料來填充通孔可能會添加寄生電容。
在一些實現中，本文中所描述的設備可充當仲介體。仲介體可用於使第一電子元件與第二電子元件電連接。例如，仲介體可使積體電路電連接至印刷電路板。當玻璃基板充當仲介體時，玻璃基板上的MIM電容器可充當解耦電容器。解耦電容器可用於使電子電路的一個部分與另一部分解耦。解耦電容器可被配置為電子電路的該兩個部分之間的分流器，以使得可減少由電子電路的第一部分產生的電子雜訊對電子電路的第二部分的影響。
圖12圖示圖示用於玻璃仲介體的製造製程的流程圖的實例。圖13A至圖13F圖示對製造製程中的各個階段處的玻璃仲介體的示意性圖式的實例。圖13A至圖13F中的每一個圖示玻璃仲介體的俯視示意性圖式及玻璃仲介體經由俯視示意性圖式中的線1-1的橫截面示意性圖式兩者的實例。圖12中所示的製程1200的一些實現可以類似於製程900的一些實現。然而，在製程1200中，可以在玻璃基板中形成透玻通孔，該等透玻通孔可充當電子元件的互連。圖13G圖示將第一電子元件電連接至第二電子元件的玻璃仲介體的橫截面示意性圖式的實例。另外，在製程1200中，同時形成兩個MIM電容器。利用製程900及製程1200，可同時製造兩個、三個，或更多個MIM電容器。在圖12所示的製程1200中，包括掩膜及蝕刻製程在內的圖案化技術可被用於在製造製程中限定玻璃仲介體的不同組件的形狀。以下進一步描述製程1200。
在製程1200的方塊1202處，在玻璃基板中形成至少一個通孔及至少一個透玻通孔。在一些實現中，玻璃基板 可包括顯示器玻璃、矽酸硼玻璃，或光可成像玻璃。取決於玻璃基板的玻璃，不同的製程可被用於在玻璃基板中形成該至少一個通孔及該至少一個透玻通孔，如參照製程900的方塊902所描述的。在一些實現中，形成該至少一個通孔及該至少一個透玻通孔可基本上同時執行。
圖13A圖示在製程1200中的此點(例如，一直到方塊1202)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括限定至少一個通孔1304及至少一個透玻通孔1306的玻璃基板1302。在一些實現中，玻璃基板1302可限定複數個通孔及複數個透玻通孔。該至少一個通孔1304可成為形成MIM電容器的結構的一部分，並且該至少一個透玻通孔1306可成為用於使兩個電子元件電連接的結構的一部分。
在一些實現中，玻璃基板1302的厚度可為約50微米到1.1毫米。在一些實現中，通孔1304可限定玻璃基板1302的表面上約2微米到200微米的開口。在一些實現中，通孔1304可具有至少約10比1的縱橫比(亦即，通孔的高度與通孔的寬度之比)。在一些實現中，透玻通孔1306可具有玻璃基板1302的表面上約80微米到300微米的開口。通孔1304及透玻通孔1306可具有圓形橫截面、正方形橫截面、六邊形橫截面，或者任何其他形狀的橫截面。例如，在一些實現中，當基板限定複數個通孔時，該等通孔可具有六邊形橫截面，如參照圖11A及圖11B所描述的。
返回圖12，在方塊1204中，在玻璃基板的表面上 沉積第一電極層。第一電極層可沉積在玻璃基板的表面上，該等表面包括至少一個通孔的表面。在一些實現中，可如以上參照製程900中的方塊904所描述的一般使用PVD製程、CVD製程，或鍍敷製程來沉積第一電極層。在一些實現中，幹膜掩膜可被用於限定第一電極層沉積到玻璃基板上的玻璃基板的區域。
圖13B圖示在製程1200中的此點(例如，一直到方塊1204)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括玻璃基板1302、形成第一MIM電容器1317的電極的第一電極層1316及形成第二MIM電容器1319的電極的第一電極層1318。在一些實現中，第一電極層可包括Cu、Cu合金、Pd、Ag、Au，或另一低電阻率金屬。在一些實現中，第一電極層的厚度可以約0.5微米到20微米。
返回圖12，在方塊1206處，在第一電極層上沉積電媒體層。在一些實現中，可使用CVD製程或ALD製程來沉積電媒體層。
圖13C圖示在製程1200中的此點(例如，一直到方塊1206)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括玻璃基板1302、第一電極層1316及第一電極層1318及電媒體層1320。在一些實現中，電媒體層可包括ZrO2、Al2O3、SrO、STO、TiO2、該等不同氧化物的層的組合，或其他電媒體。在一些實現中，電媒體層的厚度可以為約4nm到100nm或者約10nm到35nm。
返回圖12，在方塊1208處，在電媒體層上沉積第 二電極層。在一些實現中，可如以上參照第一電極層所描述的一般使用PVD製程、CVD製程，或鍍敷製程來沉積第二電極層。在一些實現中，幹膜掩膜可被用於限定第二電極層沉積到電媒體層上的電媒體層的區域。
圖13D圖示在製程1200中的此點(例如，一直到方塊1208)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括玻璃基板1302、第一電極層1316及第一電極層1318、電媒體層1320及第二電極層1326、1328及1330。第二電極層1326可形成第一MIM電容器1317的電極，並且第二電極層1328可形成第二MIM電容器1319的電極。第二電極層1330可形成與玻璃仲介體1300的透玻通孔1306相關聯的互連。電媒體層1320可使第一MIM電容器1317的第一電極層1316與第二電極層1326電絕緣。類似地，電媒體層1320可使第二MIM電容器1319的第一電極層1318與第二電極層1328電絕緣。在一些實現中，第二電極層1326及第二電極層1328可包括Cu、Cu合金、Pd、Ag、Au，或另一低電阻率金屬。在一些實現中，第二電極層1326及第二電極層1328的厚度可以約0.5微米到50微米。
返回圖12，在方塊1210處，沉積鈍化層。在一些實現中，可用PVD製程、CVD製程、ALD製程、旋塗製程、擠壓製程，或層壓製程來沉積鈍化層。在一些實現中，鈍化層可包括電媒體層。例如，鈍化層可包括諸如SiO2之類的氧化物，或者聚合物。在一些實現中，鈍化層的厚度可以約0.2微米到100微米。
圖13E圖示在製程1200中的此點(例如，一直到方塊1210)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括玻璃基板1302、第一電極層1316及第一電極層1318、電媒體層1320、第二電極層1326、1328及1330及鈍化層1336。第一電極層1316及第一電極層1318及第二電極層1326、1328及1330的一些區域可以不用鈍化層1336來覆蓋，以使得可用電極層來製作電觸點。例如，參見圖13E中所示的區域1338。
返回圖12，在方塊1212處，在鈍化層上鍍敷互連焊盤。互連焊盤可被用於使用第一電極層1316及第一電極層1318及第二電極層1326、1328及1330中未用鈍化層1336覆蓋的區域來向第一電極層1316及第一電極層1318及第二電極層1326、1328及1330提供電觸點。
在鍍敷製程中，可在經部分製造的玻璃仲介體的表面上沉積晶種層。在一些實現中，可使用CVD製程、ALD製程，或無電鍍敷製程來沉積晶種層。在一些實現中，晶種層可包括TiN、Ru-TiN、Pt、Pd、Au、Ag、Cu、Ni、Mo，或W。在一些實現中，晶種層的厚度可以約25nm到500nm。在一些實現中，在沉積了晶種層之後，幹膜掩膜可被用於限定經部分製造的玻璃仲介體中互連焊盤被鍍敷到該玻璃仲介體上的區域。隨後，可鍍敷互連焊盤，其中晶種層起到鍍敷製程的成核點的作用。鍍敷製程可以是無電鍍敷製程或者是電鍍製程。例如，Cu-Ni-Al合金可被鍍敷到晶種層上。在一些實現中，經鍍敷的金屬可以不是與晶種層的金屬相同的金屬。 在一些其他實現中，經鍍敷的金屬可以是與晶種層的金屬相同的金屬。
圖13F圖示在製程1200中的此點(例如，一直到方塊1212)處經部分製造的玻璃仲介體的示意性圖式的實例。玻璃仲介體1300包括玻璃基板1302、第一電極層1316及第一電極層1318、電媒體層1320、第二電極層1326、1328及1330、鈍化層1336及互連焊盤1340。第一電極層1316及第一電極層1318以及第二電極層1326、1328及1330中沒有用鈍化層1336覆蓋的所有區域可包括相關聯的互連焊盤。
圖13G圖示將第一電子元件1352電連接至第二電子元件1354的玻璃仲介體1300的橫截面示意性圖式的實例。例如，第一電子元件1352可以是積體電路或者矽晶粒，並且第二電子元件1354可以是印刷電路板、有機基板，或陶瓷基板。在一些實現中，第一電子元件1352可包括兩個或兩個以上矽晶粒。合適的焊接冶金術的焊球1356可被用於例如使第一電子元件1352電連接至玻璃仲介體1300的互連焊盤1340。類似地，焊球可被用於使玻璃仲介體1300的其他互連焊盤連接至第一電子元件1352及第二電子元件1354。在一些其他實現中，穿透玻璃基板的Cu柱或桿可使第一電子元件1352電連接至第二電子元件1354。
本文中所揭示的MIM電容器的額外配置亦是可能的。例如，額外的電極層及電媒體層可被添加至本文中所揭示的MIM電容器以進一步增大電容器的電容密度。將一個額外電媒體層及一個額外電極層添加至MIM電容器可例如形成 MIMIM電容器。與類似大小的MIM電容器相比，MIMIM電容器可具有兩倍電容密度。
另外，分別在圖9及圖12中圖示的製程900及製程1200的操作可被組合及/或重新安排以形成本文中所揭示的MIM電容器或其他電容器中的任何一個電容器。例如，為了製造MIMIM電容器，可執行附加的金屬沉積及電媒體沉積操作以在MIMIM電容器中形成額外的電極及電媒體層。
圖14A及圖14B圖示圖示包括複數個干涉量測調變器的顯示裝置40的系統方塊圖的實例。顯示裝置40可以是例如智慧型電話、蜂巢或行動電話。然而，顯示裝置40的相同組件或顯示裝置40的稍有變動的變體亦圖示諸如電視、平板電腦、電子閱讀器、掌上型裝置及可攜式媒體播放機等各種類型的顯示裝置。
顯示裝置40包括外殼41、顯示器30、天線43、揚聲器45、輸入裝置48及話筒46。外殼41可由各種各樣的製造製程(包括注模及真空成形)中的任何製造製程來形成。另外，外殼41可由各種各樣的材料中的任何材料製成，包括但不限於：塑膠、金屬、玻璃、橡膠，及陶瓷，或前述各者之組合。外殼41可包括可拆卸部分(未圖示)，可拆卸部分可與具有不同顏色，或包含不同徽標、圖片或符號的其他可拆卸部分互換。
顯示器30可以是各種各樣的顯示器中的任何顯示器，包括雙穩態顯示器或類比顯示器，如本文中所描述的。顯示器30亦可配置成包括平板顯示器(諸如，電漿、EL、 OLED、STN LCD或TFT LCD)，或非平板顯示器(諸如，CRT或其他電子管裝置)。另外，顯示器30可包括干涉量測調變器顯示器，如本文中所描述的。
在圖14B中示意性地圖示顯示裝置40的組件。顯示裝置40包括外殼41，並且可包括被至少部分地包封於外殼41中的額外元件。例如，顯示裝置40包括網路介面27，該網路介面27包括耦合至收發器47的天線43。收發器47連接至處理器21，該處理器21連接至調節硬體52。調節硬體52可配置成調節訊號(例如，對訊號濾波)。調節硬體52連接至揚聲器45及話筒46。處理器21亦連接至輸入裝置48及驅動器控制器29。驅動器控制器29耦合至訊框緩衝器28並且耦合至陣列驅動器22，該陣列驅動器22進而耦合至顯示陣列30。在一些實現中，電源50可向特定顯示裝置40設計中的幾乎所有元件提供電力。
網路介面27包括天線43及收發器47，從而顯示裝置40可在網路上與一或多個裝置通訊。網路介面27亦可具有一些處理能力以減輕例如對處理器21的資料處理要求。天線43可發射及接收訊號。在一些實現中，天線43根據IEEE 16.11標準(包括IEEE 16.11(a)、(b)或(g))或IEEE 802.11標準(包括IEEE 802.11a、b、g、n)及該等標準的進一步實現來發射及接收RF訊號。在一些其他實現中，天線43根據藍芽標準來發射及接收RF訊號。在蜂巢式電話的情形中，天線43設計成接收分碼多工存取(CDMA)、分頻多工存取(FDMA)、分時多工存取(TDMA)、行動通訊全球系統 (GSM)、GSM/通用封包無線電服務(GPRS)、增強型資料GSM環境(EDGE)、地面集群無線電(TETRA)、寬頻CDMA(W-CDMA)、進化資料最佳化(EV-DO)、1xEV-DO、EV-DO修訂版A、EV-DO修訂版B、高速封包存取(HSPA)、高速下行鏈路封包存取(HSDPA)、高速上行鏈路封包存取(HSUPA)、進化高速封包存取(HSPA+)、長期進化(LTE)、AMPS，或用於在無線網路(諸如，利用3G或4G技術的系統)內通訊的其他已知訊號。收發器47可預處理從天線43接收的訊號，以使得該等訊號可由處理器21接收並進一步操縱。收發器47亦可處理從處理器21接收的訊號，以使得可從顯示裝置40經由天線43發射該等訊號。
在一些實現中，收發器47可由接收器代替。另外，在一些實現中，網路介面27可由圖像源代替，該圖像源可儲存或產生要發送給處理器21的圖像資料。處理器21可控制顯示裝置40的整體操作。處理器21接收資料(諸如來自網路介面27或圖像源的經壓縮圖像資料)，並將該資料處理成原始圖像資料或容易被處理成原始圖像資料的格式。處理器21可將經處理資料發送給驅動器控制器29或發送給訊框緩衝器28以進行儲存。原始資料通常是指標識圖像內每個位置處的圖像特性的資訊。例如，此類圖像特性可包括色彩、飽和度及灰度級。
處理器21可包括微控制器、CPU，或用於控制顯示裝置40的操作的邏輯單元。調節硬體52可包括用於將訊號傳送至揚聲器45及用於從話筒46接收訊號的放大器及濾波 器。調節硬體52可以是顯示裝置40內的個別元件，或者可被納入在處理器21或其他元件內。
驅動器控制器29可直接從處理器21或者可從訊框緩衝器28取由處理器21產生的原始圖像資料，並且可適當地重新格式化該原始圖像資料以用於向陣列驅動器22高速傳輸。在一些實現中，驅動器控制器29可將原始圖像資料重新格式化成具有類光柵格式的資料流，以使得該圖像資料具有適合跨顯示陣列30進行掃瞄的時間次序。隨後，驅動器控制器29將經格式化的資訊發送至陣列驅動器22。儘管驅動器控制器29(諸如，LCD控制器)往往作為自立的積體電路(IC)來與系統處理器21相關聯，但此類控制器可用許多方式來實現。例如，控制器可作為硬體嵌入在處理器21中、作為軟體嵌入在處理器21中，或以硬體形式完全與陣列驅動器22整合在一起。
陣列驅動器22可從驅動器控制器29接收經格式化的資訊並且可將視訊資料重新格式化成一組並行波形，該等波形被每秒許多次地施加至來自顯示器的x-y圖元矩陣的數百條且有時是數千條(或更多)引線。
在一些實現中，驅動器控制器29、陣列驅動器22及顯示陣列30適用於本文中所描述的任何類型的顯示器。例如，驅動器控制器29可以是習知顯示器控制器或雙穩態顯示器控制器(諸如，IMOD控制器)。另外，陣列驅動器22可以是習知驅動器或雙穩態顯示器驅動器(諸如，IMOD顯示器驅動器)。此外，顯示陣列30可以是習知顯示陣列或雙穩態 顯示陣列(諸如，包括IMOD陣列的顯示器)。在一些實現中，驅動器控制器29可與陣列驅動器22整合在一起。此類實現在高度整合的系統中可能是有用的，該等系統例如有行動電話、可攜式電子裝置、手錶或小面積顯示器。
在一些實現中，輸入裝置48可配置成允許例如使用者控制顯示裝置40的操作。輸入裝置48可包括按鍵板(諸如，QWERTY鍵盤或電話按鍵板)、按鈕、開關、搖桿、觸敏螢幕、與顯示陣列30相整合的觸敏螢幕，或者壓敏或熱敏膜。話筒46可配置成作為顯示裝置40的輸入裝置。在一些實現中，可使用經由話筒46的語音命令來控制顯示裝置40的操作。
電源50可包括各種能量儲存裝置。例如，電源50可以是可再充電電池，諸如鎳鎘電池或鋰離子電池。在使用可再充電電池的實現中，該可再充電電池可以是可使用例如來自牆壁插座或光致電壓裝置或陣列的電力來充電的。替換地，該可再充電電池可以是可無線地充電的。電源50亦可以是可再生能源、電容器或太陽能電池，包括塑膠太陽能電池或太陽能電池塗料。電源50亦可配置成從牆上插座接收功率。
在一些實現中，控制可程式設計性常駐在驅動器控制器29中，驅動器控制器29可位於電子顯示系統中的若干個地方。在一些其他實現中，控制可程式設計性常駐在陣列驅動器22中。上述最佳化可以用任何數目的硬體及/或軟體元件並在各種配置中實現。
結合本文中所揭示的實現來描述的各種說明性邏 輯、邏輯區塊、模組、電路及演算法步驟可實現為電子硬體、電腦軟體，或該兩者的組合。硬體與軟體的此種可互換性已以硬體與軟體的功能性的形式作了一般化描述，並在上文描述的各種說明性元件、方塊、模組、電路，及步驟中作瞭圖示。此類功能性是以硬體還是軟體來實現取決於具體應用及加諸於整體系統的設計約束。
用於實現結合本文中所揭示的態樣描述的各種說明性邏輯、邏輯區塊、模組及電路的硬體及資料處理設備可用通用單晶片或多晶片處理器、數位訊號處理器(DSP)、特殊應用積體電路(ASIC)、現場可程式設計閘陣列(FPGA)或其他可程式設計邏輯裝置、個別閘門或電晶體邏輯、個別的硬體元件，或前述各者設計成執行本文中描述的功能的任何組合來實現或執行。通用處理器可以是微處理器，或者是任何習知的處理器、控制器、微控制器，或狀態機。處理器亦可以被實現為計算裝置的組合，諸如DSP與微處理器的組合、複數個微處理器、與DSP核心協調的一或多個微處理器，或任何其他此類配置。在一些實現中，特定步驟及方法可由專門針對給定功能的電路系統來執行。
在一或多個態樣，所描述的功能可以用硬體、數位電子電路系統、電腦軟體、韌體(包括本說明書中所揭示的結構及該等結構的結構均等物)或前述各者之任何組合來實現。本說明書中所描述的標的的實現亦可實現為一或多個電腦程式，亦即，編碼在電腦儲存媒體上以供資料處理設備執行或用於控制資料處理設備的操作的電腦程式指令的一或多 個模組。
對本案中描述的實現的各種改動對於本領域技藝人士可能是明顯的，並且本文中所定義的普適原理可應用於其他實現而不會脫離本案的精神或範圍。由此，請求項並非意欲被限定於本文中圖示的實現，而是應被授予與本案、本文中所揭示的原理及新穎性特徵一致的最廣義的範圍。本文中專門使用詞語「示例性」來表示「用作實例、例子或圖式」。本文中描述為「示例性」的任何實現不必然被解釋為優於或勝過其他可能性或實現。另外，本領域一般技藝人士將容易領會，術語「上」及「下/低」有時是為了便於描述附圖而使用的，且指示與取向正確的頁面上的附圖取向相對應的相對位置，且可能並不反映如所實現的IMOD的真正取向。
本說明書中在分開實現的上下文中描述的某些特徵亦可組合地實現在單個實現中。相反，在單個實現的上下文中描述的各種特徵亦可分開地或以任何合適的子群組合實現在多個實現中。此外，儘管諸特徵在上文可能被描述為以某些組合的方式起作用且甚至最初是如此主張的，但來自所主張的組合的一或多個特徵在一些情形中可從該組合被切除，且所主張的組合可以針對子群組合，或子群組合的變體。
類似地，儘管在附圖中以特定次序圖示了諸操作，但本領域一般技藝人士將容易認識到此類操作無需以所示的特定次序或按順序次序來執行、亦無需要執行所有所圖示的操作才能達成期望的結果。此外，附圖可能以流程圖的形式示意性地圖示一或多個實例製程。然而，未圖示的其他操作 可被納入示意性地圖示的實例製程中。例如，可在任何所圖示操作之前、之後、同時或之間執行一或多個額外操作。在某些環境中，多工處理及並行處理可能是有利的。此外，上文所描述的實現中的各種系統元件的分開不應被理解為在所有實現中皆要求此類分開，並且應當理解，所描述的程式元件及系統一般可以一起整合在單個軟體產品中或封裝成多個軟體產品。另外，其他實現亦落在所附申請專利範圍的範圍內。在一些情形中，請求項中敘述的動作可按不同次序來執行並且仍達成期望的結果。
1000‧‧‧MIM電容器
1002‧‧‧玻璃基板
1016‧‧‧第一電極層
1020‧‧‧電媒體層
1024‧‧‧第二電極層

Claims (31)

  1. 一種設備，包括：一玻璃基板，該玻璃基板限定該玻璃基板中的至少一個第一通孔；佈置在該玻璃基板的表面上的一第一電極層，該等表面包括該至少一個第一通孔的表面；佈置在該第一電極層上的一電媒體層；及佈置在該電媒體層上的一第二電極層，其中該電媒體層使該第一電極層與該第二電極層電絕緣。
  2. 如請求項1述及之設備，進一步包括：佈置在該玻璃基板的包括該至少一個第一通孔的該等表面的該等表面上的一電媒體黏合層，其中該第一電極層佈置在該電媒體黏合層上。
  3. 如請求項2述及之設備，其中該電媒體黏合層包括一氧化物。
  4. 如請求項1述及之設備，其中該玻璃基板包括一光可成像玻璃。
  5. 如請求項1述及之設備，其中該玻璃基板的厚度為約50微米到1.1毫米。
  6. 如請求項1述及之設備，其中該至少一個第一通孔限定該玻璃基板的一表面上約2微米到200微米的一開口。
  7. 如請求項1述及之設備，其中該玻璃基板限定複數個通孔。
  8. 如請求項7述及之設備，其中該複數個通孔之每一者通孔具有一六邊形橫截面。
  9. 如請求項1述及之設備，其中該第一電極層及該第二電極層包括銅。
  10. 如請求項1述及之設備，其中該第一電極層、該電媒體層及該第二電極層形成一電容器，該電容器具有至少每平方毫米約200納法拉的一電容密度。
  11. 如請求項1述及之設備，其中該玻璃基板中的該至少一個第一通孔是一透玻通孔。
  12. 如請求項1述及之設備，其中該玻璃基板中的該至少一個第一通孔是一盲通孔。
  13. 如請求項1述及之設備，其中該玻璃基板進一步限定該玻璃基板中的至少一個第二透玻通孔。
  14. 如請求項13述及之設備，進一步包括：覆蓋該至少一個第二透玻通孔的一表面的一導電材料，該導電材料使該玻璃基板上面的一第一電子元件電連接至該玻璃基板下面的一第二電子元件。
  15. 如請求項14述及之設備，進一步包括：該第一電子元件與該第二電子元件之間的一仲介體，該仲介體包括該玻璃基板並且包括該第一電極層及該第二電極層中的至少一者。
  16. 如請求項1述及之設備，進一步包括：佈置在該第二電極層上的一第二電媒體層；及佈置在該第二電媒體層上的一第三電極層，其中該第二電媒體層使該第二電極層與該第三電極層電絕緣。
  17. 一種包括請求項1述及之設備的系統，該系統進一步包括：一顯示器；配置成與該顯示器通訊的一處理器，該處理器被配置成處理圖像資料；及一記憶體裝置，配置成與該處理器通訊。
  18. 如請求項17述及之系統，進一步包括： 一驅動器電路，該驅動器電路被配置成將至少一個訊號發送給該顯示器；及一控制器，配置成將該圖像資料的至少一部分發送給該驅動器電路。
  19. 如請求項17述及之系統，進一步包括：一圖像源模組，配置成將該圖像資料發送給該處理器。
  20. 如請求項19述及之系統，其中該圖像源模組包括接收器、收發器及發射器中的至少一者。
  21. 如請求項17述及之系統，進一步包括：一輸入裝置，配置成接收輸入資料並將該輸入資料傳達給該處理器。
  22. 一種設備，包括：一玻璃基板，該玻璃基板限定該玻璃基板中的至少一個通孔；佈置在該玻璃基板的表面上的一第一電極層，該等表面包括該至少一個通孔的表面；一第二電極層；及用於使該第一電極層與該第二電極層電絕緣的手段。
  23. 如請求項22述及之設備，進一步包括： 用於改善該第一電極層至該玻璃基板的該等表面的黏合的手段。
  24. 如請求項22述及之設備，其中該玻璃基板進一步包括用於使該玻璃基板上面的一第一電子元件電連接至該玻璃基板下面的一第二電子元件的手段。
  25. 一種方法，包括以下步驟：在一玻璃基板中形成至少一個通孔；在該玻璃基板的表面上沉積一第一電極層，該等表面包括該至少一個通孔的表面；在該第一電極層上沉積一電媒體層；及在該電媒體層上沉積一第二電極層。
  26. 如請求項25述及之方法，進一步包括以下步驟：在該玻璃基板的包括該至少一個通孔的該等表面的該等表面上沉積一電媒體黏合層，其中該第一電極層沉積在該電媒體黏合層上。
  27. 如請求項26述及之方法，其中該電媒體黏合層是使用一原子層沉積製程來沉積的。
  28. 如請求項25述及之方法，其中該玻璃基板包括一光可成像玻璃，並且其中在該光可成像的玻璃基板中形成該至少一 個通孔之步驟包括以下步驟：使該光可成像的玻璃基板的在其中要形成該至少一個通孔的一區域暴露於紫外光；使該光可成像的玻璃基板暴露於一提高的溫度下；及用一酸來蝕刻該光可成像的玻璃基板中的該至少一個通孔。
  29. 如請求項25述及之方法，其中在該玻璃基板中形成該至少一個通孔之步驟包括一噴砂製程或一鐳射燒蝕製程中的至少一者。
  30. 如請求項25述及之方法，其中沉積該第一電極層及沉積該第二電極層中的每一者之步驟均包括以下步驟：用一化學汽相沉積製程、一原子層沉積製程，及一無電鍍敷製程中的至少一者來沉積一晶種層；及在該晶種層上鍍敷一金屬。
  31. 如請求項25述及之方法，進一步包括以下步驟：在該玻璃基板中形成至少一個透玻通孔，其中形成該至少一個通孔及該至少一個透玻通孔之步驟是基本上同時執行的。
TW102114370A 2012-04-24 2013-04-23 玻璃基板上之金屬－絕緣體－金屬電容器 TW201401343A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/454,978 US8896521B2 (en) 2012-04-24 2012-04-24 Metal-insulator-metal capacitors on glass substrates

Publications (1)

Publication Number Publication Date
TW201401343A true TW201401343A (zh) 2014-01-01

Family

ID=48407796

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102114370A TW201401343A (zh) 2012-04-24 2013-04-23 玻璃基板上之金屬－絕緣體－金屬電容器

Country Status (3)

Country Link
US (2) US8896521B2 (zh)
TW (1) TW201401343A (zh)
WO (1) WO2013163065A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705745B (zh) * 2019-08-23 2020-09-21 欣興電子股份有限公司 基板結構及其製作方法
US11201123B2 (en) 2018-12-12 2021-12-14 Unimicron Technology Corp. Substrate structure and manufacturing method thereof
TWI757931B (zh) * 2016-02-29 2022-03-11 瑞典商斯莫勒科技公司 奈米結構能量儲存裝置以及電子裝置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US20140144681A1 (en) * 2012-11-27 2014-05-29 Qualcomm Mems Technologies, Inc. Adhesive metal nitride on glass and related methods
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP2015106106A (ja) * 2013-12-02 2015-06-08 セイコーエプソン株式会社 電子デバイスおよび電子機器
US9548350B2 (en) * 2014-02-10 2017-01-17 Qualcomm Incorporated High quality factor capacitors and methods for fabricating high quality factor capacitors
US20160020270A1 (en) * 2014-02-11 2016-01-21 SK Hynix Inc. Metal-insulator-metal capacitor, electronic device including the same, and method of fabricating the same
JP6574207B2 (ja) 2014-05-05 2019-09-11 スリーディー グラス ソリューションズ，インク３Ｄ Ｇｌａｓｓ Ｓｏｌｕｔｉｏｎｓ，Ｉｎｃ 光活性基板を製造する、２ｄ及び３ｄインダクタ、アンテナ、並びにトランス
JP6263093B2 (ja) * 2014-06-25 2018-01-17 ルネサスエレクトロニクス株式会社 半導体装置
US9893048B2 (en) 2015-09-14 2018-02-13 Qualcomm Incorporated Passive-on-glass (POG) device and method
US10212496B2 (en) 2015-10-28 2019-02-19 Ciena Corporation High port count switching module, apparatus, and method
KR20180134868A (ko) 2016-02-25 2018-12-19 3디 글래스 솔루션즈 인코포레이티드 3d 커패시터 및 커패시터 어레이 제작용 광활성 기재
WO2017177171A1 (en) 2016-04-08 2017-10-12 3D Glass Solutions, Inc. Methods of fabricating photosensitive substrates suitable for optical coupler
US10141353B2 (en) 2016-05-20 2018-11-27 Qualcomm Incorporated Passive components implemented on a plurality of stacked insulators
CN107960004A (zh) * 2016-10-14 2018-04-24 鹏鼎控股(深圳)股份有限公司 可伸缩电路板及其制作方法
JP6977308B2 (ja) * 2017-04-28 2021-12-08 Ａｇｃ株式会社 ガラス基板およびガラス基板の製造方法
KR102420212B1 (ko) 2017-04-28 2022-07-13 3디 글래스 솔루션즈 인코포레이티드 Ｒｆ 서큘레이터
AU2018297035B2 (en) 2017-07-07 2021-02-25 3D Glass Solutions, Inc. 2D and 3D RF lumped element devices for RF system in a package photoactive glass substrates
CA3084818C (en) 2017-12-15 2023-01-17 3D Glass Solutions, Inc. Coupled transmission line resonate rf filter
WO2019136024A1 (en) 2018-01-04 2019-07-11 3D Glass Solutions, Inc. Impedance matching conductive structure for high efficiency rf circuits
WO2019171470A1 (ja) 2018-03-06 2019-09-12 株式会社 東芝 コンデンサ及びその製造方法
KR102145746B1 (ko) * 2018-04-10 2020-08-19 3디 글래스 솔루션즈 인코포레이티드 Rf 집적형 전력 조절 커패시터
KR102475010B1 (ko) 2018-05-29 2022-12-07 3디 글래스 솔루션즈 인코포레이티드 저 삽입 손실 rf 전송 라인
CN108899344B (zh) 2018-06-29 2021-02-09 京东方科技集团股份有限公司 一种oled显示面板、其驱动方法及显示装置
EP3853944B1 (en) 2018-09-17 2023-08-02 3D Glass Solutions, Inc. High efficiency compact slotted antenna with a ground plane
AU2019416327B2 (en) 2018-12-28 2021-12-09 3D Glass Solutions, Inc. Annular capacitor RF, microwave and MM wave systems
KR102642603B1 (ko) 2018-12-28 2024-03-05 3디 글래스 솔루션즈 인코포레이티드 광활성 유리 기판들에서 ｒｆ, 마이크로파, 및 ｍｍ 파 시스템들을 위한 이종 통합
US11962057B2 (en) 2019-04-05 2024-04-16 3D Glass Solutions, Inc. Glass based empty substrate integrated waveguide devices
EP3948954B1 (en) 2019-04-18 2023-06-14 3D Glass Solutions, Inc. High efficiency die dicing and release
WO2020235175A1 (ja) * 2019-05-21 2020-11-26 株式会社村田製作所 キャパシタ
CA3177603C (en) 2020-04-17 2024-01-09 3D Glass Solutions, Inc. Broadband induction
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3926763A (en) * 1972-11-30 1975-12-16 Ibm Method for fabricating a gas discharge panel structure
US6246440B1 (en) 1998-05-14 2001-06-12 Matsushita Electric Industrial Co., Ltd. Circuit for generating a reference signal
US6303423B1 (en) 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
JP2000340769A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp キャパシタの電極構造
CA2293521A1 (en) 1999-12-29 2001-06-29 Phil Campbell Asynchronous payload mapping using direct phase transfer
US7078308B2 (en) 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US6528366B1 (en) 2001-03-01 2003-03-04 Taiwan Semiconductor Manufacturing Company Fabrication methods of vertical metal-insulator-metal (MIM) capacitor for advanced embedded DRAM applications
US6525922B2 (en) 2000-12-29 2003-02-25 Intel Corporation High performance via capacitor and method for manufacturing same
US6362012B1 (en) 2001-03-05 2002-03-26 Taiwan Semiconductor Manufacturing Company Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications
US7129580B1 (en) 2001-04-17 2006-10-31 Genus, Inc. Methods and procedures for engineering of composite conductive films by atomic layer deposition
KR100531419B1 (ko) 2001-06-12 2005-11-28 주식회사 하이닉스반도체 반도체소자 및 그의 제조방법
JP4894987B2 (ja) * 2001-06-29 2012-03-14 三洋電機株式会社 表示用パネルの製造方法
US6563885B1 (en) 2001-10-24 2003-05-13 Texas Instruments Incorporated Decimated noise estimation and/or beamforming for wireless communications
US6824816B2 (en) * 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
US20040081131A1 (en) 2002-10-25 2004-04-29 Walton Jay Rod OFDM communication system with multiple OFDM symbol sizes
US7358146B2 (en) 2003-06-24 2008-04-15 Micron Technology, Inc. Method of forming a capacitor
US7062414B2 (en) 2003-07-18 2006-06-13 Metrotech Corporation Method and apparatus for digital detection of electromagnetic signal strength and signal direction in metallic pipes and cables
WO2005025167A1 (ja) 2003-09-05 2005-03-17 Fujitsu Limited オフセット補償装置
KR100572828B1 (ko) 2003-12-31 2006-04-24 동부아남반도체 주식회사 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법
EP1779173A1 (en) 2004-07-29 2007-05-02 Idc, Llc System and method for micro-electromechanical operating of an interferometric modulator
US7423346B2 (en) 2004-09-09 2008-09-09 Megica Corporation Post passivation interconnection process and structures
US7539253B2 (en) 2004-09-10 2009-05-26 Intel Corporation Interpolation in channel state feedback
US7564914B2 (en) 2004-12-14 2009-07-21 Broadcom Corporation Method and system for frame formats for MIMO channel measurement exchange
US7822128B2 (en) 2004-12-03 2010-10-26 Intel Corporation Multiple antenna multicarrier transmitter and method for adaptive beamforming with transmit-power normalization
US7639749B2 (en) 2004-12-14 2009-12-29 Ittiam Systems (P) Ltd. System and method for improving the performance of OFDM systems
US9154211B2 (en) 2005-03-11 2015-10-06 Qualcomm Incorporated Systems and methods for beamforming feedback in multi antenna communication systems
US8180314B2 (en) 2006-03-08 2012-05-15 Broadcom Corporation Method and system for utilizing givens rotation to reduce feedback information overhead
US7561632B1 (en) 2005-04-28 2009-07-14 Qualcomm Incorporated Beamforming techniques for MIMO communication systems
US7429510B2 (en) 2005-07-05 2008-09-30 Endicott Interconnect Technologies, Inc. Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US20070014919A1 (en) * 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US20100025095A1 (en) 2005-10-12 2010-02-04 Li Hui Guo Device Carrying an Intergrated Circuit/Components and Method of Producing the Same
US7751493B2 (en) 2005-12-22 2010-07-06 Samsung Electronics Co., Ltd. Method for rate adaptation with extended MCS set for wideband eigen-beamforming transmission
CN101366304B (zh) 2006-02-08 2015-10-14 富士通株式会社 利用多天线发送技术的无线通信系统和该系统的多用户调度器
US20070223402A1 (en) 2006-03-21 2007-09-27 Shai Waxman Device, system and method of extended-range wireless communication
AU2007233563B2 (en) 2006-04-03 2011-07-14 National Ict Australia Limited Channel estimation for rapid dispersive fading channels
CN101484976B (zh) 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
US8111782B2 (en) 2006-08-31 2012-02-07 Samsung Electronics Co., Ltd. Apparatus and method for transmitting/receiving data in a multi-antenna system, and system using the same
KR100747552B1 (ko) 2006-11-22 2007-08-08 한국전자통신연구원 Ｆｆｔ를 이용한 결정 귀환 등화기의 초기 계수 획득 장치및 그 방법
US20080212461A1 (en) 2007-03-01 2008-09-04 Texas Instruments Incorporated Transform-based systems and methods for reconstructing steering matrices in a mimo-ofdm system
US20080317156A1 (en) 2007-03-02 2008-12-25 Samsung Electronics Co., Ltd. Method and apapratus for reducing updating rate of channel status in a communication system
GB2447675B (en) 2007-03-20 2009-06-24 Toshiba Res Europ Ltd Wireless communication apparatus
US8096147B2 (en) 2007-03-28 2012-01-17 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for shaped glass structures
US8131218B2 (en) 2007-04-13 2012-03-06 General Dynamics C4 Systems, Inc. Methods and apparatus for wirelessly communicating signals that include embedded synchronization/pilot sequences
US8492315B2 (en) 2007-08-28 2013-07-23 Life Bioscience, Inc. Method of providing a pattern of biological-binding areas for biological testing
US8098755B2 (en) 2007-09-07 2012-01-17 Broadcom Corporation Method and system for beamforming in a multiple user multiple input multiple output (MIMO) communication system using a codebook
US8019014B2 (en) 2007-11-02 2011-09-13 Chunghwa Telecom Co., Ltd. Pre-coding apparatus on account of adaptive estimation
TWI345797B (en) 2007-12-21 2011-07-21 Ind Tech Res Inst Hybrid capacitor
WO2009081580A1 (ja) 2007-12-25 2009-07-02 Panasonic Corporation 無線通信基地局装置、無線通信移動局装置および伝搬路推定方法
US7741188B2 (en) 2008-03-24 2010-06-22 International Business Machines Corporation Deep trench (DT) metal-insulator-metal (MIM) capacitor
US8233541B2 (en) 2008-03-26 2012-07-31 Sony Corporation Recursive image quality enhancement on super resolution video
JP5147539B2 (ja) 2008-05-22 2013-02-20 ルネサスエレクトロニクス株式会社 周波数シンセサイザおよびその制御方法
US9048977B2 (en) 2009-05-05 2015-06-02 Ntt Docomo, Inc. Receiver terminal driven joint encoder and decoder mode adaptation for SU-MIMO systems
US7951663B2 (en) 2009-05-26 2011-05-31 Stats Chippac, Ltd. Semiconductor device and method of forming IPD structure using smooth conductive layer and bottom-side conductive layer
US8766400B2 (en) 2009-08-20 2014-07-01 Ching-Yu Ni Electronic device containing passive components and fabrication method thereof
US8218228B2 (en) 2009-12-18 2012-07-10 Qualcomm Mems Technologies, Inc. Two-terminal variable capacitance MEMS device
US8553796B2 (en) 2009-12-23 2013-10-08 Intel Corporation Distortion-aware multiple input multiple output precoding
US9197284B2 (en) 2010-01-15 2015-11-24 Google Technology Holdings LLC Method and apparatus for pilot signal processing in a wireless communication system
WO2011090440A1 (en) 2010-01-25 2011-07-28 Agency For Science, Technology And Research Capacitor arrangement and a method of forming the same
US20110217657A1 (en) 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
KR20110119290A (ko) 2010-04-27 2011-11-02 주식회사 하이닉스반도체 반도체 집적회로
US20110310870A1 (en) 2010-06-21 2011-12-22 Qualcomm Incorporated Hybrid time and frequency domain csi feedback scheme
US8532214B2 (en) 2010-07-01 2013-09-10 Telefonaktiebolaget L M Ericsson (Publ) MIMO channel state information estimation with coupled iterative two-stage ranking
US8446971B2 (en) 2010-08-23 2013-05-21 Intel Corporation Communication station and method for efficiently providing channel feedback for MIMO communications
US20120082193A1 (en) 2010-08-25 2012-04-05 Qualcomm Incorporated Beamforming feedback options for mu-mimo
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8492260B2 (en) 2010-08-30 2013-07-23 Semionductor Components Industries, LLC Processes of forming an electronic device including a feature in a trench
US8569104B2 (en) * 2012-02-07 2013-10-29 Intermolecular, Inc. Transition metal oxide bilayers
US8779407B2 (en) * 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US20130241939A1 (en) 2012-03-16 2013-09-19 Qualcomm Mems Technologies, Inc. High capacitance density metal-insulator-metal capacitors
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
US8415768B1 (en) * 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI757931B (zh) * 2016-02-29 2022-03-11 瑞典商斯莫勒科技公司 奈米結構能量儲存裝置以及電子裝置
US11201123B2 (en) 2018-12-12 2021-12-14 Unimicron Technology Corp. Substrate structure and manufacturing method thereof
TWI705745B (zh) * 2019-08-23 2020-09-21 欣興電子股份有限公司 基板結構及其製作方法
CN112420653A (zh) * 2019-08-23 2021-02-26 欣兴电子股份有限公司 基板结构及其制作方法
CN112420653B (zh) * 2019-08-23 2023-12-08 欣兴电子股份有限公司 基板结构及其制作方法

Also Published As

Publication number Publication date
US20150041189A1 (en) 2015-02-12
US9190208B2 (en) 2015-11-17
US8896521B2 (en) 2014-11-25
US20130278568A1 (en) 2013-10-24
WO2013163065A1 (en) 2013-10-31

Similar Documents

Publication Publication Date Title
TW201401343A (zh) 玻璃基板上之金屬－絕緣體－金屬電容器
TWI402536B (zh) 具有與機械及電氣功能分離的光學功能之微機電裝置
TWI484566B (zh) 非晶氧化物半導體薄膜電晶體製造方法
TWI559208B (zh) 具有輔助結構之塗佈光轉向特徵
TWI387780B (zh) 用於製造使用去除處理技術之干涉裝置之方法、顯示面板及顯示裝置
TWI536436B (zh) 用於改良環氧樹脂附著在介電層上之自我組合單層之處理
TW200918939A (en) Integrated imods and solar cells on a substrate
TW201246477A (en) Thin film through-glass via and methods for forming same
KR20150011371A (ko) 투명 기판내의 투명한 유리 관통 도전성 비아
TWI390643B (zh) 微機電系統裝置及其互連
JP2006099078A (ja) 透明コンポーネントが集積されたディスプレイのための方法および装置
TW201238010A (en) Method of fabrication and resultant encapsulated electromechanical device
US20130241939A1 (en) High capacitance density metal-insulator-metal capacitors
TW201409072A (zh) 用於機電系統設備的腔襯裡
TW201527795A (zh) 用於機電系統反射顯示器件之匹配層薄膜
TW201405166A (zh) 薄膜開關裝置與機電系統設備的整合
TW201328964A (zh) 薄背面玻璃互連
TW201211668A (en) Flexible film interferometric modulator devices and methods of forming the same
JP2015096974A (ja) 色ノッチフィルタを有するアナログｉｍｏｄ
JP2015501943A (ja) 伝導性ラインに沿った側壁スペーサ
TW201333530A (zh) 機電系統可變電容裝置
TW201423152A (zh) 具有表面調節緩衝層之薄膜堆疊及相關方法
TW201337326A (zh) 機電系統之儲存電容器及形成該系統之方法
JP2014519050A (ja) 機械層およびそれを製作する方法
TWI481897B (zh) 具有ｒｇｂ吸收器的多狀態干涉量測調制器（ｉｍｏｄ）、包括此種imod的裝置及用於製造此種imod的方法