JP5147539B2 - 周波数シンセサイザおよびその制御方法 - Google Patents

周波数シンセサイザおよびその制御方法 Download PDF

Info

Publication number
JP5147539B2
JP5147539B2 JP2008134212A JP2008134212A JP5147539B2 JP 5147539 B2 JP5147539 B2 JP 5147539B2 JP 2008134212 A JP2008134212 A JP 2008134212A JP 2008134212 A JP2008134212 A JP 2008134212A JP 5147539 B2 JP5147539 B2 JP 5147539B2
Authority
JP
Japan
Prior art keywords
voltage
signal
control
variable capacitance
frequency synthesizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008134212A
Other languages
English (en)
Other versions
JP2009284221A (ja
Inventor
維亮 胡
典朗 松野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008134212A priority Critical patent/JP5147539B2/ja
Priority to US12/470,503 priority patent/US8013682B2/en
Publication of JP2009284221A publication Critical patent/JP2009284221A/ja
Application granted granted Critical
Publication of JP5147539B2 publication Critical patent/JP5147539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、周波数シンセサイザおよびその制御方法に関し、特に、可変容量ダイオードを用いた電圧制御発振器を有する周波数シンサセイザおよびその制御方法に関する。
従来、無線通信機器やチューナなどにおいてPLLを用いた周波数シンセサイザが広く用いられている。図1はその一般的なPLLを用いた周波数シンセサイザの構成図である。図1記載の周波数シンセサイザは、基準クロック14を生成する基準発振回路1、その基準クロック14と帰還クロック15との位相差を検出し位相差に応じたパルスを出力する位相比較回路2と、位相比較回路2の出力するパルスを平滑化して制御電圧信号11を生成するローパスフィルタ(LPF)3と、制御電圧信号11に依存した発振周波数で発振する電圧制御発振器(VCO)を複数設けた電圧制御発振器(VCO)群95と、電圧制御発振器(VCO)群95の生成する出力信号10を分周して帰還クロック15を生成する分周回路4と、を含んで構成される。また、基準クロック14と帰還クロック15との位相差を検出し、位相差が一定の範囲内に安定して入っているか否かを検出し、位相差が安定して一定の範囲に収まっている場合は、ロック検出信号18を外部へ出力するロック検出器(LD)6も備えている。なお、この周波数シンセサイザは、チューナ用IC75の中に設けられ、ベースバンド用IC76とI2Cなどのバスインタフェース等を介して接続されている。
次に、この電圧制御発振器(VCO)群95の構成について、もう少し詳しく説明する。電圧制御発振器(VCO)群95は、発振する周波数の範囲等特性の異なる複数の電圧制御発振器を含んでいる。ひとつの電圧制御発振器は、複数の容量素子と、負性抵抗部50と、インダクタ51からなる。複数の容量素子は、それぞれ並列に接続され、スイッチ58、59、60によりそれぞれオンオフが制御された複数の固定容量と、制御電圧信号11により直流バイアス電圧が制御された可変容量ダイオード(周波数微調用バラクタ)52と、可変容量ダイオード52と直列に接続された固定容量55と、により構成される。この電圧制御発振器の容量値は、上記スイッチにより概略の容量値が定められ、さらに、制御電圧信号の電圧値により、容量値が微調整され、発振周波数が決まる。
さらに、複数ある電圧制御発振器の中から一つを選ぶ選択と、概略容量値を決定するスイッチのオンオフとは、ベースバンド用IC76からバスを介して送られてくるコマンドに基づいて、VCO自動制御ブロック7が行う。
次に、このVCO自動制御ブロック7が発振周波数を変更して、ロックするまでの手順について、図1に加えて図2のタイミングチャートも参照して説明する。発振周波数を変える場合は、まず、ベースバンド用IC76が変えようとするチャネルなどの電圧制御発振器(VCO)群95に対するコマンドをVCO自動制御ブロック7に送る。VCO自動制御ブロック7は、そのコマンドに基づいて電圧制御発振器の選択と、固定容量をオンオフするスイッチの選択を行う。続いて、その設定に基づいて、PLLループは引き込み動作に入る。位相比較回路2は、基準クロック14と帰還クロック15との位相差を検出し、ローパスフィルタ3により、この位相差を可変容量ダイオード52に対する制御電圧信号11に変えて可変容量ダイオードの容量値を自動調整し、最終的に安定した周波数で発振を行いロック状態となる。チャネル設定を開始してから、次に安定したロック状態で発振するまでの時間tは、1〜3ms程度を要する。
このチャネル切換時間の短縮を図る周波数シンセサイザが特許文献1に記載されている。この特許文献1に記載の周波数シンセサイザについて図面を用いて説明する。図3はこの周波数シンセサイザの構成を示す図である。この周波数シンセサイザは、3つの可変容量ダイオードを備えている。第1の可変容量ダイオード41は、DAコンバータ80より直流バイアス電圧が与えられており、固定容量42と直列接続され、電圧制御発振器34のおおよその容量値が決定される。これは、図1で説明したスイッチ58〜60でオンオフされる固定容量と類似の機能を果たすものである。図1で説明した従来例に比べると可変容量ダイオード41で調整可能な容量の範囲は狭いが、その分微小な容量値の制御が可能であり、チャネル切換からループ引き込みまでの時間の短縮を図ろうというものである。
次に、2番目の可変容量ダイオード44は、ローパスフィルタの制御電圧信号を受け、固定容量45と直列接続されている。これは、図1において、固定容量55と直列接続された可変容量ダイオード52と機能的には同一である。3番目の可変容量ダイオード47は、何らかの理由でチャネルを変更していないにもかかわらず、ロックが外れてしまった場合に、オペアンプ35、36と、整流用のダイオード37、38とともに迅速にロック状態に引き戻すために設けられているものである。
また、特許文献2には、アンロック状態のときには電圧制御発振器の発振周波数可変範囲を広く取ることによりロックするまでの時間を短縮し、ロックした後は、電圧制御発振器の発振周波数可変範囲を狭く変えることにより位相雑音の少ない発振を実現するようにしたPLL周波数シンセサイザが記載されている。
さらに、特許文献3には、あらかじめ所定の周波数が発振できるように可変容量ダイオードに印加する直流バイアス電圧や温度補償デジタル値をメモリに記憶しておき、経年変化による特性変化や温度特性を補償するようにした周波数シンセサイザが記載されている。
また、特許文献4には、制御端子から入力されるデジタル信号により発振帯域を切り替える電圧制御発振器を備えたPLLが記載されている。
特開平6−326604号公報 特開2007−13898号公報 実開平6−19327号公報 特開平10−051304号公報
以上述べた従来技術では、温度変動や電源電圧変動に伴い、周波数シンセサイザのロックが外れる場合がある。温度や電源電圧が変動すると、バラクタ制御電圧等の可変容量ダイオードの直流バイアス電圧が変化する。この制御電圧が制御可能な範囲(VtL〜VtH)を超えると、制御電圧の変化に追従して可変容量ダイオードの容量は変化しなくなる。すると、電圧制御発振器の発振周波数も追従しなくなり、結果として基準クロックと帰還クロックとの位相差が解消されなくなる。そして、ロック外れを検出するロック検出器がアンロック信号を出して、周波数の引き込みをやり直すことになる。一度ロックが外れれば、データ通信も途切れることになる。したがって、温度や電源電圧変動などの環境変動に伴って、予期せぬ通信エラーが発生する可能性がある。このため、温度変動や電源電圧変動等の環境変化があっても、ロック外れが生じにくい周波数シンセサイザが望まれている。
本発明の1つのアスペクト(側面)に係る周波数シンセサイザは、基準クロックと帰還クロックとの位相を比較する位相比較回路と、前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと補償用可変容量ダイオードとを含む電圧制御発振器と、前記電圧制御発振器の出力信号から前記帰還クロックを生成する帰還回路と、前記制御電圧信号をモニタし前記補償用可変容量ダイオードに対する制御信号を出力するモニタ回路であって前記制御電圧信号の電圧レベルが一定の電圧範囲外になったときに、前記制御信号の電圧レベルを変えるモニタ回路と、前記制御信号の電圧レベルが変わったときに前記周波数シンセサイザのロック状態が解除されないゆっくりとした電圧変化に鈍らせて前記補償用可変容量ダイオードに直流バイアス電圧を与えるように構成された時定数回路と、を含む周波数シンセサイザであって、前記補償用可変容量ダイオードと前記時定数回路とを複数組備え、前記モニタ回路は前記制御電圧信号の電圧レベルが前記一定の電圧範囲を上回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をハイレベルからローレベルに切り替え、前記制御電圧信号の電圧レベルが前記一定の電圧範囲を下回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をローレベルからハイレベルに切り替え、それぞれに対応した時定数回路が、前記ハイレベルからローレベルへの切り替え、または、ローレベルからハイレベルへの切り替えを前記ロック状態が解除されないゆっくりとした電圧変化に鈍らせて対応する前記補償用可変容量ダイオードに直流バイアスを与える
また、本発明の別なアスペクト(側面)に係る周波数シンセサイザの制御方法は、周波数シンセサイザが、基準クロックと帰還クロックとの位相を比較する位相比較回路と、前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと補償用可変容量ダイオードと他の容量とを備えた電圧制御発振器と、前記電圧制御発振器の生成するクロックから前記帰還クロックを生成する帰還回路と、を含み、前記周波数シンセサイザがロック状態であって、かつ、前記制御電圧信号が、一定の電圧範囲を外れた場合、前記補償用可変容量ダイオードの直流バイアス電圧を変えることによって、前記電圧制御発振器の発振周波数を変え、それによってさらに、前記位相比較回路とローパスフィルタ回路を介して前記制御電圧信号を一定の電圧範囲内に引き戻すことが可能であるときには、前記ロック状態を解除しないようにゆっくりと前記補償用可変容量ダイオードの直流バイアス電圧を変えることによりロック状態を維持しつつ前記制御電圧信号を一定の電圧範囲内に引き戻し、一方、前記制御電圧信号を一定の電圧範囲内に引き戻す方向に、前記補償用可変容量ダイオードの直流バイアス電圧を変えることが不可能であるときには、前記他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す周波数シンセサイザの制御方法である。
本発明によれば、温度や電源電圧等の環境変動があっても、ロック状態が外れにくい周波数シンセサイザが得られる。
本発明の実施形態について、図面を参照して説明する。たとえば、図5、図8、図9に示すように本発明の一実施形態の周波数シンセサイザは、基準クロック(14)と帰還クロック(15)との位相を比較する位相比較回路(2)と、上記位相比較回路の出力信号を平滑化して制御電圧信号(11)を生成するローパスフィルタ(3)と、上記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオード(52)と補償用可変容量ダイオード(53、54、61、62)とを含む電圧制御発振器(5の群の中のひとつの電圧制御発振器)と、上記電圧制御発振器の出力信号(10)から上記帰還クロックを生成する帰還回路(4)と、上記制御電圧信号をモニタし上記補償用可変容量ダイオードに対する制御信号(16、17、25、26)を出力するモニタ回路であって上記制御電圧信号の電圧レベルが一定の電圧範囲外になったときに、上記制御信号の電圧レベルを変えるモニタ回路(8、8−1、8−2)と、上記制御信号の電圧レベルが変わったときに上記周波数シンセサイザのロック状態が解除されないゆっくりとした電圧変化に鈍らせて上記補償用可変容量ダイオードに直流バイアス電圧を与える時定数回路(72)と、を含んで構成される。
また、図6に示すように本発明の一実施形態の周波数シンセサイザの制御方法は、周波数シンセサイザが、基準クロックと帰還クロックとの位相を比較する位相比較回路と、位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと補償用可変容量ダイオードと他の容量とを備えた電圧制御発振器と、電圧制御発振器の生成するクロックから帰還クロックを生成する帰還回路と、を含み、周波数シンセサイザがロック状態であって、かつ、制御電圧信号が、一定の電圧範囲を外れた場合、補償用可変容量ダイオードの直流バイアス電圧を変えることによって、電圧制御発振器の発振周波数を変え、それによってさらに、位相比較回路とローパスフィルタ回路を介して制御電圧信号を一定の電圧範囲内に引き戻すことが可能であるとき(ステップS2でYESの場合)には、ロック状態を解除しないようにゆっくりと補償用可変容量ダイオードの直流バイアス電圧を変えることによりロック状態を維持しつつ制御電圧信号を一定の電圧範囲内に引き戻し(ステップS5)、制御電圧信号を一定の電圧範囲内に引き戻す方向に補償用可変容量ダイオードの直流バイアス電圧を変えることが不可能であるとき(ステップS2でNOの場合)には、他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す(ステップS6〜S8)周波数シンセサイザの制御方法である。以下、実施例に即し、図面を参照して詳しく説明する。
図5は、本発明の第1の実施例の周波数シンセサイザの構成を示すブロック図である。従来例の図1と実質的に同一である部分は、同一の番号を付し、その説明も省略する。図5の実施例では、制御電圧信号11の電圧レベルをモニタし制御信号16、17を出力するモニタ回路8と、制御信号16、17を鈍らせて補償用直流バイアス信号12、13を生成する時定数回路72と、その補償用直流バイアス信号12、13が直流バイアス電圧として与えられ電圧制御発振器群5中のひとつの電圧制御発振器の容量を補償する補償用可変容量ダイオード53、54を備えている。また、モニタ回路8には、リセット信号21が入力されている。
時定数回路72は、抵抗と容量とにより構成されている。抵抗は、モニタ回路8が制御信号16、17を出力する出力端子と、補償用可変容量ダイオード53、54のカソードとの間にそれぞれ設けられている。容量は、補償用可変容量ダイオード53、54のそれぞれカソードと接地との間に設けられている。この時定数回路72の抵抗と容量の値は、周波数シンサセイザのフィードバックループの系が補償用可変容量ダイオード53、54の直流バイアス電圧の変化に伴う容量の変化に十分追従して電圧制御発振器が一定の周波数を保てるように十分大きな時定数を持っている。なお、図5に示すように、容量と補償用可変容量ダイオード53、54のカソードとの間にさらに抵抗を設けてもよい。
なお、可変容量ダイオード52のカソードが、固定容量55と直列接続されてインダクタ51および負性抵抗部50と並列に接続されているのと同様に、補償用可変容量ダイオード53、54のカソードは、それぞれ、固定容量56、57と直列接続されて並列に接続されている。可変容量ダイオード52、53、54は、それぞれ固定容量55、56、57と直列接続されてインダクタ51および負性抵抗部50と並列に接続されているので、可変容量ダイオード52、53、54はそれぞれ別々に独立して直流バイアス電圧を加えることができる。しかし、固定容量55、56、57の容量値は、それぞれ、可変容量ダイオード52、53、54の容量値に対して十分大きいので、この可変容量ダイオード52、53、54はそれぞれ交流的には、実質的にインダクタ51、負性抵抗部50と並列に接続された容量として機能する。したがって、この可変容量ダイオード52、53、54のいずれかの直流バイアス電圧が変化すれば、この電圧制御発振器の容量値が変わることになり、発振周波数も変化する。
その他の構成は、おおよそ図1の従来例と同様である。なお、電圧制御発振器群5は、それぞれ発振周波数帯域の異なる複数の電圧制御発振器が含まれており、電圧制御発振器群5に含まれる複数の電圧制御発振器は、それぞれ、上記構成を備えている。なお、電圧制御発振器を複数設ける必要がなく、ひとつの電圧制御発振器でもよい場合は、それでもよい。
次に図5に記載の周波数シンセサイザの動作について、その主要部の波形図である図7も参照して説明する。ロック状態でないとき、すなわちアンロック状態のとき、モニタ回路8には、ベースバンド用IC76からリセット信号21が与えられ、モニタ回路8は初期状態にリセットさせる。初期状態では、制御信号16はローレベル、制御信号17はハイレベルにリセットされる。したがって、図7にも示すように補償用直流バイアス信号12はローレベル、補償用直流バイアス信号13はハイレベルに初期化される。
その後、周波数シンセサイザは所定の周波数にループを引き込みロック状態になる。ロック状態になると電圧制御発振器群5の発振周波数は一定の周波数で安定して発振する。また、ロック状態になると、ロック検出器6がロック検出信号18をベースバンド用IC76に出力し、ベースバンド用IC76は、ロック検出信号18を受けてモニタ回路8のリセット信号21を解除する。
しかし、ローパスフィルタ3の出力する制御電圧信号11がVtLからVtHの範囲内にあれば、モニタ回路8が出力する制御信号16、17は、リセット信号21が入力されたときと同じ状態を維持する。この図7に示す例では、周囲温度や電源電圧等の環境が徐々に変化し、制御電圧信号11が徐々に上昇し、タイミングt1では、遂に上限値VtHに達している。モニタ回路8は、制御電圧信号11が上限値VtHを超えたことを検出すると制御信号16をローレベルからハイレベルに立ち上げる。ただし、制御信号16が立ち上がっても、補償用可変容量ダイオード53との間には、時定数回路72が設けられているため、補償用可変容量ダイオード53の直流バイアス制御電圧はすぐには変わらない。したがって、電圧制御発振器群5の発振器全体の容量も変わらず、電圧制御発振器群5の発振周波数も変わらない。したがって、モニタ回路8が制御信号16を立ち上げてもロック状態は維持される。
しかし、時間の経過とともに時定数回路72を介して補償用可変容量ダイオード53の直流バイアス制御電圧(Vcont1)は、徐々に上昇する。この直流バイアス制御電圧(Vcont1)の上昇につれて、補償用可変容量ダイオード53の容量値が変化し、この補償用可変容量ダイオード53の容量の変化によって、電圧制御発振器全体の容量も変化し、電圧制御発振器の発振周波数も徐々に変化しようとする。この電圧制御発振器の発振周波数の変化は、位相比較回路2によって検出され、ローパスフィルタ3を介して、制御電圧信号11を低下させる方向に作用する。したがって、系全体としては元の発振周波数を維持しようとする方向に働くので、発振周波数は維持され、ロック状態は継続する。すなわち、時定数回路72により、制御信号の電圧レベルの変化が、おおきな発振周波数の変動とならないように変化を緩和させる機能を果たしており、ロック状態は維持される。
ここで、図7(B)を参照すると、制御電圧信号11の上限値VtHと下限値VtLは以下のように決められる。図7(B)の曲線Mは、初期状態における電圧制御発振器の制御電圧信号11と発振周波数FVCOとの関係を示す。可変容量ダイオード52は、制御電圧信号11の上限値VtHと下限値VtLの間でほぼリニアな特性を示し、制御電圧信号11が上限値VtHと下限値VtLの範囲内にある限り、制御電圧信号11の電圧変化に追従して発振周波数を変えることができる。しかし、制御電圧信号11が、上限値VtHと下限値VtLの範囲外になった場合は、制御電圧信号11の電圧変化に追従して発振周波数を変えることが困難になる。このような場合、モニタ回路8は制御電圧信号11がVtHを超えたことを検知すれば、補償用可変容量ダイオード53、54の直流バイアス電圧を変え、電圧制御発振器群5の電圧対発振周波数の特性をCO〜C3の特性からC1〜C2の特性に移行させる。このとき、系全体としては、元の発振周波数を維持しようとするので、結果として、制御電圧信号11は低下する。
次に、この後さらに、環境変動等により、制御電圧信号11が再度、上限値VtHを超えた場合は、もはや、モニタ回路8により、補償用可変容量ダイオード53、54の直流バイアス電圧を制御することによっては、制御電圧信号11を下限値VtLと上限値VtHの範囲内に引き戻すことはできない。その場合は、ロック検出器6がアンロック信号を出力することとなり、VCO自動制御ブロック7は、VCO選択信号70、容量バンク切替信号71を出力し、VCOのディジタルチューニングからやり直すことになる。
同様に、制御電圧信号11が下限電圧VtLを下回った場合は、モニタ回路8は、制御信号17をハイレベルからローレベルに立ち下げ、それにつれて、補償用可変容量ダイオード54の直流バイアス電圧(Vcont2)が低下し、電圧制御発振器5全体の制御電圧信号11対発振周波数の特性も図7(B)のC3からC4へと変化する。しかし、この変化も時定数回路72の働きにより、補償用可変容量ダイオード54に対する直流バイアス電圧の変化は緩慢なものとなるので、発振周波数は安定した状態を維持する。その後、再度、制御電圧信号11が下限電圧VtLを下回った場合は、VCOのディジタルチューニングからやり直す。
すなわち、制御電圧信号11が、その上限電圧VtHを最初に上回った場合も、下限電圧VtLを最初に下回った場合も、どちらの場合も、モニタ回路8と、時定数回路72と、補償用可変容量ダイオード53、54によって、電圧制御発振器の発振周波数はほとんど一定の発振周波数を保ち、ロック状態も保ったまま、制御電圧信号11は、下限電圧VtLと上限電圧VtHとの間の電圧に引き戻される。したがって、周囲温度や電源電圧のゆるやかな変動等周囲の環境変化があっても、ロック状態が解除されることがなく、ロック状態が保たれる。
第1の実施例の処理の流れをフローチャートにまとめると、図6のようになる。まず、周波数シンセサイザがロック状態にあるときは、モニタ回路8は、制御電圧信号11を電圧範囲の下限値VtLおよび上限値VtHと比較する(ステップS1)。次に、制御電圧信号11が所定の電圧範囲から外れた場合で、かつ、モニタ回路8と、時定数回路72と、補償用可変容量ダイオードによって制御電圧信号11を所定の電圧範囲内に引き戻すことが可能である場合には、引き戻す処理を行う(ステップS2でYESの場合)。この引き戻す処理は、モニタ回路8が制御信号16または17の電圧レベルを変え(ステップS3)、時定数回路72が制御信号16または17の電圧レベル変化を鈍らせて補償用可変容量ダイオード53または54に直流バイアス電圧を与え(ステップS4)、制御電圧信号11が時間をかけて所定の電圧範囲に引き戻される(ステップS5)。
一方、制御電圧信号11が所定の電圧範囲から外れた場合で、かつ、モニタ回路8と、時定数回路72と、補償用可変容量ダイオードによって制御電圧信号11を所定の電圧範囲内に引き戻すことができない場合(ステップS2でNOの場合)は、ロック検出器6がアンロック信号を出力することとなり、VCO自動制御ブロック7は、VCO選択信号70、容量バンク切替信号71を出力し、VCOのディジタルチューニングの粗調整からやり直す(ステップS6)。VCOの選択と容量バンクの選択が終了すると、周波数シンセサイザは、周波数引き込みの微調整に入る(ステップS7)。周波数の引き込みが終了すると、電圧制御発振器は一定の周波数で安定して発振するようになり、ロック検出器6は、ロック状態に入ったことを検出しロック検出信号18を出力し、チューニング動作を終了する(ステップS8)。ステップS5の場合も、ステップS8の場合も、ステップS1へ戻り、動作を継続することになる。
次に、本発明の第2の実施例について説明する。図8は、第2の実施例による周波数シンセサイザの構成を示す図である。以下、図面を参照して、第2の実施例について説明する。第2の実施例では、第1の実施例に対して、モニタ回路8がモニタ回路8−1に代わっており、モニタ回路8−1からは、制御信号16、17だけでなく、制御信号25、26も出力されている。また、時定数回路72は、制御信号16、17に対してだけでなく、制御信号25、26に対しても設けられている。
次に、この第2の実施例の動作について説明する。第1の実施例と同様、アンロック時には、モニタ回路8−1は、リセット信号21により、リセットされる。リセット信号21により、制御信号16、25はローレベル、制御信号17、26はハイレベルにリセットされる。その後、周波数シンセサイザがロック状態になる。さらに後、電圧制御信号11が温度や電源電圧変動等の環境変化によって、上限値VtHを超えると、制御信号16がローレベルからハイレベルに変化する。この制御信号16のレベル変化は、時定数回路72により電圧制御発振器の発振周波数が大きく変動しないように遅延されて補償用可変容量ダイオード53の直流バイアス電圧として与えられる。その結果としてロック状態を保ったまま、電圧制御信号11は、上限値VtHと下限値VtLとの間の一定の電圧値に落ち着く。このとき、モニタ回路8−1が出力する制御信号は、制御信号25がローレベル、制御信号16、17、26はハイレベルである。
その後、再び、制御電圧信号11が上限値VtHを超えると、今度は、制御信号25がローレベルからハイレベルに変化する。すると、また、所定の遷移時間を経過した後で、電圧制御信号11は、上限値VtHと下限値VtLとの間の一定の電圧値に落ち着く。このとき、モニタ回路8−1が出力する制御信号16、17、25、26は、いずれもハイレベルである。
その後、さらに制御電圧信号11が上限値VtHを超えた場合は、モニタ回路8−1はもはや補償動作ができないので、周波数シンセサイザは、ロック状態をはずれ、ロック検出器がアンロック状態になったことを検出する。すると、VCO自動制御ブロック7は、容量バンク切り替え信号71を出力し、スイッチ59、60を切り替え、固定容量を変更し、再びループ引きこみ動作を開始する。
一方、周波数シンセサイザがロック状態になった後、電圧制御信号11が下限値VtLを下回ると、制御信号17がハイレベルからローレベルに変化し、所定の遷移時間を経た後、電圧制御信号11は、上限値VtHと下限値VtLとの間の一定の電圧値に落ち着く。このとき、モニタ回路8−1が出力する制御信号は、制御信号25、16、17がローレベル、制御信号26がハイレベルである。
その後、さらに、制御電圧信号11が下限値VtLを下回ると、今度は、制御信号24がハイレベルからローレベルに変化し、所定の遷移時間を経過した後、電圧制御信号11は、上限値VtHと下限値VtLとの間の一定の電圧値に落ち着く。このとき、モニタ回路8−1が出力する制御信号16、17、25、26は、いずれもローレベルである。
その後、さらに制御電圧信号11が下限値VtLを下回った場合は、モニタ回路8−1はもはや補償動作ができないので、ロック状態をはずれ、VCO自動制御ブロック7は、電圧制御発振器の選択や固定容量の容量値の選択からディジタルチューニングをやり直す。
次に、この第2の実施例のモニタ回路8−1について、内部回路の構成を示す図10を用いてさらに詳しく説明する。モニタ回路8−1は、制御電圧信号11と上限値VtHとを比較する電圧比較器73−1、制御電圧信号11と下限値VtLとを比較する電圧比較器73−2、「上限値を越えた回数」−「下限値を超えた回数」をカウントするアップダウンカウンタ74を備える。制御信号16、17、25、26はアップダウンカウンタ74のカウント値によって制御される。制御信号25は、アップダウンカウンタ74のカウンタ値が2以上のときハイレベル、1以下のときローレベルとなる。また、制御信号16はアップダウンカウンタ74のカウンタ値が1以上のときハイレベル、0以下のときローレベルとなり、同様に、制御信号17は、0以上のときハイレベル、−1以下のときローレベル、制御信号26は、−1以上のとき、ハイレベル、−2以下のとき、ローレベルとなる。また、アップダウンカウンタ74はリセット信号21により初期値0にリセットされる。モニタ回路8−1をこのような構成とすることにより、制御電圧信号11が「上限値を越えた回数」と「下限値を超えた回数」との差が2以内であれば、上限値または下限値を超えるたびに、制御信号16、17、25、26の出力レベルを制御することにより、ロック状態を保ち、発振周波数を同一に保ったまま、制御電圧信号11の電圧レベルの調整を行うことができる。
以上、説明したように第1の実施例では、制御電圧信号11が下限値VtLと上限値VtHとの間を外れた場合、ロック状態を保ったまま、制御電圧信号11を下限値VtLと上限値VtHとの間に引き戻す補償動作を1回しかできなかったが、この第2の実施例では、この補償動作を複数回行うことが可能であり、周囲の温度変化や電源電圧変動等のより大きな環境変化に対してもロック状態を保つことができる。実施例2において、モニタ回路が出力する制御信号の数、補償用可変容量ダイオードの数を増やせば、さらに補償の範囲を広げられることは言うまでもない。
上述した実施例によれば、電圧制御発振器の発振周波数を維持したまま、制御電圧信号の電圧レベルを変更できるので、基本的には、ロック検出器6がアンロック状態を検出することはない。しかし、ロック検出器6の回路構成等によって、誤ってアンロック状態になってしまうことを予防するため、本発明のモニタ回路、時定数回路、補償用可変容量ダイオードによって、電圧制御発振器の発振周波数を維持しつつ、制御電圧信号を変更している動作を行っているときは、ロック検出器6が誤ってアンロック信号を検出してしまわないようにすることもできる。第3の実施例はこのような実施例である。
図9は、この第3の実施例による周波数シンセサイザの構成を示す図である。図9では、図5に示す第1の実施例の構成に対して、ロック検出器6の出力するロック検出信号18と、モニタ回路8−2が出力するアンロック禁止信号19と、を入力し、ロック状態通知信号20を出力するオアゲート9が追加されている。また、モニタ回路8−2は、制御信号16または17の論理レベルを変えて、制御電圧信号11の電圧レベルの調整を行うときは、一定期間アンロック禁止信号19をハイレベルにする。それ以外の期間は、アンロック禁止信号19はローレベルである。オアゲート9は、アンロック禁止信号がハイレベルとなっている期間は、ロック検出器6の状態の如何にかかわらず、ロック状態通知信号20にハイレベルを出力する。したがって、制御電圧信号11の電圧レベルの調整中は、ロック状態通知信号20が誤ってオアゲート9から出力されることはない。一方、モニタ回路8−2が制御電圧信号11の電圧レベルを調整中でないときは、ロック検出器6の検出したアンロック信号(ロック検出信号18のローレベル)は、そのまま、ロック状態通知信号20のローレベルとなってベースバンド用IC76に通知される。
(比較例)
なお、参考として発明者の解析による温度変動や電源電圧変動等の環境変化があった場合の上述した特許文献1の動作について、その構成を示す図3とともにタイミングチャート図4を用いて説明する。特許文献1において、ロック中に環境変動等により、LPF33の制御電圧(A点の電圧)が上限電圧VtHを超える(タイミングt2)と、オペアンプ35はハイレベルを出力する(B点の電圧)。すると整流用のダイオード37に電流が流れ、可変容量ダイオードの直流バイアス電圧(C点の電圧)は急速に上昇する。このとき、本発明の各実施例とは異なり、オペアンプ35は、整流用のダイオード37を介するだけで、波形を鈍らせる時定数回路は設けていないので、このオペアンプ35による可変容量ダイオード47の充電により発振回路40の発振周波数は比較的急激に変化し、ロック状態は解除される。
次に、発振回路40の発振周波数の変化に伴い、基準クロックと帰還クロックとの間に位相差が生じると、A点の電位は低下し、VtHを下回ると、オペアンプ35は再度反転し、C点の充電は終了する(タイミングt3)。その後再び、A点の電位が上昇して、VtHを上回ると、オペアンプ35は再度反転し、C点の充電が再度開始される(タイミングt4)。このように、環境の変化に伴い、可変容量ダイオードの直流バイアス電圧(C点)は階段状に上昇(または下降)することになる。したがって、この階段状に変化する際にいずれもロックが外れると考えられる。
また、C点は、ロック状態においてダイオード37、38がいずれもオフするので、直流的にフローティング状態になる。このC点がフローティング状態になることによってノイズの飛び込みを受けやすく、位相ノイズ特性の劣化の恐れもある。
以上、本発明を実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
従来の一般的な周波数シンセサイザのブロック図である。 周波数シンセサイザがロックするまでのタイミングチャートである。 特許文献1に記載されている従来の周波数シンセサイザの構成を示す図である。 発明者の解析による図3記載の従来の周波数シンセサイザのタイミングチャートである。 本発明の一実施例の周波数シンセサイザの構成を示す図である。 本発明の一実施例の周波数シンセサイザの制御方法を示すフローチャートである。 本発明の一実施例における主要部の波形図である。 本発明の別な実施例の周波数シンセサイザの構成を示す図である。 本発明のさらに別な実施例の周波数シンセサイザの構成を示す図である。 図8におけるモニタ回路8−1の内部回路の一例を示す図である。
符号の説明
1、31 基準発振回路
2、32 位相比較回路
3、33 ローパスフィルタ
4 分周回路
5、95 電圧制御発振器(VCO)群
6 ロック検出器
7 VCO自動制御ブロック
8、8−1、8−2 モニタ回路
9 オアゲート
10 出力信号
11 制御電圧信号
12、13、23、24 補償用直流バイアス信号
14 基準クロック
15 帰還クロック
16、17、25、26 制御信号
18 ロック検出信号
19 アンロック禁止信号
20 ロック状態通知信号
21 リセット信号
22 VCO切換制御信号
34 電圧制御発振器(VCO)
44、47、52 可変容量ダイオード
53、54、61、62 補償用可変容量ダイオード
50 負性抵抗部
51 インダクタ
55、56、57、63、64 固定容量
58、59、60 スイッチ
70 VCO選択信号
71 容量バンク切替信号
72 時定数回路
73−1、73−2 電圧比較器
74 アップダウンカウンタ
75 チューナ用IC(Tuner IC)
76 ベースバンド用IC(Base Band IC)

Claims (7)

  1. 準クロックと帰還クロックとの位相を比較する位相比較回路と、
    前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、
    前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと、補償用可変容量ダイオードと、を含む電圧制御発振器と、
    前記電圧制御発振器の出力信号から前記帰還クロックを生成する帰還回路と、
    前記制御電圧信号をモニタし、前記補償用可変容量ダイオードに対する制御信号を出力するモニタ回路であって、前記制御電圧信号の電圧レベルが一定の電圧範囲外になったときに、前記制御信号の電圧レベルを変えるモニタ回路と、
    前記制御信号の電圧レベルが変わったときに前記周波数シンセサイザのロック状態が解除されないゆっくりとした電圧変化に鈍らせて前記補償用可変容量ダイオードに直流バイアス電圧を与える時定数回路と、
    を含む周波数シンセサイザであって、
    前記補償用可変容量ダイオードと、前記時定数回路と、を複数組備え、
    前記モニタ回路は、前記制御電圧信号の電圧レベルが前記一定の電圧範囲を上回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をハイレベルからローレベルに切り替え、前記制御電圧信号の電圧レベルが前記一定の電圧範囲を下回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をローレベルからハイレベルに切り替え、
    それぞれに対応した時定数回路が、前記ハイレベルからローレベルへの切り替え、または、ローレベルからハイレベルへの切り替えを前記ロック状態が解除されないゆっくりとした電圧変化に鈍らせて対応する前記補償用可変容量ダイオードに直流バイアスを与えるように構成された周波数シンセサイザ。
  2. 前記周波数シンセサイザは、ロック検出回路をさらに備え、前記モニタ回路が前記制御電圧信号について前記一定の電圧範囲からはずれたことを検出した場合、前記ロック検出回路がロック解除信号を出力することを禁止するロック解除信号出力禁止回路をさらに備えた請求項1記載の周波数シンセサイザ。
  3. 前記電圧制御発振器が、さらに、それぞれスイッチと直列接続された1個以上の固定容量を備え、
    前記モニタ回路が、前記制御電圧信号について一定の電圧範囲からはずれたことを検出した場合、前記補償用可変容量ダイオードの直流バイアス電圧を変えることによっては前記制御電圧信号を一定の電圧範囲に引き戻すことが不可能であれば、前記周波数シンセサイザは、前記スイッチの接続を変えて前記電圧制御発振器の容量値を変更するように構成された請求項1または2記載の周波数シンセサイザ。
  4. 前記第一の可変容量ダイオードと、前記補償用可変容量ダイオードと、前記スイッチと直列接続された1個以上の固定容量と、が実質的に並列に接続された電圧制御発振器である請求項3記載の周波数シンセサイザ。
  5. 前記モニタ回路が、
    前記一定の電圧範囲の上限電圧と前記制御電圧信号とを比較する第一の電圧比較器と、
    前記一定の電圧範囲の下限電圧と前記制御電圧信号とを比較する第二の電圧比較器と、
    前記第一または第二の電圧比較器のうち、一方の出力信号がカウントアップ信号入力端子に接続され、他方の出力信号がカウントダウン信号入力端子に接続され、前記周波数シンセサイザがアンロック状態のときにリセットされるアップダウンカウンタと、
    を備え、
    前記アップダウンカウンタのカウント値に応じて前記補償用可変容量ダイオードに対する制御信号の電圧レベルを変えるように構成されたモニタ回路である請求項1乃至4いずれか1項記載の周波数シンセサイザ。
  6. 周波数シンセサイザの制御方法であって、
    前記周波数シンセサイザが、
    基準クロックと帰還クロックとの位相を比較する位相比較回路と、
    前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、
    前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと、補償用可変容量ダイオードと、他の容量と、を備えた電圧制御発振器と、
    前記電圧制御発振器の生成するクロックから前記帰還クロックを生成する帰還回路と、
    を含み、
    前記周波数シンセサイザがロック状態であって、かつ、前記制御電圧信号が、一定の電圧範囲を外れた場合、
    前記補償用可変容量ダイオードの直流バイアス電圧を変えることによって、前記電圧制御発振器の発振周波数を変え、それによってさらに、前記位相比較回路とローパスフィルタ回路を介して前記制御電圧信号を一定の電圧範囲内に引き戻すことが可能であるときには、前記ロック状態を解除しないようにゆっくりと前記補償用可変容量ダイオードの直流バイアス電圧を変えることによりロック状態を維持しつつ前記制御電圧信号を一定の電圧範囲内に引き戻し、
    前記制御電圧信号を一定の電圧範囲内に引き戻す方向に、前記補償用可変容量ダイオードの直流バイアス電圧を変えることが不可能であるときには、前記他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す周波数シンセサイザの制御方法。
  7. 前記他の容量が、スイッチによりオンオフ制御された1個以上の固定容量であり、前記他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す処理が、前記スイッチを切り替えて電圧制御発振器の容量値を変更する処理を含む請求項6記載の周波数シンセサイザの制御方法。
JP2008134212A 2008-05-22 2008-05-22 周波数シンセサイザおよびその制御方法 Expired - Fee Related JP5147539B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008134212A JP5147539B2 (ja) 2008-05-22 2008-05-22 周波数シンセサイザおよびその制御方法
US12/470,503 US8013682B2 (en) 2008-05-22 2009-05-22 Frequency synthesizer and method for controlling same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134212A JP5147539B2 (ja) 2008-05-22 2008-05-22 周波数シンセサイザおよびその制御方法

Publications (2)

Publication Number Publication Date
JP2009284221A JP2009284221A (ja) 2009-12-03
JP5147539B2 true JP5147539B2 (ja) 2013-02-20

Family

ID=41341662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134212A Expired - Fee Related JP5147539B2 (ja) 2008-05-22 2008-05-22 周波数シンセサイザおよびその制御方法

Country Status (2)

Country Link
US (1) US8013682B2 (ja)
JP (1) JP5147539B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278491A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 周波数シンセサイザ
US9413365B2 (en) 2010-03-11 2016-08-09 Intel Deutschland Gmbh Oscillator with controllable frequency
US8274339B2 (en) * 2010-04-29 2012-09-25 Intel Corporation Automatic frequency control architecture with digital temperature compensation
US8421542B2 (en) * 2010-05-28 2013-04-16 Marvell World Trade Ltd. Method and apparatus for drift compensation in PLL
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
JP5670123B2 (ja) * 2010-08-20 2015-02-18 富士通株式会社 Pllシンセサイザ
US20120082193A1 (en) * 2010-08-25 2012-04-05 Qualcomm Incorporated Beamforming feedback options for mu-mimo
US8594216B2 (en) 2010-08-25 2013-11-26 Qualcomm Incorporated Beamforming feedback options for MU-MIMO
US8358159B1 (en) * 2011-03-10 2013-01-22 Applied Micro Circuits Corporation Adaptive phase-locked loop (PLL) multi-band calibration
US8674772B2 (en) * 2011-04-01 2014-03-18 Mediatek Inc. Oscillating signal generator utilized in phase-locked loop and method for controlling the oscillating signal generator
US9436197B1 (en) * 2012-04-06 2016-09-06 Marvell International Ltd. Adaptive opamp compensation
US8896521B2 (en) 2012-04-24 2014-11-25 Qualcomm Mems Technologies, Inc. Metal-insulator-metal capacitors on glass substrates
CN103391046B (zh) * 2012-05-07 2016-02-10 联咏科技股份有限公司 电感电容式压控振荡器电路
US9485814B2 (en) * 2013-01-04 2016-11-01 Integrated Illumination Systems, Inc. Systems and methods for a hysteresis based driver using a LED as a voltage reference
US8912854B2 (en) 2013-01-04 2014-12-16 International Business Machines Corporation Structure for an inductor-capacitor voltage-controlled oscillator
JP6217904B2 (ja) * 2013-06-11 2017-10-25 セイコーエプソン株式会社 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法
TWI625946B (zh) * 2016-08-19 2018-06-01 瑞昱半導體股份有限公司 傳收電路以及接收電路控制方法
WO2019205177A1 (zh) * 2018-04-28 2019-10-31 华为技术有限公司 一种锁相环

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2624323B1 (fr) * 1987-12-03 1994-03-25 Institut Francais Petrole Dispositif pour asservir un signal, en frequence et en phase, a celle d'un signal impose
JP2765383B2 (ja) 1992-07-03 1998-06-11 日本ビクター株式会社 画像記録装置における余剰現像液除去装置
JPH06326604A (ja) 1993-05-12 1994-11-25 Japan Radio Co Ltd 位相同期発振装置
JPH09162730A (ja) * 1995-11-29 1997-06-20 Internatl Business Mach Corp <Ibm> Pll回路
JPH1051304A (ja) 1996-08-02 1998-02-20 Oki Electric Ind Co Ltd Pll
US5986514A (en) * 1998-01-26 1999-11-16 Motorola, Inc. Self-biased voltage controlled oscillator (VCO) method and apparatus
US6133797A (en) * 1999-07-30 2000-10-17 Motorola, Inc. Self calibrating VCO correction circuit and method of operation
JP2002314413A (ja) * 2001-04-17 2002-10-25 Ando Electric Co Ltd 位相同期ループ回路
US6753738B1 (en) * 2001-06-25 2004-06-22 Silicon Laboratories, Inc. Impedance tuning circuit
GB2379104A (en) * 2001-08-21 2003-02-26 Zarlink Semiconductor Ltd Voltage controlled oscillators
JP2003304118A (ja) * 2002-04-09 2003-10-24 Mitsubishi Electric Corp Lc発振回路
WO2004004126A1 (en) * 2002-06-28 2004-01-08 Advanced Micro Devices, Inc. Phase-locked loop with automatic frequency tuning
KR100498484B1 (ko) * 2003-01-30 2005-07-01 삼성전자주식회사 넓은 주파수 대역에서 일정한 이득을 가지는 전압 제어발진기 및 그 방법
JP2005101956A (ja) * 2003-09-25 2005-04-14 Mitsubishi Electric Corp Pll周波数シンセサイザ
JP2007013898A (ja) 2005-07-04 2007-01-18 Sharp Corp Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置
TWI321909B (en) * 2006-11-17 2010-03-11 Sunplus Technology Co Ltd Switch capacitance and varactor bank applied to voltage controlled oscillator having constant kvco
US7471160B2 (en) * 2007-01-02 2008-12-30 International Business Machines Corporation Real-time frequency band selection circuit for use with a voltage controlled oscillator

Also Published As

Publication number Publication date
US8013682B2 (en) 2011-09-06
JP2009284221A (ja) 2009-12-03
US20090289724A1 (en) 2009-11-26

Similar Documents

Publication Publication Date Title
JP5147539B2 (ja) 周波数シンセサイザおよびその制御方法
JP4651298B2 (ja) 周波数自動補正pll回路
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US7512390B2 (en) System and method for tuning a frequency generator using an LC oscillator
US7940129B1 (en) Low KVCO phase-locked loop with large frequency drift handling capability
US20100259332A1 (en) Compensation circuit for voltage controlled oscillator
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
JP4471849B2 (ja) Pll周波数シンセサイザ回路及びその周波数チューニング方法
JP4355350B2 (ja) 発振周波数制御回路
JP4625849B2 (ja) 発振器制御装置
WO2008100378A1 (en) Plls covering wide operating frequency ranges
JP5027265B2 (ja) Pll装置
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US8310288B2 (en) PLL circuit
US11012079B1 (en) Continuous tuning of digitally switched voltage-controlled oscillator frequency bands
US7317778B2 (en) Phase-locked loop control circuit
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
JPH0993125A (ja) Pllシンセサイザ回路
JP2010081513A (ja) 信号処理装置及び信号処理方法
KR101373205B1 (ko) 위상 고정 루프, 위상 고정 루프용 주파수 조정회로, 위상 고정 루프의 락킹 방법
US8373465B1 (en) Electronic device and method for phase locked loop
KR100905836B1 (ko) 루프 안정도가 향상된 위상 동기 루프
JPH09307437A (ja) フェーズロックドループ回路
JP2005312028A (ja) 発振回路
JP5231931B2 (ja) Pll回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees