JP5147539B2 - 周波数シンセサイザおよびその制御方法 - Google Patents
周波数シンセサイザおよびその制御方法 Download PDFInfo
- Publication number
- JP5147539B2 JP5147539B2 JP2008134212A JP2008134212A JP5147539B2 JP 5147539 B2 JP5147539 B2 JP 5147539B2 JP 2008134212 A JP2008134212 A JP 2008134212A JP 2008134212 A JP2008134212 A JP 2008134212A JP 5147539 B2 JP5147539 B2 JP 5147539B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- control
- variable capacitance
- frequency synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000010355 oscillation Effects 0.000 claims description 41
- 230000008859 change Effects 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000001514 detection method Methods 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 6
- 230000007613 environmental effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 244000208734 Pisonia aculeata Species 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
(比較例)
2、32 位相比較回路
3、33 ローパスフィルタ
4 分周回路
5、95 電圧制御発振器(VCO)群
6 ロック検出器
7 VCO自動制御ブロック
8、8−1、8−2 モニタ回路
9 オアゲート
10 出力信号
11 制御電圧信号
12、13、23、24 補償用直流バイアス信号
14 基準クロック
15 帰還クロック
16、17、25、26 制御信号
18 ロック検出信号
19 アンロック禁止信号
20 ロック状態通知信号
21 リセット信号
22 VCO切換制御信号
34 電圧制御発振器(VCO)
44、47、52 可変容量ダイオード
53、54、61、62 補償用可変容量ダイオード
50 負性抵抗部
51 インダクタ
55、56、57、63、64 固定容量
58、59、60 スイッチ
70 VCO選択信号
71 容量バンク切替信号
72 時定数回路
73−1、73−2 電圧比較器
74 アップダウンカウンタ
75 チューナ用IC(Tuner IC)
76 ベースバンド用IC(Base Band IC)
Claims (7)
- 基準クロックと帰還クロックとの位相を比較する位相比較回路と、
前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、
前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと、補償用可変容量ダイオードと、を含む電圧制御発振器と、
前記電圧制御発振器の出力信号から前記帰還クロックを生成する帰還回路と、
前記制御電圧信号をモニタし、前記補償用可変容量ダイオードに対する制御信号を出力するモニタ回路であって、前記制御電圧信号の電圧レベルが一定の電圧範囲外になったときに、前記制御信号の電圧レベルを変えるモニタ回路と、
前記制御信号の電圧レベルが変わったときに前記周波数シンセサイザのロック状態が解除されないゆっくりとした電圧変化に鈍らせて前記補償用可変容量ダイオードに直流バイアス電圧を与える時定数回路と、
を含む周波数シンセサイザであって、
前記補償用可変容量ダイオードと、前記時定数回路と、を複数組備え、
前記モニタ回路は、前記制御電圧信号の電圧レベルが前記一定の電圧範囲を上回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をハイレベルからローレベルに切り替え、前記制御電圧信号の電圧レベルが前記一定の電圧範囲を下回った場合に、前記複数の補償用可変容量ダイオードのうち少なくともひとつの補償用可変容量ダイオードに対する制御信号をローレベルからハイレベルに切り替え、
それぞれに対応した時定数回路が、前記ハイレベルからローレベルへの切り替え、または、ローレベルからハイレベルへの切り替えを前記ロック状態が解除されないゆっくりとした電圧変化に鈍らせて対応する前記補償用可変容量ダイオードに直流バイアスを与えるように構成された周波数シンセサイザ。 - 前記周波数シンセサイザは、ロック検出回路をさらに備え、前記モニタ回路が前記制御電圧信号について前記一定の電圧範囲からはずれたことを検出した場合、前記ロック検出回路がロック解除信号を出力することを禁止するロック解除信号出力禁止回路をさらに備えた請求項1記載の周波数シンセサイザ。
- 前記電圧制御発振器が、さらに、それぞれスイッチと直列接続された1個以上の固定容量を備え、
前記モニタ回路が、前記制御電圧信号について一定の電圧範囲からはずれたことを検出した場合、前記補償用可変容量ダイオードの直流バイアス電圧を変えることによっては前記制御電圧信号を一定の電圧範囲に引き戻すことが不可能であれば、前記周波数シンセサイザは、前記スイッチの接続を変えて前記電圧制御発振器の容量値を変更するように構成された請求項1または2記載の周波数シンセサイザ。 - 前記第一の可変容量ダイオードと、前記補償用可変容量ダイオードと、前記スイッチと直列接続された1個以上の固定容量と、が実質的に並列に接続された電圧制御発振器である請求項3記載の周波数シンセサイザ。
- 前記モニタ回路が、
前記一定の電圧範囲の上限電圧と前記制御電圧信号とを比較する第一の電圧比較器と、
前記一定の電圧範囲の下限電圧と前記制御電圧信号とを比較する第二の電圧比較器と、
前記第一または第二の電圧比較器のうち、一方の出力信号がカウントアップ信号入力端子に接続され、他方の出力信号がカウントダウン信号入力端子に接続され、前記周波数シンセサイザがアンロック状態のときにリセットされるアップダウンカウンタと、
を備え、
前記アップダウンカウンタのカウント値に応じて前記補償用可変容量ダイオードに対する制御信号の電圧レベルを変えるように構成されたモニタ回路である請求項1乃至4いずれか1項記載の周波数シンセサイザ。 - 周波数シンセサイザの制御方法であって、
前記周波数シンセサイザが、
基準クロックと帰還クロックとの位相を比較する位相比較回路と、
前記位相比較回路の出力信号を平滑化して制御電圧信号を生成するローパスフィルタと、
前記制御電圧信号によって直流バイアス電圧が制御された第一の可変容量ダイオードと、補償用可変容量ダイオードと、他の容量と、を備えた電圧制御発振器と、
前記電圧制御発振器の生成するクロックから前記帰還クロックを生成する帰還回路と、
を含み、
前記周波数シンセサイザがロック状態であって、かつ、前記制御電圧信号が、一定の電圧範囲を外れた場合、
前記補償用可変容量ダイオードの直流バイアス電圧を変えることによって、前記電圧制御発振器の発振周波数を変え、それによってさらに、前記位相比較回路とローパスフィルタ回路を介して前記制御電圧信号を一定の電圧範囲内に引き戻すことが可能であるときには、前記ロック状態を解除しないようにゆっくりと前記補償用可変容量ダイオードの直流バイアス電圧を変えることによりロック状態を維持しつつ前記制御電圧信号を一定の電圧範囲内に引き戻し、
前記制御電圧信号を一定の電圧範囲内に引き戻す方向に、前記補償用可変容量ダイオードの直流バイアス電圧を変えることが不可能であるときには、前記他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す周波数シンセサイザの制御方法。 - 前記他の容量が、スイッチによりオンオフ制御された1個以上の固定容量であり、前記他の容量の容量値を切り替えて電圧制御発振器のディジタルチューニングからやり直す処理が、前記スイッチを切り替えて電圧制御発振器の容量値を変更する処理を含む請求項6記載の周波数シンセサイザの制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134212A JP5147539B2 (ja) | 2008-05-22 | 2008-05-22 | 周波数シンセサイザおよびその制御方法 |
US12/470,503 US8013682B2 (en) | 2008-05-22 | 2009-05-22 | Frequency synthesizer and method for controlling same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008134212A JP5147539B2 (ja) | 2008-05-22 | 2008-05-22 | 周波数シンセサイザおよびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009284221A JP2009284221A (ja) | 2009-12-03 |
JP5147539B2 true JP5147539B2 (ja) | 2013-02-20 |
Family
ID=41341662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008134212A Expired - Fee Related JP5147539B2 (ja) | 2008-05-22 | 2008-05-22 | 周波数シンセサイザおよびその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8013682B2 (ja) |
JP (1) | JP5147539B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010278491A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 周波数シンセサイザ |
US9413365B2 (en) | 2010-03-11 | 2016-08-09 | Intel Deutschland Gmbh | Oscillator with controllable frequency |
US8274339B2 (en) * | 2010-04-29 | 2012-09-25 | Intel Corporation | Automatic frequency control architecture with digital temperature compensation |
US8421542B2 (en) * | 2010-05-28 | 2013-04-16 | Marvell World Trade Ltd. | Method and apparatus for drift compensation in PLL |
US8248167B2 (en) * | 2010-06-28 | 2012-08-21 | Mstar Semiconductor, Inc. | VCO frequency temperature compensation system for PLLs |
JP5670123B2 (ja) * | 2010-08-20 | 2015-02-18 | 富士通株式会社 | Pllシンセサイザ |
US20120082193A1 (en) * | 2010-08-25 | 2012-04-05 | Qualcomm Incorporated | Beamforming feedback options for mu-mimo |
US8594216B2 (en) | 2010-08-25 | 2013-11-26 | Qualcomm Incorporated | Beamforming feedback options for MU-MIMO |
US8358159B1 (en) * | 2011-03-10 | 2013-01-22 | Applied Micro Circuits Corporation | Adaptive phase-locked loop (PLL) multi-band calibration |
US8674772B2 (en) * | 2011-04-01 | 2014-03-18 | Mediatek Inc. | Oscillating signal generator utilized in phase-locked loop and method for controlling the oscillating signal generator |
US9436197B1 (en) * | 2012-04-06 | 2016-09-06 | Marvell International Ltd. | Adaptive opamp compensation |
US8896521B2 (en) | 2012-04-24 | 2014-11-25 | Qualcomm Mems Technologies, Inc. | Metal-insulator-metal capacitors on glass substrates |
CN103391046B (zh) * | 2012-05-07 | 2016-02-10 | 联咏科技股份有限公司 | 电感电容式压控振荡器电路 |
US9485814B2 (en) * | 2013-01-04 | 2016-11-01 | Integrated Illumination Systems, Inc. | Systems and methods for a hysteresis based driver using a LED as a voltage reference |
US8912854B2 (en) | 2013-01-04 | 2014-12-16 | International Business Machines Corporation | Structure for an inductor-capacitor voltage-controlled oscillator |
JP6217904B2 (ja) * | 2013-06-11 | 2017-10-25 | セイコーエプソン株式会社 | 発振回路、振動デバイス、電子機器、移動体および振動デバイスの製造方法 |
TWI625946B (zh) * | 2016-08-19 | 2018-06-01 | 瑞昱半導體股份有限公司 | 傳收電路以及接收電路控制方法 |
WO2019205177A1 (zh) * | 2018-04-28 | 2019-10-31 | 华为技术有限公司 | 一种锁相环 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2624323B1 (fr) * | 1987-12-03 | 1994-03-25 | Institut Francais Petrole | Dispositif pour asservir un signal, en frequence et en phase, a celle d'un signal impose |
JP2765383B2 (ja) | 1992-07-03 | 1998-06-11 | 日本ビクター株式会社 | 画像記録装置における余剰現像液除去装置 |
JPH06326604A (ja) | 1993-05-12 | 1994-11-25 | Japan Radio Co Ltd | 位相同期発振装置 |
JPH09162730A (ja) * | 1995-11-29 | 1997-06-20 | Internatl Business Mach Corp <Ibm> | Pll回路 |
JPH1051304A (ja) | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | Pll |
US5986514A (en) * | 1998-01-26 | 1999-11-16 | Motorola, Inc. | Self-biased voltage controlled oscillator (VCO) method and apparatus |
US6133797A (en) * | 1999-07-30 | 2000-10-17 | Motorola, Inc. | Self calibrating VCO correction circuit and method of operation |
JP2002314413A (ja) * | 2001-04-17 | 2002-10-25 | Ando Electric Co Ltd | 位相同期ループ回路 |
US6753738B1 (en) * | 2001-06-25 | 2004-06-22 | Silicon Laboratories, Inc. | Impedance tuning circuit |
GB2379104A (en) * | 2001-08-21 | 2003-02-26 | Zarlink Semiconductor Ltd | Voltage controlled oscillators |
JP2003304118A (ja) * | 2002-04-09 | 2003-10-24 | Mitsubishi Electric Corp | Lc発振回路 |
WO2004004126A1 (en) * | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
KR100498484B1 (ko) * | 2003-01-30 | 2005-07-01 | 삼성전자주식회사 | 넓은 주파수 대역에서 일정한 이득을 가지는 전압 제어발진기 및 그 방법 |
JP2005101956A (ja) * | 2003-09-25 | 2005-04-14 | Mitsubishi Electric Corp | Pll周波数シンセサイザ |
JP2007013898A (ja) | 2005-07-04 | 2007-01-18 | Sharp Corp | Pll周波数シンセサイザおよびこれを用いた集積回路ならびに通信装置 |
TWI321909B (en) * | 2006-11-17 | 2010-03-11 | Sunplus Technology Co Ltd | Switch capacitance and varactor bank applied to voltage controlled oscillator having constant kvco |
US7471160B2 (en) * | 2007-01-02 | 2008-12-30 | International Business Machines Corporation | Real-time frequency band selection circuit for use with a voltage controlled oscillator |
-
2008
- 2008-05-22 JP JP2008134212A patent/JP5147539B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-22 US US12/470,503 patent/US8013682B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8013682B2 (en) | 2011-09-06 |
JP2009284221A (ja) | 2009-12-03 |
US20090289724A1 (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5147539B2 (ja) | 周波数シンセサイザおよびその制御方法 | |
JP4651298B2 (ja) | 周波数自動補正pll回路 | |
US7019569B2 (en) | Method of implementing multi-transfer curve phase lock loop | |
US7512390B2 (en) | System and method for tuning a frequency generator using an LC oscillator | |
US7940129B1 (en) | Low KVCO phase-locked loop with large frequency drift handling capability | |
US20100259332A1 (en) | Compensation circuit for voltage controlled oscillator | |
US7808288B2 (en) | System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL) | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
JP4355350B2 (ja) | 発振周波数制御回路 | |
JP4625849B2 (ja) | 発振器制御装置 | |
WO2008100378A1 (en) | Plls covering wide operating frequency ranges | |
JP5027265B2 (ja) | Pll装置 | |
KR100706575B1 (ko) | 고속 락 기능을 갖는 주파수 합성기 | |
US8310288B2 (en) | PLL circuit | |
US11012079B1 (en) | Continuous tuning of digitally switched voltage-controlled oscillator frequency bands | |
US7317778B2 (en) | Phase-locked loop control circuit | |
KR100918860B1 (ko) | 루프필터 보상회로를 구비하는 주파수 합성기 | |
JPH0993125A (ja) | Pllシンセサイザ回路 | |
JP2010081513A (ja) | 信号処理装置及び信号処理方法 | |
KR101373205B1 (ko) | 위상 고정 루프, 위상 고정 루프용 주파수 조정회로, 위상 고정 루프의 락킹 방법 | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
KR100905836B1 (ko) | 루프 안정도가 향상된 위상 동기 루프 | |
JPH09307437A (ja) | フェーズロックドループ回路 | |
JP2005312028A (ja) | 発振回路 | |
JP5231931B2 (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121127 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5147539 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |