JP4625849B2 - 発振器制御装置 - Google Patents

発振器制御装置 Download PDF

Info

Publication number
JP4625849B2
JP4625849B2 JP2008042876A JP2008042876A JP4625849B2 JP 4625849 B2 JP4625849 B2 JP 4625849B2 JP 2008042876 A JP2008042876 A JP 2008042876A JP 2008042876 A JP2008042876 A JP 2008042876A JP 4625849 B2 JP4625849 B2 JP 4625849B2
Authority
JP
Japan
Prior art keywords
value
signal
oscillator
operating current
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008042876A
Other languages
English (en)
Other versions
JP2009201016A (ja
Inventor
林 弘 幸 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008042876A priority Critical patent/JP4625849B2/ja
Priority to US12/390,826 priority patent/US20090212876A1/en
Publication of JP2009201016A publication Critical patent/JP2009201016A/ja
Application granted granted Critical
Publication of JP4625849B2 publication Critical patent/JP4625849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

本発明は、発振器制御装置に関するものである。
近年、アナログ設計には、デジタルと同じプロセスの使用、及び低電圧での動作が要求されている。そのため、従来と同等の安定性を得ることが困難になってきている。ＲＦ（Radio Frequency：無線周波）通信装置の回路構成部品の１つであるＶＣＯ（Voltage Controlled Oscillator：電圧制御発振器）には、プロセス及び環境変動に対する特性の安定化が求められる。通信特性を保証する上で、安定した位相雑音特性を実現することが特に重要であると言える。
電圧制御発振器は制御電圧を固定した状態において、動作電流の変化に伴い発振周波数が変化する。このとき、位相雑音特性を同時に観測すると、発振周波数が極大となった電流値において位相雑音が最小となる関係があることが知られている。
このような関係を利用して、動作電流を変化させながら電圧制御発振器の発振周波数をカウンタ等で検出し、発振周波数が極大値となる動作電流の値を抽出し、実使用時にこの抽出した値を動作電流に設定する動作電流調整装置が提案されている（例えば特許文献１参照）。
しかし、必要とする検出器の周波数分解能を達成するためには長い検出時間が必要となる。そのため、安定した位相雑音特性を得ることに時間がかかるという問題を有していた。
特開２００７−２５１２２８号公報
本発明は安定した位相雑音特性を高速に得ることができる発振器制御装置を提供することを目的とする。
本発明の一態様による発振器制御装置は、動作電流制御信号に基づく動作電流を供給する可変電流源を含み、発振器調整ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器と、前記発振信号と基準信号との間の位相差を算出し、位相差信号を出力する位相差算出部と、前記デジタル制御発振器の発振周波数を設定するための周波数命令ワードと前記位相差信号との差分を平滑化して、前記発振器調整ワードを出力するフィルタと、前記発振器調整ワードを測定し、前記動作電流制御信号を出力する制御部と、を備え、前記制御部は、前記動作電流の値を変化させるように前記動作電流制御信号を出力し、前記発振器調整ワードが極大値となる前記動作電流の値を抽出し、前記可変電流源が供給する動作電流がこの抽出した値となるように前記動作電流制御信号を出力するものである。
また、本発明の一態様による発振器制御装置は、動作電流制御信号に基づく動作電流を供給する可変電流源を含み、発振器調整ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器と、前記発振信号と基準信号との間の位相差を算出し、位相差信号を出力する位相差算出部と、前記デジタル制御発振器の発振周波数を設定するための周波数命令ワードと前記位相差信号との差分を平滑化して、前記発振器調整ワードを出力するフィルタと、前記発振器調整ワードを測定し、前記動作電流制御信号を出力する制御部と、を備え、前記制御部は、前記動作電流の値を変化させるように前記動作電流制御信号を出力し、前記発振器調整ワードが極小値となる前記動作電流の値を抽出し、前記可変電流源が供給する動作電流がこの抽出した値となるように前記動作電流制御信号を出力するものである。
本発明によれば、安定した位相雑音特性を高速に得ることができる。
以下、本発明の実施の形態による発振器制御装置を図面に基づいて説明する。
図１に本発明の実施形態に係る発振器制御装置の概略構成を示す。発振器制御装置はデジタル制御発振器（以下ＤＣＯ）１、カウンタ２、ＴＤＣ（Time to Digital Converter）３、加算器４、減算器５、デジタルフィルタ６、及び制御部７を備え、ＡＤＰＬＬ（All Digital Phased Locked Loop）の構成になっている。ＤＣＯ１は外部制御信号により離散的に発振周波数が制御可能な発振器である。
カウンタ２はＤＣＯ１の出力（発振信号）と基準信号Ｒｅｆとの位相差を算出する。ＴＤＣ３はＤＣＯ１の出力と基準信号Ｒｅｆとの位相差をカウンタ２より細かい精度で、デジタル表現できる時間計測デバイスである。加算器４はカウンタ２の出力とＴＤＣ３の出力とを加算して、加算値を減算器５へ出力する。カウンタ２、ＴＤＣ３、及び加算器４によりＤＣＯ１から出力される発振信号と基準信号Ｒｅｆとの位相差が算出されることになる。
減算器５は加算器４から出力される加算値と、周波数設定値ＦＣＷ（Frequency Command Word：周波数命令ワード）との差分を算出し、差分値をデジタルフィルタ６へ出力する。周波数設定値ＦＣＷは基準周波数当たりの位相変化量である。
デジタルフィルタ６は与えられた差分値を平滑化し、ＤＣＯ１の発振周波数を制御する信号ＯＴＷ（Oscillator Tuning Word：発振器調整ワード）を出力する。信号ＯＴＷはＤＣＯ１及び制御部７に与えられる。制御部７はＤＣＯ１に含まれる可変電流源１４へ動作電流制御信号を出力する。可変電流源１４は動作電流制御信号に応じた動作電流（バイアス電流）をＤＣＯ１に供給する。
ＤＣＯ１の発振周波数が周波数制御値ＦＣＷで設定される値から大きく（小さく）なった場合、減算器５で算出された差分値に基づき、デジタルフィルタ６からＤＣＯ１へ発振周波数を下げる（上げる）よう制御する信号ＯＴＷが出力される。このようにしてＤＣＯ１の発振周波数が一定となるような制御が行われる。
各信号及び制御値の一例を図２に示す。例えば基準信号Ｒｅｆの周波数を４０ＭＨｚ、ＤＣＯ１の発振周波数を２４００ＭＨｚとすると、このＡＤＰＬＬは４０ＭＨｚで動作していることになり、周波数制御値ＦＣＷが１変化することは、ＤＣＯ１の出力周波数が４０ＭＨｚ変化することに相当する。
フィードバックが正常に動作していれば、周波数制御値ＦＣＷが６０のとき、ＤＣＯ１の出力周波数は２４００ＭＨｚであり、基準信号Ｒｅｆの１周期毎のカウンタ２の出力はほぼ６０となる。このカウンタ２の出力にＴＤＣ３で算出した位相差Δを加えた位相６０±Δは平均６０となる。
図３にＤＣＯ１の構成の一例を示す。ＤＣＯ１はインダクタ１０、１１、ｎ個（ｎは２以上の整数）のキャパシタＣ１〜Ｃｎ、ｎＭＯＳトランジスタ１２、１３、及び可変電流源１４を有する。可変電流源１４は制御部７から出力される動作電流制御信号が与えられ、これに応じた動作電流（バイアス電流）を供給する。
キャパシタＣ１〜Ｃｎは並列に接続されたＭＯＳ型のキャパシタである。ｎビットの信号ＯＴＷの各ビットの値により、キャパシタＣ１〜Ｃｎの各々のバックゲート電圧が制御される。
例えば信号ＯＴＷの１つのビットが１のとき、対応するキャパシタのバックゲート電圧が増加し、容量値が増加する。また、信号ＯＴＷの１つのビットが０のとき、対応するキャパシタのバックゲート電圧が減少し、容量値が減少する。信号ＯＴＷの値によりキャパシタＣ１〜Ｃｎの合成容量値が切り替えられ、ＤＣＯ１の発振周波数を変化させることができる。
信号ＯＴＷの値とＤＣＯ１の発振周波数Ｆｄｃｏとは図４に示すような関係を有する。信号ＯＴＷの値が大きくなると、容量値が増加したキャパシタが増えるため、合成容量値が増加し、発振周波数が低下する。このようにＤＣＯ１は信号ＯＴＷにより制御可能な離散的な出力周波数を有する発振器である。
次に、一般的なＤＣＯのバイアス電流と発振周波数の関係、及びバイアス電流と位相雑音の関係について説明する。図５（ａ）にＤＣＯのバイアス電流と発振周波数の関係、図５（ｂ）にバイアス電流と位相雑音の関係を示す。
図５に示すように、バイアス電流を変化させると発振周波数が変化する。このとき、位相雑音特性を同時に観測すると、発振周波数が極大となった電流値において、位相雑音が最小となることがわかる。すなわち、発振周波数が極大となった電流値において、最も位相雑音特性が良好になる。
続いて、図１に示すようなＡＤＰＬＬにおけるＤＣＯ１のバイアス電流と信号ＯＴＷの値の関係、及びバイアス電流と位相雑音の関係について説明する。図６（ａ）にＤＣＯ１のバイアス電流とＤＣＯ１に与えられる信号ＯＴＷの値の関係、図６（ｂ）にバイアス電流と位相雑音の関係を示す。
上述のようにＡＤＰＬＬにおけるＤＣＯ１では発振周波数が一定となるような制御が行われる。そのため、バイアス電流の変化に伴う発振周波数の変化を抑制（補正）するように信号ＯＴＷの値が変化する。
例えば、バイアス電流の変化に伴って発振周波数が大きくなる場合、信号ＯＴＷの値は発振周波数を小さくするように変化する。すなわち信号ＯＴＷの値が増加する。また、バイアス電流の変化に伴って発振周波数が小さくなる場合、信号ＯＴＷの値は発振周波数を大きくするように変化する。すなわち信号ＯＴＷの値が減少する。
従って、図６（ａ）に示すように、ＤＣＯの発振周波数が極大値となるバイアス電流のときに、発振周波数を一定にするため信号ＯＴＷの値は極大値をとる。このとき、位相雑音特性を同時に観測すると、信号ＯＴＷの値が極大となった電流値において、位相雑音が最小となることがわかる。すなわち、信号ＯＴＷの値が極大となった電流値において、最も位相雑音特性が良好になる。信号ＯＴＷの値はバイアス電流の変化に対して十分な変化量を有するものである。
本実施形態では、このバイアス電流と位相雑音の関係を利用し、バイアス電流による信号ＯＴＷの値の変化を制御部７が観測して、最適なバイアス電流を検出する。
制御部７の動作について説明する。制御部７は電源投入時などの動作開始時にＤＣＯ１のバイアス電流を十分大きな値（例えば上限値）に設定する。そしてこの時の信号ＯＴＷの値を検出し、記憶する。信号ＯＴＷの値を複数回（所定時間）検出して、その平均値を記憶するようにしてもよい。信号ＯＴＷの値を格納する記憶領域は制御部７の内部に設けるようしてもよいし、制御部７の外部に設けるようにしてもよい。
次に、制御部７はバイアス電流を所定値だけ減少させ、この時の信号ＯＴＷの値を検出して記憶する。これをバイアス電流が十分小さい値（例えば下限値）になるまで繰り返す。
これにより、図６（ａ）に示すようなバイアス電流と信号ＯＴＷの値が得られる。上述のように、信号ＯＴＷの値が極大となるバイアス電流の時に位相雑音特性は最も良くなる。
従って、制御部７は信号ＯＴＷの値が極大となるバイアス電流値を検出して記憶し、この発振器制御装置の実使用時に、記憶したバイアス電流値をＤＣＯ１の可変電流源１４に設定する。信号ＯＴＷの値はｋＨｚ程度の解像度があり、信号ＯＴＷの極小値は短時間で得られるため、安定した位相雑音特性を高速に得ることができる。
このように、本実施形態による発振器制御装置は、安定した位相雑音特性を高速に得ることができる。また、ＡＤＰＬＬ内にもともと存在していた信号ＯＴＷの値を利用するものであるため、大きな面積増大を招くことなく実装することができる。
上述した実施の形態は一例であって限定的なものではないと考えられるべきである。例えば、上記実施形態では制御部７はバイアス電流を十分大きい値から十分小さい値へ変化させていたが、検出した信号ＯＴＷの値が増加から減少に転じた時点でバイアス電流のスイープを終了するようにしてもよい。
また、上記実施形態では、制御部７がバイアス電流を徐々に減少させながら信号ＯＴＷの値を検出していたが、徐々に増加させながら信号ＯＴＷの値を検出するようにしてもよい。このとき、バイアス電流の初期設定値がＤＣＯ１の発振可能な値となるようにする。
また、上記実施形態ではＤＣＯ１のバイアス電流と信号ＯＴＷの値が図６（ａ）に示すような上に凸な関係を有する例を用いて説明したが、図７に示すような下に凸の関係を有する場合は、制御部７は信号ＯＴＷの値の極小値を検出し、その時のバイアス電流値を実使用時にＤＣＯ１の可変電流源１４に設定する。
例えばＤＣＯ１が、信号ＯＴＷの値が大きいほど発振周波数が高くなるときや、バイアス電流と発振周波数の関係が図５（ａ）とは反対の下に凸となるときなどが該当する。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明の実施形態による発振器制御装置の概略構成図である。 同実施形態による発振器制御装置における各信号の値及び制御値の一例を示す図である。 ＤＣＯの概略構成図である。 ＯＴＷ値とＤＣＯの発振周波数の関係を示すグラフである。 ＤＣＯのバイアス電流と発振周波数の関係及びバイアス電流と位相雑音の関係を示すグラフである。 ＡＤＰＬＬにおけるＤＣＯのバイアス電流とＯＴＷ値の関係及びバイアス電流と位相雑音の関係を示すグラフである。 ＡＤＰＬＬにおけるＤＣＯのバイアス電流とＯＴＷ値の関係の別の例を示すグラフである。
符号の説明
１ ＤＣＯ
２ カウンタ
３ ＴＤＣ
４ 加算器
５ 減算器
６ デジタルフィルタ
７ 制御部
１４ 可変電流源

Claims (5)

  1. 動作電流制御信号に基づく動作電流を供給する可変電流源を含み、発振器調整ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器と、
    前記発振信号と基準信号との間の位相差を算出し、位相差信号を出力する位相差算出部と、
    前記デジタル制御発振器の発振周波数を設定するための周波数命令ワードと前記位相差信号との差分を平滑化して、前記発振器調整ワードを出力するフィルタと、
    前記発振器調整ワードを測定し、前記動作電流制御信号を出力する制御部と、
    を備え、
    前記制御部は、前記動作電流の値を変化させるように前記動作電流制御信号を出力し、前記発振器調整ワードが極大値となる前記動作電流の値を抽出し、前記可変電流源が供給する動作電流がこの抽出した値となるように前記動作電流制御信号を出力する発振器制御装置。
  2. 前記デジタル制御発振器は、前記発振器調整ワードの値が大きいほど前記発振周波数の低い発振信号を出力することを特徴とする請求項１に記載の発振器制御装置。
  3. 動作電流制御信号に基づく動作電流を供給する可変電流源を含み、発振器調整ワードに応じた発振周波数の発振信号を出力するデジタル制御発振器と、
    前記発振信号と基準信号との間の位相差を算出し、位相差信号を出力する位相差算出部と、
    前記デジタル制御発振器の発振周波数を設定するための周波数命令ワードと前記位相差信号との差分を平滑化して、前記発振器調整ワードを出力するフィルタと、
    前記発振器調整ワードを測定し、前記動作電流制御信号を出力する制御部と、
    を備え、
    前記制御部は、前記動作電流の値を変化させるように前記動作電流制御信号を出力し、前記発振器調整ワードが極小値となる前記動作電流の値を抽出し、前記可変電流源が供給する動作電流がこの抽出した値となるように前記動作電流制御信号を出力する発振器制御装置。
  4. 前記デジタル制御発振器は、前記発振器調整ワードの値が大きいほど前記発振周波数の高い発振信号を出力することを特徴とする請求項３に記載の発振器制御装置。
  5. 前記制御部は前記発振器調整ワードの所定時間の平均値を測定することを特徴とする請求項１乃至４のいずれかに記載の発振器制御装置。
JP2008042876A 2008-02-25 2008-02-25 発振器制御装置 Expired - Fee Related JP4625849B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008042876A JP4625849B2 (ja) 2008-02-25 2008-02-25 発振器制御装置
US12/390,826 US20090212876A1 (en) 2008-02-25 2009-02-23 Oscillator controlling apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008042876A JP4625849B2 (ja) 2008-02-25 2008-02-25 発振器制御装置

Publications (2)

Publication Number Publication Date
JP2009201016A JP2009201016A (ja) 2009-09-03
JP4625849B2 true JP4625849B2 (ja) 2011-02-02

Family

ID=40997714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042876A Expired - Fee Related JP4625849B2 (ja) 2008-02-25 2008-02-25 発振器制御装置

Country Status (2)

Country Link
US (1) US20090212876A1 (ja)
JP (1) JP4625849B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668082B2 (ja) * 2011-01-26 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5727961B2 (ja) * 2012-03-30 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置及びバラツキ情報取得プログラム
JP2014135641A (ja) * 2013-01-10 2014-07-24 Renesas Electronics Corp 発振回路と、それを用いた無線通信装置および半導体装置
JP2016127566A (ja) 2015-01-08 2016-07-11 株式会社東芝 局部発振器
CN105530009A (zh) * 2015-07-10 2016-04-27 北京中电华大电子设计有限责任公司 一种能够实现100Hz频率精度的数控振荡器
EP3217558B1 (en) * 2016-03-11 2020-05-13 Socionext Inc. Timing-difference measurement
TWI783416B (zh) * 2021-03-24 2022-11-11 瑞昱半導體股份有限公司 全數位鎖相迴路及其校正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333487A (ja) * 2005-05-24 2006-12-07 Infineon Technologies Ag デジタル位相同期ループおよび位相同期ループにおける干渉成分を補正する方法
JP2007251228A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336134B1 (en) * 2004-06-25 2008-02-26 Rf Micro Devices, Inc. Digitally controlled oscillator
US20070223639A1 (en) * 2006-03-22 2007-09-27 Reinhold Unterricker Phase-locked loop
US20090003501A1 (en) * 2007-06-29 2009-01-01 Gunter Steinbach Offset Error Mitigation in a Phase-Locked Loop Circuit with a Digital Loop Filter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333487A (ja) * 2005-05-24 2006-12-07 Infineon Technologies Ag デジタル位相同期ループおよび位相同期ループにおける干渉成分を補正する方法
JP2007251228A (ja) * 2006-03-13 2007-09-27 Toshiba Corp 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法

Also Published As

Publication number Publication date
JP2009201016A (ja) 2009-09-03
US20090212876A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
JP4625849B2 (ja) 発振器制御装置
TWI596905B (zh) 用於控制數位式鎖相迴路中之溫度及電源供應電壓漂移的裝置及系統
US8515374B2 (en) PLL circuit, and radio communication apparatus equipped with same
JP5147539B2 (ja) 周波数シンセサイザおよびその制御方法
JP2010252289A (ja) 電圧制御発振器のための補償回路
JP6177155B2 (ja) 発振回路および周波数シンセサイザ
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
KR101622927B1 (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US11031942B2 (en) Frequency generator and associated method
JP5205427B2 (ja) 局部発振器
JP4355350B2 (ja) 発振周波数制御回路
JP2011259331A (ja) Ｐｌｌ回路
JP5426316B2 (ja) 周波数シンセサイザ
US8674780B2 (en) Oscillator with frequency adjustment
US20170264333A1 (en) Semiconductor integrated circuit device and wireless communication apparatus
KR101065818B1 (ko) 변동 보정 방법, ｐｌｌ 회로 및 반도체 집적 회로
JP2012205137A (ja) Ｐｌｌ回路
US20110260760A1 (en) Voltage control oscillator and control method thereof
US9252784B2 (en) Device and method for controlling output amplitude of voltage control oscillator in electronic device
JP2011188323A (ja) Ｐｌｌ回路
US11429134B2 (en) Clock circuit portions
KR20120023997A (ko) 3단계 코어스 튜닝 기법이 적용된 광대역 능동 인덕터를 사용하는 디지털 제어 발진 방법 및 장치
JP2005312028A (ja) 発振回路
JP2017157921A (ja) 位相同期回路
JP2010093761A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101015

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees