KR100918860B1 - 루프필터 보상회로를 구비하는 주파수 합성기 - Google Patents

루프필터 보상회로를 구비하는 주파수 합성기

Info

Publication number
KR100918860B1
KR100918860B1 KR1020070092603A KR20070092603A KR100918860B1 KR 100918860 B1 KR100918860 B1 KR 100918860B1 KR 1020070092603 A KR1020070092603 A KR 1020070092603A KR 20070092603 A KR20070092603 A KR 20070092603A KR 100918860 B1 KR100918860 B1 KR 100918860B1
Authority
KR
South Korea
Prior art keywords
voltage
loop filter
output
frequency synthesizer
input terminal
Prior art date
Application number
KR1020070092603A
Other languages
English (en)
Other versions
KR20090027406A (ko
Inventor
이행수
유우성
Original Assignee
엘아이지넥스원 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘아이지넥스원 주식회사 filed Critical 엘아이지넥스원 주식회사
Priority to KR1020070092603A priority Critical patent/KR100918860B1/ko
Publication of KR20090027406A publication Critical patent/KR20090027406A/ko
Application granted granted Critical
Publication of KR100918860B1 publication Critical patent/KR100918860B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 루프 필터의 출력이 전압제어 발진기의 입력전압 허용범위에 도달하지 못해 발생되는 언로크(unlock) 상태를 방지하는 루프필터 보상회로를 구비하는 주파수 합성기에 관한 것이다. 이러한 본 발명은 주파수 신호를 발생시키는 전압제어 발진기; 전압제어 발진기가 발진한 주파수 신호를 분주시키는 분주기; 기준 주파수 신호를 발생시키는 온도보상 수정발진기; 분주기가 분주시킨 주파수 신호를 온도보상 수정발진기가 발진한 기준 주파수 신호와 비교하며, 차이만큼 펄스 전압을 출력하는 위상 검파기; 위상 검파기가 출력한 펄스 전압의 평균값을 DC 레벨로 변환 출력하는 차지 펌프; 차지 펌프가 출력한 DC 레벨에서 잡음 성분을 제거하여 루프 게인을 조절하는 루프 필터; 및 루프 필터에 구비되는 제1 OP-AMP의 입력단과 출력단에 각각 회로 연결되어 출력단을 통해 소정 범위의 고전압이 출력되도록 입력단의 전압을 보상하여 전압제어 발진기가 항상 정상 작동하도록 하는 루프 필터 보상부를 포함하는 것을 특징으로 하는 주파수 합성기를 제공한다. 본 발명에 의하면, 언로크 상태에 이르기 전에 자동적으로 로크(lock) 상태로 변경시킴으로써 언로크 상태가 원천 방지되며, 이에 따라 PLL 주파수 합성기는 항시 정상 작동되며, 기존보다 수명이 연장된다. 또한, 언로크 상태와 로크 상태가 수차례 반복되는 경우 초래되는 루프필터 출력신호의 잡음발생을 제거한다.

Description

루프필터 보상회로를 구비하는 주파수 합성기 {Frequency synthesizer having loop filter compensation circuit}
본 발명은 루프필터 보상회로를 구비하는 주파수 합성기에 관한 것이다. 보다 상세하게는, 루프 필터의 출력이 전압제어 발진기(VCO; Voltage Controlled Oscillator)의 입력전압 허용범위에 도달하지 못해 발생되는 언로크(unlock) 상태를 방지하는 루프필터 보상회로를 구비하는 주파수 합성기에 관한 것이다.
최근 무선통신의 발달로 주파수 합성기(Frequency synthesizer)의 역할이 크게 증대되고 있다. 또한, 보다 높은 주파수와 넓은 주파수 대역폭, 보안성을 위한 여러가지 기법들을 수용하기 위해서 이러한 주파수 합성기도 점차 고성능의 회로로 설계되어야 할 필요성이 대두되고 있는 실정이다.
주파수 합성기는 주파수 합성 방식에 의해 크게 간접 주파수 합성 방식과 직접 주파수 합성 방식으로 나뉜다. 직접 주파수 합성 방식은 넓은 주파수 대역폭을 가지는 주파수 합성기를 요구하는 경우에 많은 기준 신호가 필요하고, 신호 품질이 떨어지는 단점이 있다. 반면, 간접 주파수 합성 방식은 매우 넓은 주파수 대역폭을 가질 수 있고 비교적 간단한 회로로 저전력의 주파수 합성기를 구현할 수 있어 휴대용 응용 분야에 널리 쓰이고 있다.
간접 주파수 합성 방식의 대표적인 예로 알려진 것이 PLL(Phase Locked Loop)이다. PLL은 입력단의 기준 주파수 신호와 출력단의 출력 주파수 신호의 위상 차이를 위상 검출기(phase detector)에서 검출하여 이 값이 필터를 통해 전압으로 바뀌고, 이 전압값에 해당하는 주파수를 VCO(Voltage Controlled Oscillator)에 의해 내보내는 방식이다. 이러한 PLL은 종래 가장 보편적으로 사용되었는데, 그 이유는 주파수원을 흔들리지 않도록 고정하며, 주파수원을 지정된 바에 따라 정확하게 가변시키기 때문이다.
그런데, 종래 PLL 주파수 합성기에서 루프 필터(특히, 능동 루프 필터(active loop filter)의 경우)가 출력한 DC 레벨이 전압제어 발진기의 입력전압 허용범위에 도달하지 못하게 되면 언로크 상태가 발생된다. 언로크 상태가 발생되면 PLL 주파수 합성기의 정상적인 작동이 저해된다. 게다가, 이는 루프 필터의 위상 잡음 특성, 스퓨리어스 잡음 특성 등의 개선에도 악영향을 미친다. 설사 강제적으로 로크(lock) 상태로 변경시키더라도 언로크 상태와 로크 상태가 수차례 반복되면 루프 필터가 출력하는 신호에 잡음이 발생하는 문제점이 초래된다.
본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 루프 필터의 회로에 연결되며 언로크 상태에 이르기 전에 자동적으로 로크 상태로 변경시키는 루프필터 보상회로를 구비하는 주파수 합성기를 제공함을 목적으로 한다.
본 발명은 상기한 목적을 달성하기 위해 안출된 것으로서, 주파수 합성기에 있어서, 주파수 신호를 발생시키는 전압제어 발진기; 상기 전압제어 발진기가 발진한 주파수 신호를 분주시키는 분주기; 기준 주파수 신호를 발생시키는 온도보상 수정발진기; 상기 분주기가 분주시킨 주파수 신호를 상기 온도보상 수정발진기가 발진한 기준 주파수 신호와 비교하며, 차이만큼 펄스 전압을 출력하는 위상 검파기; 상기 위상 검파기가 출력한 펄스 전압의 평균값을 DC 레벨로 변환 출력하는 차지 펌프; 상기 차지 펌프가 출력한 DC 레벨에서 잡음 성분을 제거하여 루프 게인을 조절하는 루프 필터; 및 상기 루프 필터에 구비되는 제1 OP-AMP의 입력단과 출력단에 각각 회로 연결되어 상기 출력단을 통해 소정 범위의 고전압이 출력되도록 상기 입력단의 전압을 보상하여 상기 전압제어 발진기가 항상 정상 작동하도록 하는 루프 필터 보상부를 포함하는 것을 특징으로 하는 주파수 합성기를 제공한다.
바람직하게는, 상기 루프 필터 보상부는, 상기 제1 OP-AMP의 출력단에서의 전압이 인가되는 제1 입력단과 소정 범위의 지정된 전압이 인가되는 제2 입력단을 구비하는 제2 OP-AMP; 및 상기 제2 OP-AMP의 출력단에서의 전압을 상기 제1 OP-AMP의 입력단에 인가시키기 위해 상기 제2 OP-AMP의 출력단과 상기 제1 OP-AMP의 입력단을 연결하는 흐름로 일측에 구비되는 다이오드를 포함하여 이루어진다. 더 바람직하게는, 상기 루프 필터 보상부는 상기 제2 OP-AMP의 상기 제1 입력단과 상기 출력단에 각각 연결되어 전하를 축적하는 전하 축적부를 더 포함하여 이루어진다. 더 바람직하게는, 상기 제2 OP-AMP의 제2 입력단에 인가되는 전압은 상기 전압제어 발진기가 인식할 수 있는 최소전압보다 큰 값을 가진다.
더욱더 바람직하게는, 상기 주파수 합성기는 PLL 주파수 합성기로 구성된다.
본 발명에 의하면 다음과 같은 효과가 발생된다. 첫째, 언로크 상태에 이르기 전에 자동적으로 로크 상태로 변경시킴으로써 언로크 상태가 원천 방지된다. 이에 따라, PLL 주파수 합성기는 항시 정상적으로 작동되며, 기존보다 수명이 연장된다. 둘째, 상기에 따라 루프 필터가 위상 잡음 특성 또는 스퓨리어스 잡음 특성을 개선하는 기능을 원만하게 수행한다. 세째, 언로크 상태와 로크 상태가 수차례 반복되는 경우 초래되는 루프필터 출력신호의 잡음발생을 제거한다.
도 1은 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기의 내부 구성을 개략적으로 도시한 개념도,
도 2는 종래 PLL 주파수 합성기에 있어서, 루프 필터의 회로도,
도 3은 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기에 있어서, 루프 필터와 루프 필터 보상부의 연결 상태를 도시한 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
110 : 전압제어 발진기 120 : 제1 분주기
130 : 온도보상 수정발진기 140 : 위상 검파기
150 : 차지 펌프 160 : 루프 필터
200 : PLL 주파수 합성기 210 : 루프 필터 보상부
220 : 디코더 230 : 제2 분주기
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
도 1는 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기의 내부 구성을 개략적으로 도시한 개념도이다. 도 1에 도시된 바에 따르면, 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기(200)는 전압제어 발진기(110), 제1 분주기(1st divider; 120), 온도보상 수정발진기(TCXO; Temperature Compensated X-tal Oscillator)(130), 위상 검파기(P/D; Phase Detector)(140), 차지 펌프(C/P; Charge Pump)(150), 루프 필터(160) 및 루프 필터 보상부(210)를 포함한다. 또한, 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기(200)는 디코터(Decoder; 220) 및 제2 분주기(2nd divider; 230)를 더 포함할 수 있다.
본 발명에 따른 PLL 주파수 합성기(200)는 RF 주파수 합성기와 같은 다른 종류의 주파수 합성기로 구현됨도 가능하다. 즉, PLL 주파수 합성기(200)는 통상의 주파수 합성기이면 족한데, 만약 RF 주파수 합성기로 구현되는 경우에는 "Electronic parts & components monthly, pp. 144-161, October, 1999"에 제안된 바가 참조될 수 있겠다.
전압제어 발진기(110)는 본 발명의 실시예에서 입력 전압에 따라 출력 주파수 신호를 발생시키는 기능을 한다. 통상 출력 주파수는 주변 상황에 많은 영향을 받는다. 예를 들면, 회로나 주변장치, 온도, 날씨 등의 영향으로 인해 주파수가 미세하게 흔들려서 다른 주파수로 가는 현상이 종종 발생하는 식이다. 이렇게 되면 RF 시스템은 정상적으로 작동하지 못한다. 그런데, 주파수를 세분할하여 사용하는 오늘날의 RF 시스템에서는 주파수의 안정도가 매우 필요하다. 게다가, 각종 믹싱(mixing)과 증폭(amplification)과정에서 신호를 정확하게 처리하려면 이는 가히 절대적으로 요구된다 하겠다. 이러한 측면을 고려해서 본 발명에서는 RF 시스템에서 필요한 주파수원을 끌어오기 위해 적분기 역할을 하는 것으로 전압제어 발진기(110)가 도입되었다. 전압제어 발진기(110)는 상술한 바를 참작할 때 대한민국 특허공개공보 제2007-57609호에 제안된 바를 적용할 수 있다.
제1 분주기(120)는 본 발명의 실시예에서 전압제어 발진기(110)가 발진한 신호를 수신하여 비교하기 용이하도록 적절한 비율로 주파수 신호를 분주시키는 기능을 한다.
온도보상 수정발진기(130)는 본 발명의 실시예에서 기준 주파수 신호를 발생시키는 기능을 한다. 이러한 온도보상 수정발진기(130)는 예컨대 대한민국 특허등록공보 제431,179호에 제안된 바가 참작될 수 있다. 한편, 온도보상 수정발진기(130)는 상온 항온조 제어 수정발진기(OCXO; Oven Controlled Crystal Oscillator)를 대신 사용함도 가능한데, 이 경우에는 대한민국 특허등록공보 제426,663호에 제안된 바가 참작될 수 있다. 한편, 온도보상 수정발진기(130)는 소형화를 감안할 경우에는 VC-TCXO(Voltage Controlled-Temperature Compensated X-tal Oscillator), DTCXO(Digital Temperature Compensated X-tal Oscillator) 등이 대신 이용됨도 가능하다.
위상 검파기(140)는 본 발명의 실시예에서 제1 분주기(120)에 의해 분주된 주파수 신호를 온도보상 수정발진기(130)가 발진한 기준 주파수 신호와 비교하여 차이에 해당하는 펄스 전압을 출력하는 기능을 한다.
차지 펌프(150)는 본 발명의 실시예에서 위상 검파기(140)가 출력한 펄스 전압의 평균값을 DC 레벨로 변환시켜 출력하는 기능을 한다.
루프 필터(160)는 본 발명의 실시예에서 차지 펌프(150)가 출력한 DC 레벨을 수신하여 이에서 고역의 잡음 성분을 제거하고, 루프의 게인(gain)을 조절하는 기능을 한다. 이러한 루프 필터(160)는 커패시터를 이용하여 축적된 전하량 변화를 통해 전압제어 발진기(110) 조절단자의 전압을 가변시키는 역할도 수행한다.
디코더(220)는 본 발명의 실시예에서 주파수의 종류를 선택하여 제1 분주기(120)의 분주값을 지정하는 기능을 한다.
제2 분주기(230)는 본 발명의 실시예에서 디코더(220)에 의해 지정된 분주값에 따라 온도보상 수정발진기(130)가 발진하는 기준 주파수 신호를 분주시키는 기능을 한다.
한편, 제1 분주기(120)와 제2 분주기(230)는 본 발명의 실시예에서 디지털 카운터를 적용시키는 것도 가능하다.
루프 필터 보상부(210)는 본 발명의 실시예에서 루프 필터(160)에 연결되며, 루프 필터(160)의 출력 DC 레벨이 전압제어 발진기(110)의 입력전압 허용범위에 미치지 못해 발생되는 언로크 상태를 방지하기 위해 언로크 상태에 이르기 전에 자동적으로 로크 상태로 변경시키는 기능을 수행한다. 루프 필터 보상부(210)는 상술한 기능을 위해 OP-AMP, 다이오드, 커패시터 등을 포함하는 회로로 구성될 수 있다. 루프 필터 보상부(210)가 본 기능을 어떠한 방식으로 수행하는 지에 대해서는 도면을 참조하여 상세하게 후술한다.
다음으로, 본 발명에 따른 PLL 주파수 합성기(200)가 루프 필터 보상부(210)를 구비함으로써 언로크 상태를 어떻게 원천 예방하는 지에 대해 설명한다. 도 2는 종래 PLL 주파수 합성기에 있어서, 루프 필터의 회로도이다. 그리고, 도 3은 본 발명의 바람직한 실시예에 따른 PLL 주파수 합성기에 있어서, 루프 필터와 루프 필터 보상부의 연결 상태를 도시한 회로도이다.
먼저 도 2를 참조하면, 차지 펌프(150)로부터의 DC 레벨 출력은 전류로써 제공되며, 이는 charge pump out 단자를 통해 루프 필터(160)로 들어오게 된다. 이후, A 지점에 이르러 전류 출력은 DC 레벨(전압)로 변경되며, 제1 OP-AMP(300)로 들어간다. 이후, 제1 OP-AMP(300)를 통과한 DC 레벨은 B 지점을 지나 Loop filter out 단자를 통해 전압제어 발진기(110)로 흘러간다.
그런데, A 지점에서의 DC 레벨이 전압제어 발진기(110)의 입력전압 허용범위에 훨씬 못미친다면 B 지점에서의 DC 레벨 또한 전압제어 발진기(110)의 입력전압 허용범위에 훨씬 못미치게 된다. 즉, B 지점에서의 전압과 전압제어 발진기(110)의 허용입력 전압이 큰 차이를 보이게 되며, 이는 결국 언로크 상태를 발생시키고 이 상태가 지속되도록 한다. 이에, 종래에는 V1 단자를 통해 높은 전압을 공급하여 강제적으로 B 지점에서의 전압을 상승시켜 언로크 상태가 지속되는 것을 예방하였으나, 언로크 상태와 로크 상태의 반복에 따라 출력신호에 잡음이 발생되는 문제점을 낳았다.
한편, 루프 필터(160)에서의 커패시터군(310)은 일정 시간동안 축적된 전하량을 통해 B 지점에서의 전압 가변에 기여할 수 있으나 언로크 상태를 예방하기에는 역부족이었다.
이에, 본 발명에서는 A 지점과 B 지점에 각각 회로 연결되는 루프 필터 보상부(210)를 구비한다. 이하, 도 3을 참조하여 설명한다.
도 3을 참조하면, 루프 필터(160)와 루프 필터 보상부(210)의 회로 연결로 인해 B 지점에서의 DC 레벨은 루프 필터 보상부(210)의 제2 OP-AMP(320)의 입력단에 입력된다. 그리고, 제2 OP-AMP(320)의 다른 입력단은 V2 단자로써 특정 발진기 등을 통해 지정된 전압을 공급받게 된다. 여기에서, V2 단자를 통해 공급되는 전압은 A 지점에서의 전압을 대폭 상승시키기에 충분할만큼 높은 수치를 가짐이 바람직하다. 이후, 제2 OP-AMP(320)는 이들 전압을 비교하여 소정 DC 레벨을 C 지점으로 출력하게 된다.
C 지점에서의 DC 레벨은 V2 단자를 통해 공급된 전압으로 인해 A 지점에서의 전압보다 충분히 높은 수치를 가지게 된다. 이에 따라, C 지점에서의 DC 레벨은 다이오드(330)를 통하여 A 지점에서의 전압을 일정량 상승시키게 된다. 그러면, 상승된 A 지점에서의 DC 레벨은 제1 OP-AMP(300)와 B 지점을 차례대로 지나 Loop filter out 단자를 통해 전압제어 발진기(110)로 입력된다.
이때의 DC 레벨은 전압제어 발진기(110)의 입력전압 허용범위 내에 포진할만큼 충분히 높게 형성되므로 종래의 회로 구성상 문제점이던 언로크 상태를 원천 예방할 수 있게 된다. 또한, 이로 인하여 전압제어 발진기(110)가 위상 검파기(140)로 정상적인 출력을 가할 수 있게 되어 차지 펌프(150)는 계속적으로 정상 작동할 수 있게 된다. 이는 결국 루프로 동작하는 회로인 PLL을 모듈 상에서 로크, 즉 정상 상태로 지속될 수 있게끔 하며, 그 수명을 연장시키는 계기를 마련한다.
한편, 루프 필터 보상부(210)는 전하 축적부(340)를 구비하여 여기에 일정 시간동안 축적된 전하량을 이용하여 C 지점에서의 DC 레벨을 상승시키는 데에 기여할 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술사상의 범위가 한정되는 것은 아니다. 본 발명의 보호범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따라 루프 필터 보상부를 구비하는 PLL 주파수 합성기는 각종 무선통신 시스템에 적용될 수 있다. 이에, 본 발명에 따른 PLL 주파수 합성기는 상술한 효과에 따라 산업상 이용가능성이 매우 높다할 것이다.

Claims (5)

  1. 주파수 합성기에 있어서,
    주파수 신호를 발생시키는 전압제어 발진기;
    상기 전압제어 발진기가 발진한 주파수 신호를 분주시키는 분주기;
    기준 주파수 신호를 발생시키는 온도보상 수정발진기;
    상기 분주기가 분주시킨 주파수 신호를 상기 온도보상 수정발진기가 발진한 기준 주파수 신호와 비교하며, 차이만큼 펄스 전압을 출력하는 위상 검파기;
    상기 위상 검파기가 출력한 펄스 전압의 평균값을 DC 레벨로 변환 출력하는 차지 펌프;
    상기 차지 펌프가 출력한 DC 레벨에서 잡음 성분을 제거하여 루프 게인을 조절하는 루프 필터; 및
    상기 루프 필터에 구비되는 제1 OP-AMP의 입력단과 출력단에 각각 회로 연결되어 상기 출력단을 통해 소정 범위의 고전압이 출력되도록 상기 입력단의 전압을 보상하여 상기 전압제어 발진기가 항상 정상 작동하도록 하는 루프 필터 보상부
    를 포함하는 것을 특징으로 하는 주파수 합성기.
  2. 제 1 항에 있어서,
    상기 루프 필터 보상부는,
    상기 제1 OP-AMP의 출력단에서의 전압이 인가되는 제1 입력단과 소정 범위의 지정된 전압이 인가되는 제2 입력단을 구비하는 제2 OP-AMP; 및
    상기 제2 OP-AMP의 출력단에서의 전압을 상기 제1 OP-AMP의 입력단에 인가시키기 위해 상기 제2 OP-AMP의 출력단과 상기 제1 OP-AMP의 입력단을 연결하는 흐름로 일측에 구비되는 다이오드
    를 포함하는 것을 특징으로 하는 주파수 합성기.
  3. 제 2 항에 있어서,
    상기 루프 필터 보상부는 상기 제2 OP-AMP의 상기 제1 입력단과 상기 제2 OP-AMP의 출력단 측에 연결되어 전하를 축적하는 전하 축적부를 더 포함하는 것을 특징으로 하는 주파수 합성기.
  4. 제 2 항에 있어서,
    상기 제2 OP-AMP의 제2 입력단에 인가되는 전압은 상기 전압제어 발진기가 인식할 수 있는 최소전압보다 큰 것을 특징으로 하는 주파수 합성기.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 주파수 합성기는 PLL 주파수 합성기인 것을 특징으로 하는 주파수 합성기.
KR1020070092603A 2007-09-12 2007-09-12 루프필터 보상회로를 구비하는 주파수 합성기 KR100918860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070092603A KR100918860B1 (ko) 2007-09-12 2007-09-12 루프필터 보상회로를 구비하는 주파수 합성기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070092603A KR100918860B1 (ko) 2007-09-12 2007-09-12 루프필터 보상회로를 구비하는 주파수 합성기

Publications (2)

Publication Number Publication Date
KR20090027406A KR20090027406A (ko) 2009-03-17
KR100918860B1 true KR100918860B1 (ko) 2009-09-28

Family

ID=40695026

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070092603A KR100918860B1 (ko) 2007-09-12 2007-09-12 루프필터 보상회로를 구비하는 주파수 합성기

Country Status (1)

Country Link
KR (1) KR100918860B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064984A (ko) * 2013-12-04 2015-06-12 이화여자대학교 산학협력단 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673954B (zh) * 2009-09-27 2012-05-23 北京东标电子有限公司 发电并网中电网电压相位检测的锁相环电路及锁相方法
KR20210034991A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 Rf 통신에 이용되는 pll 회로를 포함하는 전자 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008846A (ko) * 1999-07-05 2001-02-05 김영환 저위상 잡음 특성을 갖는 알에프 주파수 합성기
KR20050017193A (ko) * 2003-08-11 2005-02-22 넥스원퓨처 주식회사 주파수 합성기의 루프 필터 보상 회로
KR20060030056A (ko) * 2003-08-27 2006-04-07 노키아 코포레이션 위상 동기 루프의 루프-필터 교정
US7259633B2 (en) * 2005-05-24 2007-08-21 Skyworks Solutions, Inc. Frequency synthesizer with loop filter calibration for bandwidth control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010008846A (ko) * 1999-07-05 2001-02-05 김영환 저위상 잡음 특성을 갖는 알에프 주파수 합성기
KR20050017193A (ko) * 2003-08-11 2005-02-22 넥스원퓨처 주식회사 주파수 합성기의 루프 필터 보상 회로
KR20060030056A (ko) * 2003-08-27 2006-04-07 노키아 코포레이션 위상 동기 루프의 루프-필터 교정
US7259633B2 (en) * 2005-05-24 2007-08-21 Skyworks Solutions, Inc. Frequency synthesizer with loop filter calibration for bandwidth control

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150064984A (ko) * 2013-12-04 2015-06-12 이화여자대학교 산학협력단 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll
KR101598670B1 (ko) 2013-12-04 2016-02-29 이화여자대학교 산학협력단 직류 정전압원을 이용한 액티브 필터 및 이를 이용한 cdr 및 pll

Also Published As

Publication number Publication date
KR20090027406A (ko) 2009-03-17

Similar Documents

Publication Publication Date Title
US7907022B2 (en) Phase-locked loop and method for operating the same
US8085098B2 (en) PLL circuit
JP6121749B2 (ja) フェーズロックドループ
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
US8040191B2 (en) PLL circuit with VCO gain control
US7339438B2 (en) Phase and delay locked loops and semiconductor memory device having the same
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US8854094B2 (en) Phase locked loop
EP1039640B1 (en) PLL circuit
JP2010252289A (ja) 電圧制御発振器のための補償回路
US7498886B2 (en) Clock distribution system and method thereof
US8305155B2 (en) Phase locked loop circuit with variable voltage sources
US20070008040A1 (en) Digital phase locked loop, method for controlling a digital phase locked loop and method for generating an oscillator signal
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
US6275116B1 (en) Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator
US7782151B2 (en) VCO digital range selection
KR100918860B1 (ko) 루프필터 보상회로를 구비하는 주파수 합성기
JP4033154B2 (ja) フラクショナルｎ周波数シンセサイザ装置
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
US7649408B2 (en) Loop filters
JP2006211376A (ja) Ｐｌｌ回路及びそのプログラム
US8531218B1 (en) Frequency generating system
KR101623125B1 (ko) 위상 동기 루프 회로 및 이를 포함한 시스템
US20090206893A1 (en) Charge pump circuit and pll circuit
US20080284526A1 (en) Tuning circuit and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130527

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150605

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190610

Year of fee payment: 11