JPH1051304A - Ｐｌｌ - Google Patents

Ｐｌｌ

Info

Publication number
JPH1051304A
JPH1051304A JP8204547A JP20454796A JPH1051304A JP H1051304 A JPH1051304 A JP H1051304A JP 8204547 A JP8204547 A JP 8204547A JP 20454796 A JP20454796 A JP 20454796A JP H1051304 A JPH1051304 A JP H1051304A
Authority
JP
Japan
Prior art keywords
output
oscillation
input
band switching
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8204547A
Other languages
English (en)
Inventor
Seiji Okamoto
清治 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8204547A priority Critical patent/JPH1051304A/ja
Priority to US08/829,176 priority patent/US5923196A/en
Publication of JPH1051304A publication Critical patent/JPH1051304A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 回路規模の増大を招くことなく広い範囲の入
力周波数に対して追従できるＰＬＬを提供する。 【解決手段】 ＰＬＬ１００は、帯域切り替え型電圧制
御発振器３０と、帯域切り替え検出回路５０を備え、帯
域切り替え検出回路５０は位相比較器１０の比較出力と
ローパスフィルタ２０の出力を監視することにより帯域
切り替え信号を出力し、この帯域切り替え信号で発振帯
域切り替え型電圧制御発振器３０の発振帯域を切り替え
るように構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力信号周波数を
所望の値に逓倍し出力するＰＬＬに係り、入力信号の広
い周波数範囲に渡ってその出力が追従するＰＬＬに関す
る。
【０００２】
【従来の技術】ディジタルコードレス電話や携帯電話等
の移動体通信機器の同調回路用にはＰＬＬ周波数シンセ
サイザ回路が用いられている。
【０００３】ＰＬＬ（Phase Locked Loop）周波数シン
セサイザ回路は、正確な周波数を発振し、かつ周波数が
等間隔ずつ異なった多数の値に容易に設定が可能な発振
器であり、移動体通信機器の局発源として不可欠なもの
となっている。
【０００４】従来、この種のＰＬＬとしては、例えば特
開平４−３４４７１２号公報に開示されるＰＬＬ式同期
信号発生器があった。
【０００５】上記文献の装置では入力信号の周波数範囲
が広い場合でも確実にその入力信号に同期した出力信号
を発生させるため、それぞれが所定の周波数帯域幅を有
するローパスフィルタと電圧制御発振器の組み合わせを
複数用い、さらに、入力信号の周波数を測定する周波数
測定回路を設け、この周波数測定回路の測定結果を使っ
てどの周波数帯域のローパスフィルタと電圧制御発振器
を使うかを決定してスイッチを切り替えて最適な電圧制
御発振器の出力を選択するようにしている。
【０００６】
【発明が解決しようとする課題】しかしながらこのよう
な従来のＰＬＬ式同期信号発生器にあっては、複数のロ
ーパスフィルタと電圧制御発振器を組み合わせ、かつ入
力信号の周波数を測定する周波数測定回路を設ける構成
となっていたため、複数の周波数帯域別のローパスフィ
ルタと電圧制御発振器、及び入力信号の周波数を測定す
る周波数測定回路が必要であり回路規模が大きくなると
いう欠点があった。
【０００７】本発明は、回路規模の増大を招くことなく
広い範囲の入力周波数に対して追従できるＰＬＬを提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明に係るＰＬＬは、
位相比較器、ローパスフィルタ、電圧制御発振器及び分
周器を備えたＰＬＬにおいて、発振帯域を切り替え可能
に構成された発振帯域切り替え型電圧制御発振器と、位
相比較器の比較出力とローパスフィルタの出力を監視
し、発振帯域切り替え型電圧制御発振器の発振帯域を切
り替える帯域切り替え信号を出力する帯域切り替え検出
回路とを備えて構成する。
【０００９】また、発振帯域切り替え型電圧制御発振器
は、発振用コンデンサ及び複数のインバータからなる発
振回路と、帯域切り替え信号により発振回路を制御する
制御回路とを備え、制御回路は、発振用コンデンサに充
放電される電流値と該コンデンサの容量値と、複数のイ
ンバータのスレショルド電圧の差電圧により発振周波数
を変えるように構成してもよく、また、発振帯域切り替
え型電圧制御発振器は、帯域切り替え信号により発振用
コンデンサに対して一定量の電流を増加するようにして
もよい。
【００１０】また、本発明に係るＰＬＬは、位相比較
器、ローパスフィルタ、電圧制御発振器及び分周器を備
えたＰＬＬにおいて、分周比を切り替え可能に構成され
た分周器と、位相比較器の比較出力とローパスフィルタ
の出力を監視し、分周器の分周比を切り替える帯域切り
替え信号を出力する帯域切り替え検出回路とを備えて構
成する。
【００１１】また、分周器は、帯域切り替え信号により
分周比を変えるように構成されたプログラマブル分周器
であってもよい。
【００１２】
【発明の実施の形態】本発明に係るＰＬＬは、移動体通
信端末等に用いられるＰＬＬに適用することができる。
【００１３】図１は本発明に係るＰＬＬの第１の実施形
態を示す図である。まず、構成を説明する。
【００１４】図１は本発明の第１の実施形態に係るＰＬ
Ｌの構成を示す図であり、図１において、ＰＬＬ１００
は、位相比較器（ＰＤ：phase detector）１０、ローパ
スフィルタ（ＬＰＦ）２０、発振帯域切り替え型電圧制
御発振器（ＶＣＯ：voltagecontrolled osilator）３
０、分周器４０及び帯域切り替え検出回路５０から構成
される。
【００１５】入力信号１は位相比較器１０の第１の入力
端子１１に接続され、位相比較器１０の第２の入力端子
１２には分周器４０の出力端子４２が接続される。
【００１６】位相比較器１０の第１の出力端子１３はロ
ーパスフィルタ２０の第１の入力端子２１に接続される
とともに、帯域切り替え検出回路５０の第１の入力端子
５１に接続され、また第２の出力端子１４はローパスフ
ィルタ２０の第２の入力端子２２に接続されるととも
に、帯域切替検出回路５０の第２の入力端子５２に接続
される。
【００１７】ローパスフィルタ２０の出力端子２３は、
発振帯域切り替え型電圧制御発振器３０の入力端子３１
に接続されるとともに、帯域切り替え検出回路５０の第
３の入力端子５３に接続される。発振帯域切り替え型電
圧制御発振器３０の出力端子３２は分周器４０の入力端
子４１に接続され、その制御端子３３は帯域切り替え検
出回路５０の出力端子５４に接続される。
【００１８】すなわち、第１の実施形態に係るＰＬＬ１
００は、帯域切り替え信号により発振帯域を切り替える
ように構成された発振帯域切り替え型電圧制御発振器３
０と、位相比較器１０の比較出力とローパスフィルタ２
０の出力を監視して、発振帯域切り替え型電圧制御発振
器３０の発振帯域を切り替える帯域切り替え信号を出力
する帯域切り替え検出回路５０とを備えて構成されてい
る。
【００１９】図２は上記位相比較器（ＰＤ）１０の構成
を示す回路であり、従来公知のものである。
【００２０】図２において、位相比較器（ＰＤ）１０
は、複数のＮＡＮＤゲート１５及びインバータ１６から
構成され、２つの入力１１及び１２と、２つの誤差出力
１３及び１４を有する。
【００２１】この位相比較器１０は、入力端子１１及び
１２に入力される信号の立ち上がりエッジに応答して内
部回路が動作し、デューティサイクルや振幅情報には依
存しない。入力端子１１に入力される信号が入力端子１
２に入力される信号よりも周波数が高いか位相が進んで
いる間だけ出力１３から“０”が出力され、入力端子に
入力される信号１１が入力端子１２に入力される信号よ
りも周波数が低いか位相が遅れている間は出力１４から
“０”が出力される。
【００２２】図３は上記発振帯域切り替え型電圧制御発
振器３０の構成の一例を示す回路図であり、この電圧制
御発振器３０の特性については図５により動作説明とと
もに後述する。
【００２３】図３において、入力端子３１はＮＭＯＳト
ランジスタ（以下、ＮＭＯＳという）Ｎ１のゲート電極
に接続され、ＮＭＯＳＮ１のサブストレートとソース電
極はＮＭＯＳＮ２のドレイン電極に接続され、ドレイン
電極はＰＭＯＳトランジスタ（以下、ＰＭＯＳという）
Ｐ１のドレイン及びゲート電極、ＰＭＯＳＰ２のゲート
電極にそれぞれ接続される。
【００２４】ＰＭＯＳＰ２のドレイン電極はＰＭＯＳＰ
３のドレイン電極、ＰＭＯＳＰ４のソース電極に接続さ
れる。ＰＭＯＳＰ３のゲート電極はＰＭＯＳＰ５及びΡ
ＭＯＳＰ６のドレインに接続される。ＰＭＯＳＰ５のゲ
ートはインバータ６ａの出力に接続される。ＰＭＯＳＰ
６のゲート電極はインバータ６ｂの出力に接続され、ソ
ース電極はバイアス電圧２に接続される。
【００２５】ＰＭＯＳＰ４のゲート電極は２入力ＮＡＮ
Ｄゲート６ｈの出力に接続され、ドレイン電極はＮＭＯ
ＳＮ３のドレイン電極に接続されるとともに、インバー
タ６ｃの入力、インバータ６ｇの入力、コンデンサ６ｊ
（発振用コンデンサ）の片端に接続される。ＮＭＯＳＮ
３のゲート電極は２入力ＮＡＮＤゲート６ｈの出力に、
ソース電極はＮＭＯＳＮ４のドレイン電極に接続され
る。ＮＭＯＳＮ４のゲート電極はバイアス電圧１に接続
される。
【００２６】また、インバータ６ｃの出力はインバータ
６ｄの入力に、インバータ６ｄの出力はインバータ６ｅ
の入力に、インバータ６ｅの出力は２入力ＮＡＮＤゲー
ト６ｈの第１の入力に接続される。インバータ６ｆの出
力はインバータ６ｇの入力に、インバータ６ｇの出力は
２入力ＮＡＮＤゲート６ｉの第１の入力に接続される。
【００２７】２入力ＮＡＮＤゲート６ｉの第２の入力に
は２入力ＮＡＮＤゲート６ｈの出力が接続され、２入力
ＮＡＮＤゲート６ｉの出力は２入力ＮＡＮＤゲート６ｈ
の第２の入力及び出力端子３２に接続される。制御信号
入力端子３３はインバータ６ｂの入力に接続され、イン
バータ６ｂの出力はインバータ６ａの入力に接続され
る。ＰＭＯＳＰ１，Ｐ２，Ｐ３，Ｐ５のソース電極及び
ＮＭＯＳＮ２のゲート電極は正電源に接続され、ＮＭＯ
ＳＮ２，Ｎ４及びコンデンサの他端は負電源または接地
電位に接続される。
【００２８】このように構成される発振帯域切り替え型
電圧制御発振器３０では、インバータ６ｃのスレショル
ド電圧はインバータ６ｆのそれよりも高く設定される。
【００２９】上記コンデンサ６ｊ（発振用コンデン
サ）、インバータ６ｃ〜６ｇ及び２入力ＮＡＮＤゲート
６ｈ，６ｉは、全体として発振回路３０ａを構成し、上
記ＮＭＯＳＮ１〜ＮＭＯＳＮ４，ＰＭＯＳＰ１〜ΡＭＯ
ＳＰ６及びインバータ６ａ，６ｂは、全体として制御回
路３０ｂを構成する。
【００３０】このように接続された電圧制御発振器３０
の発振周波数は、コンデンサ６ｊに充放電される電流値
とコンデンサの容量値と、インバータ６ｃとインバータ
６ｆのスレショルド電圧の差電圧で決まることは明らか
である。なお、コンデンサの端子電圧と出力端子３２の
出力波形については図８により後述する。
【００３１】図４は上記帯域切り替え検出回路５０の構
成の一例を示す図である。
【００３２】図４において、帯域切り替え検出回路５０
は、第１の電圧比較器５ａ、第２の電圧比較器５ｂ、論
理演算のＡＮＤ機能を持つ第１のＡＮＤゲート５ｃ、第
２のＡＮＤゲート５ｄ、セットリセット形フリップフロ
ップ（ＦＦ）５ｅ及びインバータ５ｆから構成される。
なお、入出力端子は図１に対応し同一番号を付してい
る。
【００３３】第１の電圧比較器５ａの非反転入力端子は
第３の入力端子５３に接続され、反転入力端子は第１の
基準電圧ＶｔＨに接続され、その出力端子５ａ１は第１
のＡＮＤゲート５ｃの第２の入力端子５ｃ２に接続され
る。また、第２の電圧比較器５ｂの反転入力端子は第３
の入力端子５３に接続され、非反転入力端子は第２の基
準電圧ＶｔＬに接続され、その出力端子５ｂ１は第２の
ＡＮＤゲート５ｄの第２の入力端子５ｄ２に接続され
る。
【００３４】また、第１のＡＮＤゲート５ｃの第１の入
力端子５ｃ１は第１の入力端子５１に接続され、第３の
入力端子５ｃ３はインバータ５ｆの出力５ｆ１が接続さ
れ、第１のＡＮＤゲート５ｃの出力端子５ｃ４はフリッ
プフロップ（ＦＦ）５ｅのセット（Ｓ）端子に接続され
る。
【００３５】また、第２のＡＮＤゲート５ｄの第１の入
力端子５ｄ１は第２の入力端子５２に接続され、第３の
入力端子５ｄ３はフリップフロップ（ＦＦ）５ｅの出力
端子５ｅ３に接続され、第２のＡＮＤゲート５ｄの出力
端子５ｄ４はフリップフロップ５ｅのリセット（Ｒ）端
子５ｅ２に接続される。
【００３６】以下、上述のように構成されたＰＬＬ１０
０の動作を説明する。
【００３７】図１及び図２において、位相比較器１０
は、第１の入力端子１１に入力される信号の周波数が第
２の入力端子１２に入力される信号の周波数より高い
時、または、入力端子１１に入力される信号の位相が第
２の入力端子１２に入力される信号の位相より進んでい
る時、第１の出力端子１３に信号出力する。第１の入力
端子１１に入力される信号の周波数が第２の入力端子１
２に入力される信号の周波数より低い時、または、入力
端子１１に入力される信号の位相が第２の入力端子１２
に入力される信号の位相より遅れている時には第２の出
力端子１４に信号出力する。
【００３８】ローパスフィルタ２０は、入力信号を平滑
し直流電圧を出力するものであり、第１の入力端子２１
へ入力があったとき正方向に直流電圧を出力し、第２の
入力端子２２へ入力があった時、負方向に直流電圧を出
力する。
【００３９】発振帯域切り替え型電圧制御発振器３０
は、入力端子３１への入力電圧にほぼ比例した周波数の
信号を出力端子３２から出力するものであり、制御端子
３３がデジタル“０”の時発振周波数帯が低く、制御端
子３３がデジタル“１”の時発振周波数帯が高くなる。
【００４０】発振帯域切り替え型電圧制御発振器３０の
出力３２は分周器４０に入力され、分周器４０は入力端
子４１への入力信号周波数を分周し出力端子４２から出
力する。
【００４１】図５は発振帯域切り替え型電圧制御発振器
３０の特性を示す図であり、横軸は入力電圧、縦軸は発
振周波数を示す。
【００４２】図５に示すように、Ａの曲線は発振帯域切
り替え型電圧制御発振器３０の出力周波数の低い領域が
選択された場合の入力電圧対出力周波数の特性を示し、
ｆ１Ｌからｆ１Ｈの領域が入力電圧に対して直線性のよ
い実使用範囲である。Ｂの曲線は発振帯域切り替え型電
圧制御発振器３０の出力周波数の高い領域が選択された
場合の入力電圧対出力周波数の特性を示し、ｆ２Ｌから
ｆ２Ｈの領域が入力電圧に対して直線性のよい実使用範
囲である。
【００４３】図１に戻って、帯域切り替え検出回路５０
は、第１の入力端子５１、第２の入力端子５２、第３の
入力端子５３の状態により出力端子５４にデジタル
“０”または“１”を出力するものであり、出力がデジ
タル“０”の時、入力端子５１に信号が入力され、入力
端子５３に入力される電圧値が決められた値より高い時
に、出力はデジタル“１”に変化する。この入力条件を
除く条件では出力は変化せず、デジタル“０”を保持す
る。また、出力がデジタル“１”の時、入力端子５２に
信号が入力され、入力端子５３に入力される電圧値が決
められた値より低い時に、出力はデジタル“０”に変化
する。この入力条件を除く条件では出力は変化せず、デ
ジタル“１”を保持する。
【００４４】上記動作を図６及び図７のタイミングチャ
ートを参照しつつ更に詳細に説明する。
【００４５】図６は位相比較器１０の入出力信号、ロー
パスフィルタ２０及び帯域切り替え検出回路５０の出力
信号のタイミングチャートであり、横軸は時間の経過を
示す。説明の便宜上、帯域切り替え検出回路５０の出力
はデジタル“０”であるとし、発振帯域切り替え型電圧
制御発振器３０は前記図５のＡで示す入出力特性が選択
されており、発振出力周波数は、この出力を分周器４０
で分周した時の周波数が位相比較器１０の第１の入力端
子１１に印加される信号の周波数より低いものとする。
【００４６】この状態で、位相比較器１０の第１の入力
端子１１には図３の１１に示す信号が入力される。位相
比較器１０の第２の入力端子には図６の１２で示される
信号が分周器４０から入力されており、この信号は第１
の入力端子１１の信号より位相が遅れているので位相比
較器１０の出力は第１の出力端子１１から時刻ｔ１と時
刻ｔ２の間で出力される。
【００４７】この第１の出力を第１の入力とするローパ
スフィルタ２０の出力は、図６の２３で示すようにｔ１
からｔ２の間、出力電圧が上昇しｔ２からｔ３の間では
ｔ２時点の出力電圧にほぼ等しい電圧を保持する。
【００４８】ローパスフィルタ２０の出力を入力とする
発振帯域切り替え型電圧制御発振器３０の発振周波数は
入力電圧に比例して変わるので、この場合、ローパスフ
ィルタ２０出力電圧の上昇に伴って発振周波数も上昇
し、次の位相比較器１０の第１の入力と第２の入力の比
較結果は図６の時刻ｔ３と時刻ｔ４の間隔で示されるよ
うに狭くなる。
【００４９】図６のｔ３の時点では第１の入力信号の位
相が第２の入力信号より進んでいるので位相比較器１０
の第１の出力端子１３からｔ３とｔ４の間で出力され
る。
【００５０】この結果、ローパスフィルタ２０出力はさ
らに上昇し発振帯域切り替え型電圧制御発振器３０の出
力周波数も上昇する。
【００５１】図６のｔ５、ｔ６の時点では、位相比較器
１０の第１の入力信号の位相より第２の入力信号の位相
の方が進んでいるので、位相比較器１０の出力は第２の
出力端子から出力され、ローパスフィルタ２０出力は図
３のｔ５とｔ６の間、下降しこれに伴って発振帯域切り
替え型電圧制御発振器３０の出力周波数も下がる。
【００５２】以降、同様な動作を、位相比較器１０の第
１の入力と第２の入力信号間で位相差がなくなるまで繰
り返す。この時、帯域切り替え検出回路５０の出力は、
ローパスフィルタ２０出力電圧が図６に示すあらかじめ
決められた電圧ＶｔＨとＶｔ１の間にあるのでその状態
を変えることはない。
【００５３】次に、位相比較器１０の第１の入力信号周
波数がさらに高くなった場合を図７を参照して説明す
る。
【００５４】ここで、位相比較器１０の第１の入力端子
１１への入力信号周波数は、前記図５に示す発振帯域切
り替え型電圧制御発振器３０の発振周波数ｆ２Ｈを分周
器４０で分周した周波数より低くく、ｆ１Ｈを分周した
周波数より高いものとし、上記説明と同様に帯域切り替
え検出回路５０の出力はデジタル“０”であるとし発振
帯域切り替え型電圧制御発振器３０は前記図５のＡで示
す入出力特性が選択されているものとする。
【００５５】この場合、最初の位相比較期間ｔ１１〜ｔ
１２では、位相比較器１０の出力は図７の１３で示すよ
うに第１の出力端子１３から出力され、これに伴いロー
パスフィルタ２０出力電圧が上昇し、発振帯域切り替え
型電圧制御発振器３０の出力周波数も上昇する。
【００５６】次の位相比較期間ｔ１３〜ｔ１４において
も位相比較器１０は第１の出力端子１３より出力するの
で、図７の２３に示されるようにローパスフィルタ２０
出力電圧が上昇しＶｔＨを越える。
【００５７】発振帯域切り替え型電圧制御発振器３０は
ＶｔＨを越える入力電圧に対して入出力特性が比例関係
を持たなくなり、入力が変化しても出力周波数の変化が
追従しなくなる。
【００５８】ローパスフィルタ２０出力電圧がＶｔＨを
越えると、前記帯域切り替え検出回路５０の動作で述べ
た条件を満たすことになり、帯域切り替え検出回路５０
の出力が図７の５４に示すようにデジタル“０”から
“１”に変化する。
【００５９】この信号を発振帯域切り替え信号として使
う発振帯域切り替え型電圧制御発振器３０は、前記図５
のＢで示される入出力特性に変わる。このとき発振帯域
切り替え型電圧制御発振器３０の入力電圧はほぼＶｔＨ
であるので発振周波数はｆ１Ｈからｆ２Ｈへ変化する。
【００６０】これにより、分周器４０出力周波数も上昇
するので、次の位相比較期間ｔ１５〜ｔ１６では、位相
比較器１０出力は第２の出力端子１４から出力され、ロ
ーパスフィルタ２０出力電圧は下降する。次の位相比較
期間ｔ１７〜ｔ１８においても位相比較器１０は第２の
出力端子１４より出力するのでローパスフィルタ２０出
力電圧は下降し、発振帯域切り替え型電圧制御発振器３
０の出力周波数も下降する。
【００６１】次の位相比較期間ｔ１８〜ｔ１９では入力
信号周波数と分周器４０出力周波数が近づいており図７
では第１の出力端子１３より短い時間で出力され、ロー
パスフィルタ２０出力電圧が少し上昇する。
【００６２】以降、同様な動作を位相比較器１０の第１
の入力と第２の入力信号間で位相差がなくなる（周波数
が等しくなる）まで繰り返す。
【００６３】発振帯域切り替え型電圧制御発振器３０が
Ｂの入出力特性が選択されている状態で入力信号周波数
がｆ２Ｌを分周した周波数より小さい場合には前記と逆
の動作を行う。
【００６４】図８は上記発振帯域切り替え型電圧制御発
振器３０の発振の様子を示す図であり、コンデンサ６ｊ
の端子電圧と出力端子３２の出力波形を示す。
【００６５】図８において、Ｖａはインバータ６ｃのス
レショルド電圧、Ｖｂはインバータ６ｆのスレショルド
電圧を示す。放電電流はバイアス電圧１とＮＭＯＳＮ４
のコンダクタンスで決まる。また、充電電流値は入力電
圧値とＮＭＯＳＮ１のコンダクタンスで決まる電流値と
バイアス電圧２とＰＭＯＳＰ３のコンダクタンスで決ま
る電流値の和となる。
【００６６】前記図３において、制御端子３３のデジタ
ル値が“０”の時、ＰＭＯＳＰ５が導通、ＰＭＯＳΡ６
が非導通状態であるのでＰＭＯＳΡ３には電流が流れ
ず、充電電流はＮＭＯＳＮ１と入力電圧で決まる値とな
り、制御端子３３のデジタル値が“１”の時、ＰＭＯＳ
Ｐ５が非導通、ＰＭＯＳΡ６が導通状態であるのでＰＭ
ＯＳΡ３のゲート電圧はバイアス電圧２となり、ＰＭＯ
ＳＰ３にはバイアス電圧２とＰＭＯＳＰ３のコンダクタ
ンスで決まる電流が流れ、コンデンサ６ｊへの充電電流
はそれぞれの和となる。つまり、入力電圧に依存する電
流値に、一定量の電流値が加わるので発振周波数は加え
られた電流値分だけ高くなる。
【００６７】このように、上記発振帯域切り替え型電圧
制御発振器３０は、制御端子入力によりその発振周波数
帯を切り替えることができる。
【００６８】以上説明したように、第１実施形態に係る
ＰＬＬ１００は、帯域切り替え型電圧制御発振器３０
と、帯域切り替え検出回路５０を備え、帯域切り替え検
出回路５０は位相比較器１０の比較出力とローパスフィ
ルタ２０の出力を監視することにより帯域切り替え信号
を出力し、この帯域切り替え信号で発振帯域切り替え型
電圧制御発振器３０の発振帯域を切り替えるように構成
しているので、広い範囲の入力周波数に対して追従でき
るＰＬＬを実現できる。
【００６９】また、従来例のように複数のローパスフィ
ルタ、電圧制御発振器の組み合わせ、及び周波数測定回
路が不要となるため、より小さな回路規模で実現するこ
とができる。
【００７０】したがって、このような優れた特長を有す
るＰＬＬ１００を、例えばＰＬＬ周波数シンセサイザ回
路に適用すれば、このＰＬＬ周波数シンセサイザ回路を
用いる移動体端末等において、小さな回路規模で入力信
号の広い周波数範囲に渡ってその出力が追従できる。
【００７１】第１の実施形態では、電圧制御発振器３０
の発振帯域を切り替えるように構成したが、発振帯域切
り替え信号により分周器４０の分周比を切り替える構成
としてもよい。図９にこの構成例を第２の実施形態とし
て示す。
【００７２】図９は本発明の第２の実施形態に係るＰＬ
Ｌの構成を示す図である。本実施形態に係るＰＬＬの説
明にあたり図１に示すＰＬＬ１００と同一構成部分には
同一符号を付して重複部分の説明を省略する。
【００７３】図９において、ＰＬＬ２００は、位相比較
器１０、ローパスフィルタ２０、電圧制御発振器６０、
分周比を切り替え可能なプログラマブル分周器７０及び
帯域切り替え検出回路５０から構成される。
【００７４】以上の構成において、このＰＬＬ２００の
動作は帯域切り替え検出回路５０の出力がデジタル
“０”の時、プログラマブル分周器７０の分周比をＭと
すると帯域切り替え検出回路５０の出力がデジタル
“１”の時、プログラマブル分周器７０の分周比はＮと
なるように働く。この時、Ｍ＞Ｎの関係がある。
【００７５】プログラマブル分周器７０の分周比がＭか
らＮに変わると、電圧制御発振器６０の発振周波数が同
じでも、プログラマブル分周器７０出力周波数はＭ／Ｎ
倍されるので実施形態１と同様な動作となる。
【００７６】以上説明したように、第２実施形態に係る
ＰＬＬ２００は、プログラマブル分周器７０と、帯域切
り替え検出回路５０を備え、帯域切り替え検出回路５０
は位相比較器１０の比較出力とローパスフィルタ２０の
出力を監視することにより帯域切り替え信号を出力し、
この帯域切り替え信号でプログラマブル分周器７０の分
周比を切り替えるように構成しているので、第１の実施
形態と同様に、回路規模の増大を招くことなく広い範囲
の入力周波数に対して追従できるＰＬＬを実現すること
ができる。
【００７７】なお、上記各実施形態に係るＰＬＬを、例
えばＰＬＬ周波数シンセサイザ回路に適用することもで
きるが、勿論これには限定されず、ＰＬＬを用いる装置
であれば全ての装置（例えば、各種受信機の同期信号発
生回路）に適用可能であることは言うまでもない。
【００７８】また、上記ＰＬＬを構成する位相比較器、
ローパスフィルタ、電圧制御発振器及び分周器等の種
類、数などは前述した上述の実施形態に限られないこと
は言うまでもない。
【００７９】
【発明の効果】本発明に係るＰＬＬでは、発振帯域を切
り替え可能に構成された発振帯域切り替え型電圧制御発
振器と、位相比較器の比較出力とローパスフィルタの出
力を監視し、発振帯域切り替え型電圧制御発振器の発振
帯域を切り替える帯域切り替え信号を出力する帯域切り
替え検出回路とを備えて構成しているので、より小さな
回路規模で広い範囲の入力周波数に対して追従できるＰ
ＬＬを実現できる。
【００８０】また、本発明に係るＰＬＬでは、分周比を
切り替え可能に構成された分周器と、位相比較器の比較
出力とローパスフィルタの出力を監視し、分周器の分周
比を切り替える帯域切り替え信号を出力する帯域切り替
え検出回路とを備えて構成しているので、より小さな回
路規模で広い範囲の入力周波数に対して追従できるＰＬ
Ｌを実現できる。
【図面の簡単な説明】
【図１】本発明を適用した第１の実施形態に係るＰＬＬ
の構成を示す回路図である。
【図２】上記ＰＬＬの位相比較器の構成を示す回路図で
ある。
【図３】上記ＰＬＬの発振帯域切り替え型電圧制御発振
器の構成の一例を示す回路図である。
【図４】上記ＰＬＬの帯域切り替え検出回路の構成の一
例を示す回路図である。
【図５】上記ＰＬＬの発振帯域切り替え型電圧制御発振
器の特性を示す図である。
【図６】上記ＰＬＬの位相比較器の入出力信号、ローパ
スフィルタ及び帯域切り替え検出回路の出力信号を示す
タイミングチャートである。
【図７】上記ＰＬＬの位相比較器の入出力信号、ローパ
スフィルタ及び帯域切り替え検出回路の出力信号を示す
タイミングチャートである。
【図８】上記ＰＬＬの発振帯域切り替え型電圧制御発振
器の発振の様子を示す図である。
【図９】本発明を適用した第２の実施形態に係るＰＬＬ
の構成を示す回路図である。
【符号の説明】
６ｊ コンデンサ（発振用コンデンサ）、６ａ〜６ｇ
インバータ、１０ 位相比較器、２０ ローパスフィル
タ（ＬＰＦ）、３０ 発振帯域切り替え型電圧制御発振
器、３０ａ 発振回路、３０ｂ 制御回路、４０ 分周
器、５０ 帯域切り替え検出回路、６０ 電圧制御発振
器、７０ プログラマブル分周器、１００，２００ Ｐ
ＬＬ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 位相比較器、ローパスフィルタ、電圧制
    御発振器及び分周器を備えたＰＬＬにおいて、 発振帯域を切り替え可能に構成された発振帯域切り替え
    型電圧制御発振器と、 前記位相比較器の比較出力と前記ローパスフィルタの出
    力を監視し、前記発振帯域切り替え型電圧制御発振器の
    発振帯域を切り替える帯域切り替え信号を出力する帯域
    切り替え検出回路とを備えたことを特徴とするＰＬＬ。
  2. 【請求項２】 前記発振帯域切り替え型電圧制御発振器
    は、 発振用コンデンサ及び複数のインバータからなる発振回
    路と、 前記帯域切り替え信号により前記発振回路を制御する制
    御回路とを備え、 前記制御回路は、前記発振用コンデンサに充放電される
    電流値と該コンデンサの容量値と、前記複数のインバー
    タのスレショルド電圧の差電圧により発振周波数を変え
    るようにしたことを特徴とする請求項１記載のＰＬＬ。
  3. 【請求項３】 前記発振帯域切り替え型電圧制御発振器
    は、 前記帯域切り替え信号により発振用コンデンサに対して
    一定量の電流を増加するようにしたことを特徴とする請
    求項１又は２の何れかに記載のＰＬＬ。
  4. 【請求項４】 位相比較器、ローパスフィルタ、電圧制
    御発振器及び分周器を備えたＰＬＬにおいて、 分周比を切り替え可能に構成された分周器と、 前記位相比較器の比較出力と前記ローパスフィルタの出
    力を監視し、前記分周器の分周比を切り替える帯域切り
    替え信号を出力する帯域切り替え検出回路とを備えたこ
    とを特徴とするＰＬＬ。
  5. 【請求項５】 前記分周器は、 前記帯域切り替え信号により分周比を変えるように構成
    されたプログラマブル分周器であることを特徴とする請
    求項４に記載のＰＬＬ。
JP8204547A 1996-08-02 1996-08-02 Ｐｌｌ Pending JPH1051304A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8204547A JPH1051304A (ja) 1996-08-02 1996-08-02 Ｐｌｌ
US08/829,176 US5923196A (en) 1996-08-02 1997-03-31 Band-selectable phase-locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8204547A JPH1051304A (ja) 1996-08-02 1996-08-02 Ｐｌｌ

Publications (1)

Publication Number Publication Date
JPH1051304A true JPH1051304A (ja) 1998-02-20

Family

ID=16492324

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8204547A Pending JPH1051304A (ja) 1996-08-02 1996-08-02 Ｐｌｌ

Country Status (2)

Country Link
US (1) US5923196A (ja)
JP (1) JPH1051304A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1033815A2 (en) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba PLL circuit
JP2005143030A (ja) * 2003-11-10 2005-06-02 Sharp Corp Ｐｌｌクロック信号生成回路
US8013682B2 (en) 2008-05-22 2011-09-06 Renesas Electronics Corporation Frequency synthesizer and method for controlling same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11298323A (ja) * 1998-04-16 1999-10-29 Nec Yamagata Ltd 高速ロックアップｐｌｌ回路
DE69838212T3 (de) † 1998-07-28 2019-03-14 Ipcom Gmbh & Co. Kg Mobiltelefon
FR2818832A1 (fr) * 2000-12-26 2002-06-28 Koninkl Philips Electronics Nv Synthetiseur de frequences a faible bruit et a reponse rapide, et procede de synthese de frequences correspondant
EP1193879A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquences à faible bruit et à réponse rapide, et procédé de synthèse de fréquences correspondant
EP1213840A1 (en) * 2000-12-07 2002-06-12 Nokia Corporation Radio transceiver having a phase-locked loop circuit
US7053683B2 (en) * 2004-05-27 2006-05-30 Agere Systems Inc. Voltage controlled oscillator with automatic band selector
KR100817286B1 (ko) * 2005-11-25 2008-03-27 삼성전자주식회사 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법
KR100717103B1 (ko) * 2006-03-04 2007-05-10 삼성전자주식회사 전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로
US20080220733A1 (en) * 2007-03-02 2008-09-11 Matsushita Electric Industrial Co., Ltd. Fast frequency range selection in ranged controlled oscillators
DE102007023044B4 (de) * 2007-05-16 2011-02-10 Texas Instruments Deutschland Gmbh Ringoszillator für PLLs
TWI419467B (zh) * 2009-09-25 2013-12-11 Novatek Microelectronics Corp 頻率產生裝置
US8803574B2 (en) * 2012-12-04 2014-08-12 Cambridge Silicon Radio Limited Generating a tuned frequency output from a signal generator
US9582451B2 (en) * 2013-02-01 2017-02-28 Infineon Technologies Ag Receiver architecture
KR102213786B1 (ko) * 2014-10-15 2021-02-08 엘에스일렉트릭(주) 고압인버터 재기동 장치
TWI554037B (zh) * 2015-04-16 2016-10-11 群聯電子股份有限公司 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
EP3439180B1 (en) * 2017-08-02 2023-03-15 ams AG Phase-locked loop circuit
WO2020051906A1 (zh) * 2018-09-14 2020-03-19 深圳市汇顶科技股份有限公司 计算机可读存储介质、快速启动时钟系统及其控制方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3610954A (en) * 1970-11-12 1971-10-05 Motorola Inc Phase comparator using logic gates
JPH04344712A (ja) * 1991-05-21 1992-12-01 Hioki Ee Corp Ｐｌｌ式同期信号発生器
US5166641A (en) * 1992-03-17 1992-11-24 National Semiconductor Corporation Phase-locked loop with automatic phase offset calibration
US5498998A (en) * 1992-11-16 1996-03-12 Gehrke; James K. Method for adjusting the output frequency of a frequency synthesizer
JP2933472B2 (ja) * 1993-10-04 1999-08-16 日本電気アイシーマイコンシステム株式会社 位相同期回路
US5534823A (en) * 1994-02-28 1996-07-09 Nec Corporation Phase locked loop (PLL) circuit having variable loop filter for shortened locking time

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1033815A2 (en) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba PLL circuit
EP1033815A3 (en) * 1999-03-01 2003-11-19 Kabushiki Kaisha Toshiba PLL circuit
JP2005143030A (ja) * 2003-11-10 2005-06-02 Sharp Corp Ｐｌｌクロック信号生成回路
JP4546716B2 (ja) * 2003-11-10 2010-09-15 シャープ株式会社 Ｐｌｌクロック信号生成回路
US8013682B2 (en) 2008-05-22 2011-09-06 Renesas Electronics Corporation Frequency synthesizer and method for controlling same

Also Published As

Publication number Publication date
US5923196A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
JPH1051304A (ja) Ｐｌｌ
US6392494B2 (en) Frequency comparator and clock regenerating device using the same
US4980653A (en) Phase locked loop
JPH10294649A (ja) 周波数倍加回路
JPH03198524A (ja) 補償されるフェーズロックループ回路
JP2014518036A (ja) 入力クロックが失われたときｐｌｌ出力周波数を保つ装置及び方法
JP4958948B2 (ja) Ｐｌｌ周波数シンセサイザ
IES20050369A2 (en) Phase locked loop with a switch capacitor resistor in the loop filter
US5315623A (en) Dual mode phase-locked loop
JPH03235512A (ja) 電圧制御発振回路
KR960001075B1 (ko) 위상 검출기
US7002414B2 (en) Digital adjustable chip oscillator
US20080191778A1 (en) Gm/c tuning circuit and filter using the same
CN112636748A (zh) 扩频时钟电路及通信芯片
TW201304422A (zh) 鎖相迴路裝置以及其調整電壓提供電路
US9214946B2 (en) Phase locked loop circuit
KR20010014348A (ko) 순간 위상 차이 출력부를 구비한 위상 주파수 검출기
US20080111637A1 (en) Voltage controlled oscillator and pll having the same
JP4327144B2 (ja) Ｐｌｌ回路におけるアクティブフィルタ。
JPH0846497A (ja) 周波数位相比較器
JP3781725B2 (ja) 位相同期ループ回路
JPH06276090A (ja) Ｐｌｌ回路
CN116743157B (zh) 一种锁相环电路及电子设备
CN111294045B (zh) 一种降低电荷泵锁相环相位噪声的电路及方法
KR100235370B1 (ko) 위상 동기 회로

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030408