TWI419467B - 頻率產生裝置 - Google Patents
頻率產生裝置 Download PDFInfo
- Publication number
- TWI419467B TWI419467B TW098132473A TW98132473A TWI419467B TW I419467 B TWI419467 B TW I419467B TW 098132473 A TW098132473 A TW 098132473A TW 98132473 A TW98132473 A TW 98132473A TW I419467 B TWI419467 B TW I419467B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- frequency
- voltage drop
- unit
- generating
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
Description
本發明係指一種頻率產生裝置,尤指一種利用漸進式方法產生寬範圍頻率之頻率產生裝置。
隨著科技的不斷演進,電子產品的功能越來越多樣化,而體積卻越來越小,因而必須在狹小的電路板上設置數種不同的時脈。因此,為了能產生不同的時脈,在電子產品中,時脈產生器或震盪器是不可或缺的。然而,時脈產生器或震盪器都存在有頻率抖動(frequency jitter)的問題而直接影響產生頻率的準確度。
為了改善頻率抖動的現象,習知技術已提出了許多方法,例如:利用鎖頻迴路(frequency locked-loop,FLL)或鎖相迴路(phase locked-loop,PLL)。這些電路固然可以減少頻率抖動現象,但同時也增加了電路本身的複雜度以及所需成本。一般而言,習知時脈產生電路係利用一電流源透過一外接電阻對一電容充放電以產生一時間常數,即電容值與電阻值之乘積,可進一步決定頻率大小。也就是說,當電阻值或電容值愈小時,電容的充放電時間越快,相對應地所產生的頻率越快。當電阻值或電容值愈大時,電容的充放電時間越慢,相對應地所產生的頻率越慢。因此,當需要產生的頻率範圍很廣時,表示外接電阻值的變化很大。由於需要外接電阻值的變化很大,因此電流源的變化也必須很大。舉例來說,若時脈產生器需產生的頻率從1Hz至100Hz(即,頻率有100倍的變化),則電流源的變化也必須要100倍。然而,具有如此大變化量之電流源在實際電路上有實行的困難,再者,後級電路的延遲現象會在高頻和低頻時造成不同影響,導致時脈產生器無法產生精準且寬範圍頻率的時脈。
此外,由於外接電阻和產生頻率成反比的關係。因此,在時脈產生器產生的時脈為高頻的情況下,外接電阻的小變化量就會造成頻率相當大的變動。相反地,在時脈產生器產生的時脈為低頻的情況下,外接電阻的巨大變化量卻只造成頻率微小的變動。換句話說,當電阻值小時,代表時脈產生器產生高頻時脈(即,轉換成數位碼的解析度較高),而當電阻值大時,代表時脈產生器產生低頻時脈(即,轉換成數位碼的解析度較低)。然而,習知技術不論產生高頻或低頻時都用一樣的解析度來對電阻值進行偵測,勢必導致資源的浪費。
簡言之,時脈產生器產生的頻率範圍變化很大時,習知技術必須提供一個電阻值變化很大的外接電阻,而相對地導致電流源的變化也很大。然而,大變化的電流源在實際的電路上實行有困難,加上後級電路的影響而造成產生的頻率無法精確。此外,時脈產生電路產生高頻和低頻時所需的解析度不同,如果用相同的解析度將浪費系統資源,降低系統效率。
因此,本發明之主要目的即在於提供一種頻率產生裝置,以精確產生一頻率範圍內之一頻率。
本發明掲露一種頻率產生裝置,用來產生一頻率範圍內之一頻率。該頻率產生裝置包含有一可變電流源、一壓降產生單元、一電壓產生器、一偵測單元、一轉換單元以及一震盪電路。該可變電流源,用來根據一控制訊號,由複數個電流中選擇輸出一電流。該壓降產生單元,耦接於該可變電流源,用來根據該電流產生一壓降。該電壓產生器,用來產生一最大參考電壓及一最小參考電壓,以輸出一電壓範圍。該偵測單元,耦接於該壓降產生單元及該可變電流源,用來根據該壓降與該電壓範圍之關係,輸出該控制訊號至該可變電流源。該轉換單元,耦接於該壓降產生單元,用來根據該壓降與該電壓範圍之關係,輸出一數位碼。該震盪電路,耦接於該轉換單元,用來根據該數位碼產生該頻率。
請參考第1圖,第1圖為本發明實施例之一頻率產生裝置10之示意圖。頻率產生裝置10可用於一般的時脈產生器或震盪器中,以產生一頻率f_target,其落於頻率產生裝置10所能產生的頻率範圍F_rng為內。頻率產生裝置10包含有一可變電流源100、一壓降產生單元110、一電壓產生器120、一偵測單元130、一轉換單元140以及一震盪電路150。可變電流源100用來根據一控制訊號CS,由複數個電流中選擇輸出一電流I。壓降產生單元110耦接於可變電流源100,用來根據電流I產生一壓降Vdetect。電壓產生器120用來產生一最大參考電壓Vmax及一最小參考電壓Vmin,以輸出一電壓範圍V_rng。偵測單元130耦接於壓降產生單元110及可變電流源100,用來根據壓降Vdetect與電壓範圍V_rng之關係,輸出控制訊號CS至可變電流源100。轉換單元140耦接於壓降產生單元110,用來根據壓降Vdetect與電壓範圍Vrng之關係,輸出一數位碼DC。震盪電路150耦接於轉換單元140,用來根據數位碼DC產生頻率。
簡單來說,可變電流源100輸出電流I至壓降產生單元110以產生壓降Vdetect。偵測單元130偵測壓降Vdetect是否於電壓範圍Vrng內。如果壓降Vdetect落於電壓範圍Vrng外,偵測單元130輸出控制訊號CS至可變電流源100以調整電流I之大小。如果壓降Vdetect落於電壓範圍Vrng內,轉換單元140輸出數位碼DC。震盪電路150根據數位碼DC產生頻率f_target。如此一來,本發明透過漸進式調整電流大小,即漸進式調整外接電阻之壓降,以避免大電流變化而造成電路上難以實施的問題,進一步產生寬範圍的精準的頻率。
需注意的是,第1圖為本發明實施例示意圖,本領域具通常知識者當可據以做不同之修飾,而不限於此。請參考第2圖,第2圖為本發明實施例之一頻率產生裝置20之示意圖。頻率產生裝置20係用來實現頻率產生裝置10,以產生一頻率f_target_2,其落於頻率產生裝置20所能產生的頻率範圍F_rng_2為內。頻率產生裝置20包含有一可變電流源200、一外接電阻R、一電壓產生器220、一偵測單元230、一轉換單元240以及一震盪電路250。外接電阻R可用來實現第1圖之壓降產生單元110,用來根據電流I_2產生一壓降Vdetect_2。此外,透過電阻和頻率成一反比關係式(f=K/R,K係一常數),可決定外接電阻R之電阻值。可變電流源200、電壓產生器220、偵測單元230、轉換單元240以及震盪電路250可對應第1圖中之可變電流源100、電壓產生器120、偵測單元130、轉換單元140以及震盪電路150。類似地,電壓產生器220用來產生一最大參考電壓Vmax_2及一最小參考壓Vmin_2,以輸出一電壓範圍V_rng_2。在第2圖中,可變電流源200包含有電流源I(1)~I(n)及一開關模組201。電流源I(1)~I(n),用來產生n個電流。開關模組201耦接於電流源I(1)~I(n)與外接電阻R之間,用來根據一控制訊號CS_2,由電流源I(1)~I(n)中選擇一電流源,以輸出電流I_2至外接電阻R。偵測單元230包含有一比較單元231以及一切換單元232。比較單元231耦接於外接電阻R,用來比較壓降Vdetect_2及電壓範圍Vrng_2。切換單元232耦接於比較單元231,用來於壓降Vdetect_2落在電壓範圍Vrng_2之外時,產生控制訊號CS_2至可變電流源200。比較單元231包含一比較器Cmp1以及一比較器Cmp2。比較器Cmp1耦接於電壓產生器220與外接電阻R,用來比較壓降Vdetect_2與最大參考電壓Vmax_2。比較器Cmp2耦接於電壓產生器220與外接電阻R,用來比較壓降Vdetect_2與最小參考電壓Vmin_2。切換單元232的實現方式可以是一計數器,用以指示可變電流源200切換不同的電流源。當壓降Vdetect_2大於最大參考電壓Vmax_2時,計數器向下計數並輸出控制訊號CS_2以告知可變電流源200切換至電流值較小的電流源。當壓降Vdetect_2小於最小參考電壓Vmin_2時,計數器向上計數並輸出控制訊號CS_2以告知可變電流源200切換至電流值較大的電流源。轉換單元240包含有一計數單元241、一鋸齒波產生器242、一比較器Cmp3以及一輸出單元243。計數單元241用來輸出一累進數列Seq。累進數列Seq可以是二進位表示方式。鋸齒波產生器242用來根據累進數列Seq及電壓範圍Vrng_2,輸出一鋸齒波saw_wave。鋸齒波saw_wave的振幅等於電壓範圍Vrng_2。比較器Cmp3用來比較壓降Vdetect_2和鋸齒波saw_wave,以產生一比較結果Rslt。當比較結果Rslt為高準位時,表示壓降Vdetect_2落於鋸齒波saw_wave之振幅之間,輸出單元243輸出累進數列Seq之數值,以產生數位碼DC_2。輸出單元243可以是一暫存器或任何可儲存數位碼DC_2之電子元件。震盪電路250包含有一震盪器251、一數位比較器252以及一邏輯電路253。震盪器251用來產生一基準頻率f_basic。基準頻率f_basic係頻率f_target_2的整數倍。數位比較器252耦接於震盪器251以及輸出單元243,用來比較基準頻率f_basic和數位碼DC_2,以產生一翻轉訊號toggle。邏輯電路253耦接於數位比較器252,用來根據翻轉訊號toggle,產生頻率f_target_2。
需注意的是,電流源I(1)~I(n)之數量n,可由使用者根據硬體電路際需求而自行決定。另外,本發明實施例利用頻率範圍F_rng_2之一最大頻率F_max與一最小頻率F_min之比值來決定電流源I(1)~I(n)之間的電流比值關係,而使得電流I(1)~I(n)之電流值呈一等比級數。換句話說,最大頻率F_max與最小頻率F_min之比值開n次方根係等於該等比級數之公比r。以頻率範圍F_rng_2等於1Hz~100Hz為例,最大頻率F_max與最小頻率F_min之比值等於100,若可變電流源100包含有兩個電流源(即,n=2),則I(2)等於10倍的I(1)(即,)。若可變電流源100包含有四個電流源(即,n=4),則I(4)等於3.16倍I(3);I(3)等於3.16倍I(2);I(2)等於3.16倍I(1)(即,r)。另外,本發明透過使用者自訂,將頻率範圍F_rng_2及電阻範圍R_rng_2分成n個小頻率範圍以及小電阻範圍以對應電流源I(1)~I(n),且滿足關係式,其中,fmax
、fmin
為每一群組之一最大頻率及最小頻率,而rmax
、rmin
為每一群組之一最大電阻值及最小電阻值。
請參考第3圖,第3圖為本發明實施例之一表格30之示意圖。表格30用來表示頻率範圍F_rng_2、一電阻範圍R_rng_2、電流I(1)~I(n)和電壓範圍Vrng_2之間的對應關係。透過電阻和頻率成一反比關係式(f=K/R,K係一常數),電阻範圍R_rng_2係對應於頻率範圍F_rng_2。在表格30中,頻率範圍1Hz~100Hz被分成2個小頻率範圍1Hz~10Hz和10Hz~100Hz以分別對應電流源50mA和500mA。電阻範圍100ohm~1ohm被分成2個小電阻範圍100ohm~10ohm和10ohm~1ohm以分別對應電流源50mA和500mA。另外,以群組1為例,最大參考電壓Vmax_2=5V及最小參考電壓Vmin_2=0.5V係等於群組1之最大電阻值100ohm和最小電阻值10ohm乘以電流源50mA,且每一群組之電壓範圍相同係一定值。
舉例來說,若頻率產生裝置20所需產生之頻率f_target_2為75Hz,透過電阻和頻率成一反比關係式(f=K/R,假設K=100),則需要外接電阻R為1.33ohm。為了方便說明,同時請參考表格30。假設一開始,本發明實施例選擇表格30中群組1之電流50mA對外接電阻R充電,因此在外接電阻R上產生的壓降Vdetect_2為0.0665V。同時,切換單元132係一二位元計數器,且位元值為00。由於壓降Vdetect_2=0.0665V小於最小參考電壓Vmin_2=0.5V,因此切換單元132之位元值變成01,藉此輸出控制訊號CS_2以指示可變電流源200以切換較大的電流源。可變電流源200接收到CS_2後,選擇表格30中群組2之電流500mA對外接電阻R充電。此時,外接電阻R的壓降Vdetect_2等於0.665V而落在鋸齒波saw_wave的振幅間。請參考第4圖,第4圖為本發明實施例之一鋸齒波40之示意圖。鋸齒波40係一六位元的數位波形,具有64階。比較器Cmp3的一輸入端為壓降Vdetect_2而另一端為鋸齒波saw_wave。由於0.665V落在鋸齒波saw_wave的振幅0.5V~5V間,因此當鋸齒波saw_wave在上升周期中超過壓降Vdetect_2時,比較器Comp3會輸出一高準位訊號。同時,輸出單元260根據該高準位訊號紀錄相對應的累進數列000010,並輸出數位碼000010。數位比較器252根據數位碼000010及切換單元232的位元值01可以找到相對應的頻率形式,並根據該頻率形式和基準頻率f_basic輸出翻轉訊號toggle。邏輯電路253可透過一SR正反器(Set/Rest flip flop)實現,翻轉訊號toggle係為SR正反器中S端及R端之輸入訊號。因此,透過設定與重設的操作可產生出頻率f_target_2。震盪電路150之詳細運作方式應為本領域具通常知識者所熟知,於此不在贅述。請參考第5圖,第5圖為本發明實施例之一時序圖50之示意圖。時序圖50用來說明翻轉訊號toggle、基準頻率f_basic以及頻率f_target_2之間的關係。
因此,在頻率產生裝置可產生的頻率範圍很大的情況下,習知技術容易因電阻的微小誤差而導致無法產生精確的頻率。相較於習知技述,本發明利用偵測單元偵測外接電阻之壓降是否於電壓範圍內,以調整可變電流源之大小,進一步地增加或減少外接電阻之壓降以落於電壓範圍內。而增加或減少外接電阻之壓降相對地也就等於尋找適合目標頻率的頻率範圍。也就是說,當頻率範圍很大時,本發明可以漸進式的方式縮小產生頻率的誤差。
此外,本發明之主要精神在於根據頻率產生裝置20之運作,決定電壓範圍、電流源之數量、選擇的電流值以及相關參數值。因此,頻率產生裝置20之相關操作方式可以歸納成一流程。請參考第6圖,第6圖為本發明實施例之一流程60之式意圖。流程60用於頻率產生裝置20以產生一頻率f_target_2。流程60包含下列步驟:步驟600:開始。
步驟602:將頻率範圍F_rng_2和相對應之電阻範圍R_rng_2分成複數個群組。
步驟604:設定每一群組之頻率範圍及電阻範圍。
步驟606:偵測頻率f_target_2所對應之外接電阻R之壓降Vdetect_2,並判斷壓降Vdetect_2是否超出電壓範圍V_rng_2?若是,執行步驟608;若否,執行步驟610。
步驟608:切換可變電流源200之電流大小,返回步驟606。
步驟610:根據外接電阻R之壓降Vdetect,產生相對應之一數位碼DC_2。
步驟612:根據數位碼DC_2,產生頻率f_target_2。
步驟614:結束。
流程60係頻率產生裝置20之運作方式,相關說明可參考前述,在此不贅述。
綜上所述,本發明利用可變電流源輸出電流至壓降產生單元以產生壓降。接著,偵測單元偵測壓降是否於電壓範圍內。如果壓降落於電壓範圍外,偵測單元輸出控制訊號至可變電流源以調整電流之大小。如果壓降落於電壓範圍內,轉換單元輸出數位碼。根據數位碼,震盪電路產生目標頻率。也就是說,本發明透過調整可變電流源之大小以尋找適當的頻率範圍,進一步產生寬範圍的精準的頻率。同時,也避免大電流變化而造成電路上難以實施的問題。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10、20...頻率產生裝置
100、200...可變電流源
110...壓降產生單元
120、220...電壓產生器
130、230...偵測單元
140、240...轉換單元
150、250...震盪電路
201...開關模組
231...比較單元
232...切換單元
241...計數單元
242...鋸齒波產生器
243...輸出單元
251...震盪器
252...數位比較器
253...邏輯電路
60...流程
600、602、604、606、608、610、612、614...步驟
F_rng、F_rng_2...頻率範圍
f_target、f_target_2...頻率
V_rng_2、V_rng...電壓範圍
Vmax、Vmax_2...最大參考電壓
Vmin、Vmin_2...最小參考壓
I(1)~I(n)...電流源
R...外接電阻
r...公比
DC、DC_2...數位碼
CS、CS_2...控制訊號
Vdetect、Vdetect_2...壓降
I、I_2...電流
Cmp1、Cmp2、Cmp3...比較器
Seq...累進數列
saw_wave...鋸齒波
toggle...翻轉訊號
Rslt...比較結果
F_max...最大頻率
F_min...最小頻率
R_rng_2...電阻範圍
第1圖為本發明實施例之一頻率產生裝置之示意圖。
第2圖為本發明實施例之一頻率產生裝置之示意圖。
第3圖為本發明實施例之一表格之示意圖。
第4圖為本發明實施例之一鋸齒波之示意圖。
第5圖為本發明實施例之一時序圖之示意圖。
第6圖為本發明實施例之一流程之式意圖。
10...頻率產生裝置
100...可變電流源
110...壓降產生單元
120...電壓產生器
130...偵測單元
140...轉換單元
150...震盪電路
DC...數位碼
CS...控制訊號
Vdetect...壓降
I...電流
f_target...頻率
Claims (24)
- 一種頻率產生裝置,用來產生一頻率範圍內之一頻率,該頻率產生裝置包含有:一可變電流源,用來根據一控制訊號,由複數個電流中選擇輸出一電流,其中該複數個電流之電流值呈一等比級數,且該等比級數之公比係等於該電壓範圍之該最大參考電壓與該最小參考電壓之比值;一壓降產生單元,耦接於該可變電流源,用來根據該電流產生一壓降;一電壓產生器,用來產生一最大參考電壓及一最小參考電壓,以輸出一電壓範圍;一偵測單元,耦接於該壓降產生單元及該可變電流源,用來根據該壓降與該電壓範圍之關係,輸出該控制訊號至該可變電流源;一轉換單元,耦接於該壓降產生單元,用來根據該壓降與該電壓範圍之關係,輸出一數位碼;以及一震盪電路,耦接於該轉換單元,用來根據該數位碼產生該頻率。
- 如請求項1所述之頻率產生裝置,其中該可變電流源包含有:複數個電流源,用來產生該複數個電流;以及一開關模組,耦接於該複數個電流源與該壓降產生單元之間,用來根據該控制訊號,由該複數個電流源中選擇一電流源輸出該電流至該壓降產生單元。
- 如請求項1所述之頻率產生裝置,其中該等比級數之公比的X次方等於該頻率範圍之一最大頻率與一最小頻率之比值。
- 如請求項3所述之頻率產生裝置,其中X係該複數個電流之數量。
- 如請求項1所述之頻率產生裝置,其中該偵測單元包含有:一比較單元,耦接於該壓降產生單元,用來比較該壓降及該電壓範圍;以及一切換單元,耦接於該比較器,用來於該壓降落在該電壓範圍之外時,產生該控制訊號至該可變電流源。
- 如請求項5所述之頻率產生裝置,其中該比較單元包含有:一第一比較器,耦接於該電壓產生器與該壓降產生單元,用來比較該壓降與該電壓範圍之該最大參考電壓;以及一第二比較器,耦接於該電壓產生器與該壓降產生單元,用來比較該壓降與該電壓範圍之該最小參考電壓。
- 如請求項5所述之頻率產生裝置,其中該切換單元係一計數器。
- 如請求項1所述之頻率產生裝置,其中該壓降產生單元係一電阻。
- 一種頻率產生裝置,用來產生一頻率範圍內之一頻率,該頻率產 生裝置包含有:一可變電流源,用來根據一控制訊號,由複數個電流中選擇輸出一電流;一壓降產生單元,耦接於該可變電流源,用來根據該電流產生一壓降;一電壓產生器,用來產生一最大參考電壓及一最小參考電壓,以輸出一電壓範圍;一偵測單元,耦接於該壓降產生單元及該可變電流源,用來根據該壓降與該電壓範圍之關係,輸出該控制訊號至該可變電流源;一轉換單元,耦接於該壓降產生單元,用來根據該壓降與該電壓範圍之關係,輸出一數位碼,該轉換單元包含有:一計數單元,用來輸出一累進數列;一鋸齒波產生器,用來根據該累進數列及該電壓範圍,輸出一鋸齒波;一比較器,用來比較該壓降和該鋸齒波,以產生一比較結果;以及一輸出單元,用來根據該比較結果,輸出該累進數列之一數值,以產生該數位碼;以及一震盪電路,耦接於該轉換單元,用來根據該數位碼產生該頻率。
- 如請求項9所述之頻率產生裝置,其中該鋸齒波產生器係根據該電壓範圍,決定該鋸齒波之振幅。
- 如請求項10所述之頻率產生裝置,其中該輸出單元係於該比較結果指示該壓降落於該鋸齒波之振幅之間時,輸出該累進數列之該數值,以產生該數位碼。
- 如請求項9所述之頻率產生裝置,其中該可變電流源包含有:複數個電流源,用來產生該複數個電流;以及一開關模組,耦接於該複數個電流源與該壓降產生單元之間,用來根據該控制訊號,由該複數個電流源中選擇一電流源輸出該電流至該壓降產生單元。
- 如請求項9所述之頻率產生裝置,其中該偵測單元包含有:一比較單元,耦接於該壓降產生單元,用來比較該壓降及該電壓範圍;以及一切換單元,耦接於該比較器,用來於該壓降落在該電壓範圍之外時,產生該控制訊號至該可變電流源。
- 如請求項13所述之頻率產生裝置,其中該比較單元包含有:一第一比較器,耦接於該電壓產生器與該壓降產生單元,用來比較該壓降與該電壓範圍之該最大參考電壓;以及一第二比較器,耦接於該電壓產生器與該壓降產生單元,用來比較該壓降與該電壓範圍之該最小參考電壓。
- 如請求項13所述之頻率產生裝置,其中該切換單元係一計數器。
- 如請求項9所述之頻率產生裝置,其中該壓降產生單元係一電阻。
- 一種頻率產生裝置,用來產生一頻率範圍內之一頻率,該頻率產生裝置包含有:一可變電流源,用來根據一控制訊號,由複數個電流中選擇輸出一電流;一壓降產生單元,耦接於該可變電流源,用來根據該電流產生一壓降;一電壓產生器,用來產生一最大參考電壓及一最小參考電壓,以輸出一電壓範圍;一偵測單元,耦接於該壓降產生單元及該可變電流源,用來根據該壓降與該電壓範圍之關係,輸出該控制訊號至該可變電流源;一轉換單元,耦接於該壓降產生單元,用來根據該壓降與該電壓範圍之關係,輸出一數位碼;以及一震盪電路,耦接於該轉換單元,用來根據該數位碼產生該頻率,該震盪電路包含有:一震盪器,用來產生一基準頻率;一數位比較器,耦接於該震盪器及該轉換單元,用來比較該基準頻率和該數位碼以產生一翻轉訊號;以及 一邏輯電路,耦接於該數位比較器,用來根據該翻轉訊號,產生該頻率。
- 如請求項17所述之頻率產生裝置,其中該基準頻率為該頻率之整數倍。
- 如請求項17所述之頻率產生裝置,其中該邏輯電路係一SR正反器(Set/Rest flip flop)。
- 如請求項17所述之頻率產生裝置,其中該可變電流源包含有:複數個電流源,用來產生該複數個電流;以及一開關模組,耦接於該複數個電流源與該壓降產生單元之間,用來根據該控制訊號,由該複數個電流源中選擇一電流源輸出該電流至該壓降產生單元。
- 如請求項17所述之頻率產生裝置,其中該偵測單元包含有:一比較單元,耦接於該壓降產生單元,用來比較該壓降及該電壓範圍;以及一切換單元,耦接於該比較器,用來於該壓降落在該電壓範圍之外時,產生該控制訊號至該可變電流源。
- 如請求項21所述之頻率產生裝置,其中該比較單元包含有:一第一比較器,耦接於該電壓產生器與該壓降產生單元,用來比 較該壓降與該電壓範圍之該最大參考電壓;以及一第二比較器,耦接於該電壓產生器與該壓降產生單元,用來比較該壓降與該電壓範圍之該最小參考電壓。
- 如請求項21所述之頻率產生裝置,其中該切換單元係一計數器。
- 如請求項17所述之頻率產生裝置,其中該壓降產生單元係一電阻。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098132473A TWI419467B (zh) | 2009-09-25 | 2009-09-25 | 頻率產生裝置 |
US12/773,853 US8461883B2 (en) | 2009-09-25 | 2010-05-05 | Frequency generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098132473A TWI419467B (zh) | 2009-09-25 | 2009-09-25 | 頻率產生裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201112630A TW201112630A (en) | 2011-04-01 |
TWI419467B true TWI419467B (zh) | 2013-12-11 |
Family
ID=43779623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098132473A TWI419467B (zh) | 2009-09-25 | 2009-09-25 | 頻率產生裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8461883B2 (zh) |
TW (1) | TWI419467B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8933737B1 (en) * | 2013-06-28 | 2015-01-13 | Stmicroelectronics International N.V. | System and method for variable frequency clock generation |
US9647546B2 (en) * | 2013-12-05 | 2017-05-09 | Fairchild Semiconductor Corporation | Dual-mode voltage doubling buck converter with smooth mode transition |
US9634676B2 (en) * | 2015-07-01 | 2017-04-25 | Qualcomm Incorporated | Circuits and methods providing clock frequency adjustment in response to supply voltage changes |
US10732701B1 (en) * | 2019-06-24 | 2020-08-04 | Mediatek Singapore Pte. Ltd. | Method and apparatus of dual threshold clock control |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5852387A (en) * | 1994-10-28 | 1998-12-22 | Siemens Aktiengesellschaft | Voltage-controlled oscillator that operates over a wide frequency range |
US5923196A (en) * | 1996-08-02 | 1999-07-13 | Oki Electric Industry Co., Ltd. | Band-selectable phase-locked loop |
TW200735537A (en) * | 2006-03-04 | 2007-09-16 | Samsung Electronics Co Ltd | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same |
TW200830718A (en) * | 2006-09-19 | 2008-07-16 | Atmel Corp | Low-power oscillator |
US7504897B2 (en) * | 2006-10-30 | 2009-03-17 | Agere Systems Inc. | Switched-current oscillator for clock-frequency spreading |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744277B1 (en) * | 2001-05-06 | 2004-06-01 | Altera Corporation | Programmable current reference circuit |
US6798302B2 (en) * | 2001-05-06 | 2004-09-28 | Altera Corporation | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system |
-
2009
- 2009-09-25 TW TW098132473A patent/TWI419467B/zh not_active IP Right Cessation
-
2010
- 2010-05-05 US US12/773,853 patent/US8461883B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5852387A (en) * | 1994-10-28 | 1998-12-22 | Siemens Aktiengesellschaft | Voltage-controlled oscillator that operates over a wide frequency range |
US5923196A (en) * | 1996-08-02 | 1999-07-13 | Oki Electric Industry Co., Ltd. | Band-selectable phase-locked loop |
TW200735537A (en) * | 2006-03-04 | 2007-09-16 | Samsung Electronics Co Ltd | Phase-locked loop circuit, delay-locked loop circuit and method of tuning output frequencies of the same |
TW200830718A (en) * | 2006-09-19 | 2008-07-16 | Atmel Corp | Low-power oscillator |
US7504897B2 (en) * | 2006-10-30 | 2009-03-17 | Agere Systems Inc. | Switched-current oscillator for clock-frequency spreading |
Non-Patent Citations (1)
Title |
---|
Vahedi, H.; Shoval, A.; Raahemifar, K., "A 100 MHz-1GHz on-chip-programmable phase-locked loop," Electrical and Computer Engineering, 2004. Canadian Conference on , vol.3, no., pp.1601,1604 Vol.3, 2-5 May 2004. * |
Also Published As
Publication number | Publication date |
---|---|
US8461883B2 (en) | 2013-06-11 |
US20110074468A1 (en) | 2011-03-31 |
TW201112630A (en) | 2011-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
TWI419467B (zh) | 頻率產生裝置 | |
WO2023184851A1 (zh) | 占空比校准电路及方法、芯片和电子设备 | |
TW201430699A (zh) | 用於亂數產生器之延遲裝置及方法及其亂數產生器 | |
US7151399B2 (en) | System and method for generating multiple clock signals | |
CN114629476A (zh) | 高分辨率脉冲宽度调制信号产生电路 | |
US7180339B2 (en) | Synthesizer and method for generating an output signal that has a desired period | |
JP2011159873A (ja) | 半導体集積回路及びそれを備えた電圧制御装置 | |
JPH0682573A (ja) | 時間間隔検出回路 | |
US20090190631A1 (en) | Method for generating a spread spectrum clock and apparatus thereof | |
JP2004032586A (ja) | 逓倍pll回路 | |
JP4198068B2 (ja) | デジタル周波数変換のための方法および装置 | |
EP3405797A1 (en) | Frequency multiplying device | |
JPWO2007105487A1 (ja) | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用lsi | |
US7570121B2 (en) | Frequency jittering control circuit and method for using the same | |
KR100209739B1 (ko) | 주파수 발생장치 | |
JP5303757B2 (ja) | タイミング発生回路 | |
CN102035507B (zh) | 频率产生装置 | |
JPH06112785A (ja) | ジッタ発生装置 | |
JP2012175319A (ja) | クロック生成装置及びDLL(DigitalLockedLoop)回路及びクロック生成方法 | |
Xiu | All digital FPGA-implementable time-average-frequency direct period synthesis for IoT applications | |
TWI452828B (zh) | 時脈產生裝置 | |
WO2023033103A1 (ja) | 逐次比較型a/dコンバータ | |
CN106469947B (zh) | 无线送电装置及其方法 | |
RU2170490C1 (ru) | Генератор импульсов с цифровой перестройкой периода |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |