JPWO2007105487A1 - パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ - Google Patents
パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ Download PDFInfo
- Publication number
- JPWO2007105487A1 JPWO2007105487A1 JP2008505043A JP2008505043A JPWO2007105487A1 JP WO2007105487 A1 JPWO2007105487 A1 JP WO2007105487A1 JP 2008505043 A JP2008505043 A JP 2008505043A JP 2008505043 A JP2008505043 A JP 2008505043A JP WO2007105487 A1 JPWO2007105487 A1 JP WO2007105487A1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- power conversion
- phase shift
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
電力変換をする際にクロック周波数が高い基準信号により制御する場合と同等の制御精度を、クロック周波数が低い基準信号により得る。時間量信号発生回路１２により基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生させ、位相シフト信号発生回路１３とカウンタ回路１４とデジタル加算回路１５とにより、位相が〔Ｓ０の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生しこれらの個数をそれぞれカウントし、ｎ個のカウント値を加算する。スイッチ素子オン時間決定回路１６と制御信号生成回路１７とにより加算値ＡＤＤを入力してオン時間ＴＯＮに相当する制御信号Ｓ５を生成する。
Description
本発明は、（１）電力変換をする際にクロック周波数が高い基準信号により制御する場合と同等の制御精度を、クロック周波数が低い基準信号により得ることができる電力変換制御回路および電力変換制御用ＬＳＩ、（２）２つの電圧信号の差分を高分解精度のデジタル値として検出できる差分検出回路、（３）整数で与えられる時間設定値から当該時間設定値に応じた高分解精度のパルス幅信号を発生できるパルス幅制御信号発生回路に関する。
ＤＣ／ＤＣコンバータ等の電力変換回路の電力変換制御回路（本明細書では、「電力変換制御回路」と言う）には、（１）温度変化による影響が少ないこと、（２）各種パラメータの設定をプログラマブルに行うことができること等の理由から、マイクロプロセッサを含むデジタルＬＳＩが使用されつつある。
ところで、電力変換制御回路として、制御対象の出力電圧ＥＯと、基準電圧（目標値電圧）ＥＲＥＦとの差分を時間量に置き換えて検出し、この時間量に基づき、制御信号（矩形波）のデューティを決定するものも提供されている。この電力変換制御回路では、最低で５０ＭＨｚ程度以上の周波数のクロックジェネレータを使用して前記時間量を検出すれば高精度の制御ができる。
しかし、一般に普及しているクロックジェネレータの周波数は２５ＭＨｚ程度止まりであり、５０ＭＨｚ以上のクロックで制御を行うおうとすると、価格の高いクロックジェネレータを使用せざるを得ない。
本発明の目的は、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる電力変換制御回路および電力変換制御用ＬＳＩを提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の検出精度を周波数が低い基準クロック信号から得ることができる差分検出回路を提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができるパルス幅制御信号発生回路を提供することにある。
しかし、一般に普及しているクロックジェネレータの周波数は２５ＭＨｚ程度止まりであり、５０ＭＨｚ以上のクロックで制御を行うおうとすると、価格の高いクロックジェネレータを使用せざるを得ない。
本発明の目的は、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる電力変換制御回路および電力変換制御用ＬＳＩを提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の検出精度を周波数が低い基準クロック信号から得ることができる差分検出回路を提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができるパルス幅制御信号発生回路を提供することにある。
本発明の電力変換制御回路は、電力変換回路のスイッチ素子のオン時間に相当する制御信号を生成するものであり、
基準タイミング信号を発生するタイミング生成回路と、
基準電圧および電力変換回路の出力電圧を入力し、前記基準電圧に対する前記出力電圧の差分に相当する時間量信号を前記基準タイミング信号に同期して発生する時間量信号発生回路と、
基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、
前記加算値を入力して前記スイッチ素子の前記オン時間を決定し、このオン時間を整数値としてデジタル出力するスイッチ素子オン時間決定回路と、
前記ｎ個の位相シフト信号を前記基準タイミング信号に同期して入力し、前記オン時間に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とする。
本発明の電力変換制御回路では、前記位相シフト信号発生回路は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて、前記位相シフト信号を発生するように構成することができる。
本発明の電力変換制御回路では、前記カウンタ回路は、
一方の入力端子に入力された前記時間量信号と他方の入力端子に入力された前記位相シフト信号を入力して論理積をパルスで出力するｎ個のＡＮＤゲートと、
前記ｎ個のＡＮＤゲートの出力パルスをそれぞれカウントし各カウント値をデジタル出力するｎ個の直並列変換型カウンタと、を備えて構成することができる。
本発明の電力変換制御回路では、前記制御信号生成回路は、
入力した前記オン時間の値Ｎ２を、
Ｎ２１＋Ｎ２２＋・・・＋Ｎ２ｎ＝Ｎ２
Ｎ２１≧Ｎ２２≧・・・≧Ｎ２ｎが満たされるように、ｎ個の整数Ｎ２１，Ｎ２２，Ｎ２１，・・・，Ｎ２ｎに分配する分配回路と、
プリセットされた値に相当する個数のパルスを、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて出力するｎ個の並直列変換型カウンタと、
前記並直列変換型カウンタの出力パルスを合成しこれを制御信号として出力するパルス合成回路と、を備えて構成することができる。
本発明の電力変換制御回路では、前記電力変換回路をＤＣ／ＤＣコンバータ、あるいはＤＣ／ＤＣコンバータやインバータで構成することができる。
本発明の電力変換制御用ＬＳＩは、上記の電力変換制御回路がパッケージされてなることを特徴とする。
本発明の差分検出回路は、基準タイミング信号を発生するタイミング生成回路と、
２つの電圧信号を入力しその差分に相当する時間量信号を前記基準タイミング信号に同期して発生する時間量信号発生回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、を備えたことを特徴とする。
本発明のパルス幅制御信号発生回路は、基準タイミング信号を発生するタイミング生成回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
時間設定値を整数値として入力するとともに、前記基準クロック信号に基づくｎ個の位相シフト信号を前記基準タイミング信号に同期して入力し、前記時間設定値に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とする。
基準タイミング信号を発生するタイミング生成回路と、
基準電圧および電力変換回路の出力電圧を入力し、前記基準電圧に対する前記出力電圧の差分に相当する時間量信号を前記基準タイミング信号に同期して発生する時間量信号発生回路と、
基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、
前記加算値を入力して前記スイッチ素子の前記オン時間を決定し、このオン時間を整数値としてデジタル出力するスイッチ素子オン時間決定回路と、
前記ｎ個の位相シフト信号を前記基準タイミング信号に同期して入力し、前記オン時間に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とする。
本発明の電力変換制御回路では、前記位相シフト信号発生回路は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて、前記位相シフト信号を発生するように構成することができる。
本発明の電力変換制御回路では、前記カウンタ回路は、
一方の入力端子に入力された前記時間量信号と他方の入力端子に入力された前記位相シフト信号を入力して論理積をパルスで出力するｎ個のＡＮＤゲートと、
前記ｎ個のＡＮＤゲートの出力パルスをそれぞれカウントし各カウント値をデジタル出力するｎ個の直並列変換型カウンタと、を備えて構成することができる。
本発明の電力変換制御回路では、前記制御信号生成回路は、
入力した前記オン時間の値Ｎ２を、
Ｎ２１＋Ｎ２２＋・・・＋Ｎ２ｎ＝Ｎ２
Ｎ２１≧Ｎ２２≧・・・≧Ｎ２ｎが満たされるように、ｎ個の整数Ｎ２１，Ｎ２２，Ｎ２１，・・・，Ｎ２ｎに分配する分配回路と、
プリセットされた値に相当する個数のパルスを、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて出力するｎ個の並直列変換型カウンタと、
前記並直列変換型カウンタの出力パルスを合成しこれを制御信号として出力するパルス合成回路と、を備えて構成することができる。
本発明の電力変換制御回路では、前記電力変換回路をＤＣ／ＤＣコンバータ、あるいはＤＣ／ＤＣコンバータやインバータで構成することができる。
本発明の電力変換制御用ＬＳＩは、上記の電力変換制御回路がパッケージされてなることを特徴とする。
本発明の差分検出回路は、基準タイミング信号を発生するタイミング生成回路と、
２つの電圧信号を入力しその差分に相当する時間量信号を前記基準タイミング信号に同期して発生する時間量信号発生回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、を備えたことを特徴とする。
本発明のパルス幅制御信号発生回路は、基準タイミング信号を発生するタイミング生成回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
時間設定値を整数値として入力するとともに、前記基準クロック信号に基づくｎ個の位相シフト信号を前記基準タイミング信号に同期して入力し、前記時間設定値に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とする。
発明の効果
本発明の電力変換制御回路および電力変換制御用ＬＳＩでは、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
本発明の差分検出回路では、クロック周波数が高い基準信号による制御と同等の検出精度を周波数が低い基準クロック信号から得ることができる。
本発明のパルス幅制御信号発生回路では、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
本発明の電力変換制御回路および電力変換制御用ＬＳＩでは、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
本発明の差分検出回路では、クロック周波数が高い基準信号による制御と同等の検出精度を周波数が低い基準クロック信号から得ることができる。
本発明のパルス幅制御信号発生回路では、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
図１は本発明の実施例を示す説明図である。図１において電力変換制御回路１は電力変換制御用ＬＳＩにパッケージされ、オン時間ＴＯＮに相当する制御信号Ｓ５を生成しており、電力変換制御回路１が生成した制御信号Ｓ５はドライブ回路１２０に送出され、ドライブ回路１２０が電力変換回路１００に駆動信号ＤＲＶを送出する。
本実施形態では、電力変換回路１００は、直流出力されるものであれば適用可能であり、典型的にはＤＣ／ＤＣコンバータ（図２参照）であるが、ＡＣ／ＤＣコンバータに適用することもできる。
電力変換制御回路１は、タイミング生成回路１１と、時間量信号発生回路１２と、位相シフト信号発生回路１３と、カウンタ回路１４と、デジタル加算回路１５と、スイッチ素子オン時間決定回路１６と、制御信号生成回路１７とを備えている。
タイミング生成回路１１は、基準タイミング信号Ｓ１を発生する。基準タイミング信号Ｓ１により、電力変換回路１００のオン・オフの周期が決定される。
時間量信号発生回路１２は、基準電圧ＥＲＥＦおよび電力変換回路１００の出力電圧ＥＯを入力し、基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分を時間量信号Ｓ３に変換するために、典型的には、後述する２組のＣＲ回路（図３参照）を使用することができる。また、時間量信号発生回路１２は、基準電圧ＥＲＥＦに対して出力電圧ＥＯが大きいか小さいかを判定する判別回路を備えることができる。
位相シフト信号発生回路１３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎの組を発生する。
カウンタ回路１４は、時間量信号Ｓ３がアクティブのときに、ｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号Ｓ１に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎをデジタル出力する。
デジタル加算回路１５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し加算値ＡＤＤを時間量信号Ｓ３に相当する値としてデジタル出力する。
スイッチ素子オン時間決定回路１６は、加算値ＡＤＤを入力して電力変換回路１００の図示しないスイッチ素子のオン時間ＴＯＮを決定しオン時間ＴＯＮを整数値Ｎ２としてデジタル出力する。
制御信号生成回路１７は、ｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・Ｓ４ｎを基準タイミング信号Ｓ１に同期して入力し、オン時間ＴＯＮに相当する、基準クロック信号Ｓ０のｎ倍精度の制御信号Ｓ５を生成する。
図２は、電力変換制御回路１を用いた電力変換システムを示す図であり、電力変換システム２００は、電力変換回路（図２では、降圧形のＤＣ／ＤＣコンバータ１０１）と、電力変換制御回路１と、ドライブ回路１２０とからなる。
ＤＣ／ＤＣコンバータ１０１は、入力端子ａ１と出力端子ｂ１（入力端子ａ２および出力端子ｂ２はグランドＧＮＤ）との間に直列接続されたスイッチング用のトランジスタＴｒおよびインダクタＬと、トランジスタＴｒのインダクタＬ側の端子とグランドＧＮＤとの間に接続されたダイオードＤと、出力端子ｂ１，ｂ２間に接続されたキャパシタＣとからなる。図２では、ＤＣ／ＤＣコンバータ１０１の入力側（入力端子ａ１，ａ２間）には直流電源Ｅｉが接続され、出力側（出力端子ｂ１，ｂ２間）には負荷Ｒが接続されている。
電力変換制御回路１は、ＤＣ／ＤＣコンバータ１０１の出力電圧ＥＯを入力し、上述した制御信号Ｓ５をドライブ回路１２０に出力し、ドライブ回路１２０はＤＣ／ＤＣコンバータ１０１のトランジスタＴｒに駆動信号を送出する。
図３は本発明の差分検出回路を示すブロック図である。図３において、差分検出回路２は、タイミング生成回路２１と、時間量信号発生回路２２と、位相シフト信号発生回路２３と、カウンタ回路２４と、デジタル加算回路２５とからなる。
タイミング生成回路２１は、基準タイミング信号Ｓ１を発生する。
時間量信号発生回路２２は、２つの電圧信号ＥＡ，ＥＢを入力しその差分（ＥＢ−ＥＡ）に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。
位相シフト信号発生回路２３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
カウンタ回路２４は、時間量信号Ｓ３と位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎとを入力しており、Ｓ３がアクティブのときにＳ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ４ｎをデジタル出力する。
デジタル加算回路２５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し、この加算値を時間量信号に相当する値としてデジタル出力する。
図４は本発明のパルス幅制御信号発生回路を示すブロック図である。図４において、パルス幅制御信号発生回路３は、タイミング生成回路３１と、位相シフト信号発生回路３２と、制御信号生成回路３３とからなる。
タイミング生成回路３１は、基準タイミング信号Ｓ１を発生する。
位相シフト信号発生回路３２は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。また、位相シフト信号発生回路３２は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号Ｓ０の周期〕／ｎずつ順次遅らせて、位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
制御信号生成回路３３は、時間設定値を整数値Ｎ２として入力するとともに、基準クロック信号Ｓ０に基づくｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを基準タイミング信号Ｓ１に同期して入力し、時間設定値（整数値Ｎ２）に相当する、基準クロック信号のｎ倍精度のパルス幅制御信号ＳＰ（ＴＯＮ時間に相当する）を生成する。
本実施形態では、電力変換回路１００は、直流出力されるものであれば適用可能であり、典型的にはＤＣ／ＤＣコンバータ（図２参照）であるが、ＡＣ／ＤＣコンバータに適用することもできる。
電力変換制御回路１は、タイミング生成回路１１と、時間量信号発生回路１２と、位相シフト信号発生回路１３と、カウンタ回路１４と、デジタル加算回路１５と、スイッチ素子オン時間決定回路１６と、制御信号生成回路１７とを備えている。
タイミング生成回路１１は、基準タイミング信号Ｓ１を発生する。基準タイミング信号Ｓ１により、電力変換回路１００のオン・オフの周期が決定される。
時間量信号発生回路１２は、基準電圧ＥＲＥＦおよび電力変換回路１００の出力電圧ＥＯを入力し、基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分を時間量信号Ｓ３に変換するために、典型的には、後述する２組のＣＲ回路（図３参照）を使用することができる。また、時間量信号発生回路１２は、基準電圧ＥＲＥＦに対して出力電圧ＥＯが大きいか小さいかを判定する判別回路を備えることができる。
位相シフト信号発生回路１３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎの組を発生する。
カウンタ回路１４は、時間量信号Ｓ３がアクティブのときに、ｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号Ｓ１に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎをデジタル出力する。
デジタル加算回路１５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し加算値ＡＤＤを時間量信号Ｓ３に相当する値としてデジタル出力する。
スイッチ素子オン時間決定回路１６は、加算値ＡＤＤを入力して電力変換回路１００の図示しないスイッチ素子のオン時間ＴＯＮを決定しオン時間ＴＯＮを整数値Ｎ２としてデジタル出力する。
制御信号生成回路１７は、ｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・Ｓ４ｎを基準タイミング信号Ｓ１に同期して入力し、オン時間ＴＯＮに相当する、基準クロック信号Ｓ０のｎ倍精度の制御信号Ｓ５を生成する。
図２は、電力変換制御回路１を用いた電力変換システムを示す図であり、電力変換システム２００は、電力変換回路（図２では、降圧形のＤＣ／ＤＣコンバータ１０１）と、電力変換制御回路１と、ドライブ回路１２０とからなる。
ＤＣ／ＤＣコンバータ１０１は、入力端子ａ１と出力端子ｂ１（入力端子ａ２および出力端子ｂ２はグランドＧＮＤ）との間に直列接続されたスイッチング用のトランジスタＴｒおよびインダクタＬと、トランジスタＴｒのインダクタＬ側の端子とグランドＧＮＤとの間に接続されたダイオードＤと、出力端子ｂ１，ｂ２間に接続されたキャパシタＣとからなる。図２では、ＤＣ／ＤＣコンバータ１０１の入力側（入力端子ａ１，ａ２間）には直流電源Ｅｉが接続され、出力側（出力端子ｂ１，ｂ２間）には負荷Ｒが接続されている。
電力変換制御回路１は、ＤＣ／ＤＣコンバータ１０１の出力電圧ＥＯを入力し、上述した制御信号Ｓ５をドライブ回路１２０に出力し、ドライブ回路１２０はＤＣ／ＤＣコンバータ１０１のトランジスタＴｒに駆動信号を送出する。
図３は本発明の差分検出回路を示すブロック図である。図３において、差分検出回路２は、タイミング生成回路２１と、時間量信号発生回路２２と、位相シフト信号発生回路２３と、カウンタ回路２４と、デジタル加算回路２５とからなる。
タイミング生成回路２１は、基準タイミング信号Ｓ１を発生する。
時間量信号発生回路２２は、２つの電圧信号ＥＡ，ＥＢを入力しその差分（ＥＢ−ＥＡ）に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。
位相シフト信号発生回路２３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
カウンタ回路２４は、時間量信号Ｓ３と位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎとを入力しており、Ｓ３がアクティブのときにＳ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ４ｎをデジタル出力する。
デジタル加算回路２５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し、この加算値を時間量信号に相当する値としてデジタル出力する。
図４は本発明のパルス幅制御信号発生回路を示すブロック図である。図４において、パルス幅制御信号発生回路３は、タイミング生成回路３１と、位相シフト信号発生回路３２と、制御信号生成回路３３とからなる。
タイミング生成回路３１は、基準タイミング信号Ｓ１を発生する。
位相シフト信号発生回路３２は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。また、位相シフト信号発生回路３２は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号Ｓ０の周期〕／ｎずつ順次遅らせて、位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
制御信号生成回路３３は、時間設定値を整数値Ｎ２として入力するとともに、基準クロック信号Ｓ０に基づくｎ個の位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを基準タイミング信号Ｓ１に同期して入力し、時間設定値（整数値Ｎ２）に相当する、基準クロック信号のｎ倍精度のパルス幅制御信号ＳＰ（ＴＯＮ時間に相当する）を生成する。
図５，図６の回路図、および図７，図８，図９のタイミングチャートにより上述した電力変換制御回路１の構成および動作を詳細に説明する。電力変換制御回路１のうち、タイミング生成回路１１、時間量信号発生回路１２、位相シフト信号発生回路１３およびカウンタ回路１４を図５に示し、デジタル加算回路１５、スイッチ素子オン時間決定回路１６および制御信号生成回路１７を図６に示す。
カウンタ１１１は、セットされたプリセット値（スイッチング周波数のセッティング値であるデジタル値ＰＳ）に対応した基準タイミング信号Ｓ１を生成している。基準タイミング信号Ｓ１の周波数（１００ｋＨｚオーダ）により、制御信号生成回路１７が生成する制御信号Ｓ５のオン・オフの周波数が決定される。基準タイミング信号Ｓ１は、後述する基準クロック信号Ｓ０から生成されるもので、出力電圧ＥＯを入力する電圧入力回路１２１のトランジスタスイッチＴｒ１および基準電圧ＥＲＥＦを入力する基準電圧入力回路１２２のトランジスタスイッチＴｒ２に送出される。なお、カウンタ１１１は、図１のタイミング生成回路１１を構成する。
電圧入力回路１２１は、一方端子に出力電圧ＥＯが加えられる入力抵抗ｒ１と、入力抵抗ｒ１の他方端子とグランドとの間に接続されたキャパシタＣ１とトランジスタスイッチＴｒ１と、しきい値電圧ＶＴＨが正極端子に入力された比較器Ｃｍｐ１とからなる。また、基準電圧入力回路１２２は、一方端子に基準電圧ＥＲＥＦが加えられる入力抵抗ｒ２と、入力抵抗ｒ２の他方端子とグランドとの間に接続されたキャパシタＣ２とトランジスタスイッチＴｒ２と、しきい値電圧ＶＴＨが正極端子に入力された比較器Ｃｍｐ２とからなる。トランジスタスイッチＴｒ１，Ｔｒ２には、基準タイミング信号Ｓ１が入力される。また、比較器Ｃｍｐ１と比較器Ｃｍｐ２の出力端子はＥＸＯＲゲート１２３に接続されている。
基準タイミング信号Ｓ１がトランジスタスイッチＴｒ１，Ｔｒ２をオフすると、図７に示すように、キャパシタＣ１の端子電圧（比較器Ｃｍｐ１の入力信号）Ｖ１１およびキャパシタＣ２の端子電圧（比較器Ｃｍｐ２の入力信号）Ｖ１２が上昇する。図７に示すように端子電圧Ｖ１１がしきい値電圧ＶＴＨに達するとＳ２１は立下り、端子電圧Ｖ１２がしきい値電圧ＶＴＨに達するとＳ２２が立ち下る。
なお、電圧入力回路１２１、基準電圧入力回路１２２をＳ１のタイミングで動作する電圧制御発振器（ＶＣＯ）により構成することもできる。電圧制御発振器（ＶＣＯ）は、入力電圧が高ければ高いほど最初のパルスが早く現れるので、ＶＣＯとして発振周期がＳ１の周期Ｔｓよりも大きくなるようなものを使用することで、上記のＣＲ積分回路と同様に動作させることができる。
また、図７に示すようにＥＸＯＲゲート１２３の出力（時間量信号Ｓ３）は、Ｓ２１とＳ２２の立下りの時間差を出力する。Ｓ２１，Ｓ２２は、後述するデジタルフィルタ１６１に入力され、デジタルフィルタ１６１は、Ｓ２１の立下りとＳ２２の立下りとの時間的前後関係を検出する。なお、電圧入力回路１２１と基準電圧入力回路１２２とＥＸＯＲゲート１２３とが、図１の時間量信号発生回路１２を構成する。
３個のディレイ回路１３（２），１３（３），１３（４）は、図８に詳細に示すように示すように基準クロック信号Ｓ０（図７では位相シフト信号Ｓ４１としてある）に対して、位相を〔基準クロック信号Ｓ０の周期〕／４ずつ順次遅らせて、位相シフト信号Ｓ４２，Ｓ４３，Ｓ４４を発生する。なお、基準クロック信号Ｓ０の信号ライン（位相シフト信号Ｓ４１の信号ライン）と、３個のディレイ回路１３（２），１３（３），１３（４）が、図１の位相シフト信号発生回路１３を構成する。
ＥＸＯＲゲート１２３の出力信号（時間量信号Ｓ３）は、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４の一方の入力端子に入力され、他方の入力端子に位相シフト信号Ｓ４１，Ｓ４２，Ｓ４３，Ｓ４４が入力される。ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４は、これらの入力信号の論理積をパルスで出力する。
直並列変換型カウンタ１４（１），１４（２），１４（３），１４（４）は、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４の出力パルスをそれぞれカウントして４個のカウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４）をデジタル出力する。図８では、カウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４が、「４」，「４」，「３」，「３」の場合が示されている。なお、直並列変換型カウンタ１４（１），１４（２），１４（３），１４（４）と、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４とが、図１のカウンタ回路１４を構成する。
カウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４は、図６に示すように、加算回路ＡＤＤＥＲに出力され、加算回路ＡＤＤＥＲは加算値ＡＤＤとして、Ｎ１１＋Ｎ１２＋Ｎ１３＋Ｎ１４（４＋４＋３＋３＝１４）を出力する。この加算値ＡＤＤは、前述したように、時間量信号Ｓ３に相当する値（すなわち、基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分に相当する値）である。なお、加算回路ＡＤＤＥＲは、図１に示したデジタル加算回路１５を構成する。
デジタルフィルタ１６１は、加算値ＡＤＤを入力して、ＤＣ／ＤＣコンバータ１０１の図示しないスイッチ素子（図２参照）のオン時間ＴＯＮを整数値で決定し、このオン時間ＴＯＮを整数値Ｎ２としてデジタル出力する。また、デジタルフィルタ１６１は、オフセット値、ゲイン、遮断周波数等の値をプリセットすることができるように構成されている。
さらに、デジタルフィルタ１６１は、前述したように、Ｓ２１，Ｓ２２を入力し、Ｓ２１の立下りとＳ２２の立下りとの時間的前後関係（すなわち、電力変換回路１００の出力電圧ＥＯが基準電圧ＥＲＥＦよりも大きいか小さいか）を判断している。
デジタルフィルタ１６１の出力（整数値Ｎ２）は、たとえば、
〔Ａ／（１＋ｓτ）〕×（ＥＲＥＦ−ＥＯ）
（Ａ：定数、ｓ：ラプラス演算子、τ：時定数）のような制御量に対応する値であり、基準タイミング信号Ｓ１の次の周期のオン時間ＴＯＮに相当する。なお、デジタルフィルタ１６１が、図１のスイッチ素子オン時間決定回路１６を構成する。
分配回路１７１は、入力したオン時間ＴＯＮの値を、
Ｎ２１＋Ｎ２２＋Ｎ２３＋Ｎ２４＝Ｎ２
Ｎ２１≧Ｎ２２≧Ｎ２３≧Ｎ２４が満たされるように、４個の整数Ｎ２１，Ｎ２２，Ｎ２３，Ｎ２４に分配する。本実施形態では、図９に示すように、Ｎ２＝２２であり、したがってＮ２１＝６，Ｎ２２＝６，Ｎ２３＝５，Ｎ２４＝５となる。
並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）は、ダウンカウンタであり、４個の整数Ｎ２１，Ｎ２２，Ｎ２３，Ｎ２４をプリセットし、セットされた個数のパルスが入力されたときに、位相が〔基準クロック信号Ｓ０の周期〕／４ずつ順次遅れたパルスを出力する。
パルス合成回路１７３（フリップフロップＦＦ）は、基準タイミング信号Ｓ１でセットされ、制御パルスＳ５を立ち上げ、並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）が出力するパルスのうち最後のパルスで制御信号Ｓ５を立ち下げる。
なお、分配回路１７１、並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）およびパルス合成回路１７３が、図１の制御信号生成回路１７を構成する。
以下、本発明の実施形態をさらに詳細に説明する。
また、図１０（Ａ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第１積分回路２１１，２１２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。また、図１０（Ｂ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。さらに、図１０（Ｃ）に示すように、Ｎ（ここではＮ＝２）組の電圧検出用第１積分回路２１１，２１２と電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。
なお、上記の例では、トランジスタスイッチのオンオフの１周期あたり１回、電圧偏差検出を１回としている（電流制御回路３を制御するためのデジタル数値ＮＲＭを１回検出）が、図１１に示すように、第１クロックＳｅの１周期Ｔｅあたり、デジタル数値ＮＲＭを複数回検出するようにしてもよい。図１１では、第１クロックＳｅの１周期Ｔｅあたり、上記した係数値の差ΔＮＲを複数回（ここでは４回であり、計測値をΔＮＲ１，ΔＮＲ２，ΔＮＲ３，ΔＮＲ４で示す）検出した様子が示されている。
カウンタ１１１は、セットされたプリセット値（スイッチング周波数のセッティング値であるデジタル値ＰＳ）に対応した基準タイミング信号Ｓ１を生成している。基準タイミング信号Ｓ１の周波数（１００ｋＨｚオーダ）により、制御信号生成回路１７が生成する制御信号Ｓ５のオン・オフの周波数が決定される。基準タイミング信号Ｓ１は、後述する基準クロック信号Ｓ０から生成されるもので、出力電圧ＥＯを入力する電圧入力回路１２１のトランジスタスイッチＴｒ１および基準電圧ＥＲＥＦを入力する基準電圧入力回路１２２のトランジスタスイッチＴｒ２に送出される。なお、カウンタ１１１は、図１のタイミング生成回路１１を構成する。
電圧入力回路１２１は、一方端子に出力電圧ＥＯが加えられる入力抵抗ｒ１と、入力抵抗ｒ１の他方端子とグランドとの間に接続されたキャパシタＣ１とトランジスタスイッチＴｒ１と、しきい値電圧ＶＴＨが正極端子に入力された比較器Ｃｍｐ１とからなる。また、基準電圧入力回路１２２は、一方端子に基準電圧ＥＲＥＦが加えられる入力抵抗ｒ２と、入力抵抗ｒ２の他方端子とグランドとの間に接続されたキャパシタＣ２とトランジスタスイッチＴｒ２と、しきい値電圧ＶＴＨが正極端子に入力された比較器Ｃｍｐ２とからなる。トランジスタスイッチＴｒ１，Ｔｒ２には、基準タイミング信号Ｓ１が入力される。また、比較器Ｃｍｐ１と比較器Ｃｍｐ２の出力端子はＥＸＯＲゲート１２３に接続されている。
基準タイミング信号Ｓ１がトランジスタスイッチＴｒ１，Ｔｒ２をオフすると、図７に示すように、キャパシタＣ１の端子電圧（比較器Ｃｍｐ１の入力信号）Ｖ１１およびキャパシタＣ２の端子電圧（比較器Ｃｍｐ２の入力信号）Ｖ１２が上昇する。図７に示すように端子電圧Ｖ１１がしきい値電圧ＶＴＨに達するとＳ２１は立下り、端子電圧Ｖ１２がしきい値電圧ＶＴＨに達するとＳ２２が立ち下る。
なお、電圧入力回路１２１、基準電圧入力回路１２２をＳ１のタイミングで動作する電圧制御発振器（ＶＣＯ）により構成することもできる。電圧制御発振器（ＶＣＯ）は、入力電圧が高ければ高いほど最初のパルスが早く現れるので、ＶＣＯとして発振周期がＳ１の周期Ｔｓよりも大きくなるようなものを使用することで、上記のＣＲ積分回路と同様に動作させることができる。
また、図７に示すようにＥＸＯＲゲート１２３の出力（時間量信号Ｓ３）は、Ｓ２１とＳ２２の立下りの時間差を出力する。Ｓ２１，Ｓ２２は、後述するデジタルフィルタ１６１に入力され、デジタルフィルタ１６１は、Ｓ２１の立下りとＳ２２の立下りとの時間的前後関係を検出する。なお、電圧入力回路１２１と基準電圧入力回路１２２とＥＸＯＲゲート１２３とが、図１の時間量信号発生回路１２を構成する。
３個のディレイ回路１３（２），１３（３），１３（４）は、図８に詳細に示すように示すように基準クロック信号Ｓ０（図７では位相シフト信号Ｓ４１としてある）に対して、位相を〔基準クロック信号Ｓ０の周期〕／４ずつ順次遅らせて、位相シフト信号Ｓ４２，Ｓ４３，Ｓ４４を発生する。なお、基準クロック信号Ｓ０の信号ライン（位相シフト信号Ｓ４１の信号ライン）と、３個のディレイ回路１３（２），１３（３），１３（４）が、図１の位相シフト信号発生回路１３を構成する。
ＥＸＯＲゲート１２３の出力信号（時間量信号Ｓ３）は、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４の一方の入力端子に入力され、他方の入力端子に位相シフト信号Ｓ４１，Ｓ４２，Ｓ４３，Ｓ４４が入力される。ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４は、これらの入力信号の論理積をパルスで出力する。
直並列変換型カウンタ１４（１），１４（２），１４（３），１４（４）は、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４の出力パルスをそれぞれカウントして４個のカウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４）をデジタル出力する。図８では、カウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４が、「４」，「４」，「３」，「３」の場合が示されている。なお、直並列変換型カウンタ１４（１），１４（２），１４（３），１４（４）と、ＡＮＤゲートＡｎｄ１，Ａｎｄ２，Ａｎｄ３，Ａｎｄ４とが、図１のカウンタ回路１４を構成する。
カウント値Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４は、図６に示すように、加算回路ＡＤＤＥＲに出力され、加算回路ＡＤＤＥＲは加算値ＡＤＤとして、Ｎ１１＋Ｎ１２＋Ｎ１３＋Ｎ１４（４＋４＋３＋３＝１４）を出力する。この加算値ＡＤＤは、前述したように、時間量信号Ｓ３に相当する値（すなわち、基準電圧ＥＲＥＦに対する出力電圧ＥＯの差分に相当する値）である。なお、加算回路ＡＤＤＥＲは、図１に示したデジタル加算回路１５を構成する。
デジタルフィルタ１６１は、加算値ＡＤＤを入力して、ＤＣ／ＤＣコンバータ１０１の図示しないスイッチ素子（図２参照）のオン時間ＴＯＮを整数値で決定し、このオン時間ＴＯＮを整数値Ｎ２としてデジタル出力する。また、デジタルフィルタ１６１は、オフセット値、ゲイン、遮断周波数等の値をプリセットすることができるように構成されている。
さらに、デジタルフィルタ１６１は、前述したように、Ｓ２１，Ｓ２２を入力し、Ｓ２１の立下りとＳ２２の立下りとの時間的前後関係（すなわち、電力変換回路１００の出力電圧ＥＯが基準電圧ＥＲＥＦよりも大きいか小さいか）を判断している。
デジタルフィルタ１６１の出力（整数値Ｎ２）は、たとえば、
〔Ａ／（１＋ｓτ）〕×（ＥＲＥＦ−ＥＯ）
（Ａ：定数、ｓ：ラプラス演算子、τ：時定数）のような制御量に対応する値であり、基準タイミング信号Ｓ１の次の周期のオン時間ＴＯＮに相当する。なお、デジタルフィルタ１６１が、図１のスイッチ素子オン時間決定回路１６を構成する。
分配回路１７１は、入力したオン時間ＴＯＮの値を、
Ｎ２１＋Ｎ２２＋Ｎ２３＋Ｎ２４＝Ｎ２
Ｎ２１≧Ｎ２２≧Ｎ２３≧Ｎ２４が満たされるように、４個の整数Ｎ２１，Ｎ２２，Ｎ２３，Ｎ２４に分配する。本実施形態では、図９に示すように、Ｎ２＝２２であり、したがってＮ２１＝６，Ｎ２２＝６，Ｎ２３＝５，Ｎ２４＝５となる。
並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）は、ダウンカウンタであり、４個の整数Ｎ２１，Ｎ２２，Ｎ２３，Ｎ２４をプリセットし、セットされた個数のパルスが入力されたときに、位相が〔基準クロック信号Ｓ０の周期〕／４ずつ順次遅れたパルスを出力する。
パルス合成回路１７３（フリップフロップＦＦ）は、基準タイミング信号Ｓ１でセットされ、制御パルスＳ５を立ち上げ、並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）が出力するパルスのうち最後のパルスで制御信号Ｓ５を立ち下げる。
なお、分配回路１７１、並直列変換型カウンタ１７２（１），１７２（２），１７２（３），１７２（４）およびパルス合成回路１７３が、図１の制御信号生成回路１７を構成する。
以下、本発明の実施形態をさらに詳細に説明する。
また、図１０（Ａ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第１積分回路２１１，２１２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。また、図１０（Ｂ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。さらに、図１０（Ｃ）に示すように、Ｎ（ここではＮ＝２）組の電圧検出用第１積分回路２１１，２１２と電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。
なお、上記の例では、トランジスタスイッチのオンオフの１周期あたり１回、電圧偏差検出を１回としている（電流制御回路３を制御するためのデジタル数値ＮＲＭを１回検出）が、図１１に示すように、第１クロックＳｅの１周期Ｔｅあたり、デジタル数値ＮＲＭを複数回検出するようにしてもよい。図１１では、第１クロックＳｅの１周期Ｔｅあたり、上記した係数値の差ΔＮＲを複数回（ここでは４回であり、計測値をΔＮＲ１，ΔＮＲ２，ΔＮＲ３，ΔＮＲ４で示す）検出した様子が示されている。
【０００１】
技術分野
本発明は、（１）電力変換をする際にクロック周波数が高い基準信号により制御する場合と同等の制御精度を、クロック周波数が低い基準信号により得ることができる電力変換制御回路および電力変換制御用ＬＳＩ、（２）整数で与えられる時間設定値から当該時間設定値に応じた高分解精度のパルス幅信号を発生できるパルス幅制御信号発生回路に関する。
背景技術
ＤＣ／ＤＣコンバータ等の電力変換回路の電力変換制御回路（本明細書では、「電力変換制御回路」と言う）には、（１）温度変化による影響が少ないこと、（２）各種パラメータの設定をプログラマブルに行うことができること等の理由から、マイクロプロセッサを含むデジタルＬＳＩが使用されつつある。
発明が解決しようとする課題
ところで、電力変換制御回路として、制御対象の出力電圧ＥＯと、基準電圧（目標値電圧）ＥＲＥＦとの差分を時間量に置き換えて検出し、この時間量に基づき、制御信号（矩形波）のデューティを決定
技術分野
本発明は、（１）電力変換をする際にクロック周波数が高い基準信号により制御する場合と同等の制御精度を、クロック周波数が低い基準信号により得ることができる電力変換制御回路および電力変換制御用ＬＳＩ、（２）整数で与えられる時間設定値から当該時間設定値に応じた高分解精度のパルス幅信号を発生できるパルス幅制御信号発生回路に関する。
背景技術
ＤＣ／ＤＣコンバータ等の電力変換回路の電力変換制御回路（本明細書では、「電力変換制御回路」と言う）には、（１）温度変化による影響が少ないこと、（２）各種パラメータの設定をプログラマブルに行うことができること等の理由から、マイクロプロセッサを含むデジタルＬＳＩが使用されつつある。
発明が解決しようとする課題
ところで、電力変換制御回路として、制御対象の出力電圧ＥＯと、基準電圧（目標値電圧）ＥＲＥＦとの差分を時間量に置き換えて検出し、この時間量に基づき、制御信号（矩形波）のデューティを決定
【０００２】
するものも提供されている。この電力変換制御回路では、最低で５０ＭＨｚ程度以上の周波数のクロックジェネレータを使用して前記時間量を検出すれば高精度の制御ができる。
しかし、一般に普及しているクロックジェネレータの周波数は２５ＭＨｚ程度止まりであり、５０ＭＨｚ以上のクロックで制御を行うおうとすると、価格の高いクロックジェネレータを使用せざるを得ない。
本発明の目的は、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる電力変換制御回路および電力変換制御用ＬＳＩを提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができるパルス幅制御信号発生回路を提供することにある。
課題を解決するための手段
本発明は以下を要旨とする。
（１） スイッチ素子のオン時間に相当する制御信号を生成するパルス幅制御信号発生回路において、
基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
するものも提供されている。この電力変換制御回路では、最低で５０ＭＨｚ程度以上の周波数のクロックジェネレータを使用して前記時間量を検出すれば高精度の制御ができる。
しかし、一般に普及しているクロックジェネレータの周波数は２５ＭＨｚ程度止まりであり、５０ＭＨｚ以上のクロックで制御を行うおうとすると、価格の高いクロックジェネレータを使用せざるを得ない。
本発明の目的は、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる電力変換制御回路および電力変換制御用ＬＳＩを提供することにある。
本発明の他の目的は、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができるパルス幅制御信号発生回路を提供することにある。
課題を解決するための手段
本発明は以下を要旨とする。
（１） スイッチ素子のオン時間に相当する制御信号を生成するパルス幅制御信号発生回路において、
基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
【０００３】
第１基準タイミング信号を発生するタイミング生成回路と、
前記ｎ個の位相シフト信号を前記第１基準タイミング信号に同期して入力し、前記オン時間に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、
を備え、
前記制御信号生成回路は、
入力した前記オン時間の整数値Ｎ２を、
Ｎ２１＋Ｎ２２＋・・・＋Ｎ２ｎ＝Ｎ２
Ｎ２１≧Ｎ２２≧・・・≧Ｎ２ｎが満たされるように、ｎ個の整数Ｎ２１，Ｎ２２，Ｎ２１，・・・，Ｎ２ｎに分配する分配回路と、
プリセットされた値に相当する個数のパルスを、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて出力するｎ個の並直列変換型カウンタと、
前記並直列変換型カウンタの出力パルスを合成しこれを制御信号として出力するパルス合成回路と、を備えたことを特徴とするパルス幅制御信号発生回路。
（２） 前記位相シフト信号発生回路は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて、前記位相シフト信号を発生する、ことを特徴とする（１）に記載のパルス幅制御信号発生回路。
（３） （１）または（２）に記載のパルス幅制御信号発生回路を用いた電力変換制御回路であって、
第２基準タイミング信号を発生する第２タイミング生成回路と、
基準電圧および電力変換回路の出力電圧を入力し、前記基準電圧に対する前記出力電圧の差分に相当する時間量信号を前記第２基
第１基準タイミング信号を発生するタイミング生成回路と、
前記ｎ個の位相シフト信号を前記第１基準タイミング信号に同期して入力し、前記オン時間に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、
を備え、
前記制御信号生成回路は、
入力した前記オン時間の整数値Ｎ２を、
Ｎ２１＋Ｎ２２＋・・・＋Ｎ２ｎ＝Ｎ２
Ｎ２１≧Ｎ２２≧・・・≧Ｎ２ｎが満たされるように、ｎ個の整数Ｎ２１，Ｎ２２，Ｎ２１，・・・，Ｎ２ｎに分配する分配回路と、
プリセットされた値に相当する個数のパルスを、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて出力するｎ個の並直列変換型カウンタと、
前記並直列変換型カウンタの出力パルスを合成しこれを制御信号として出力するパルス合成回路と、を備えたことを特徴とするパルス幅制御信号発生回路。
（２） 前記位相シフト信号発生回路は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて、前記位相シフト信号を発生する、ことを特徴とする（１）に記載のパルス幅制御信号発生回路。
（３） （１）または（２）に記載のパルス幅制御信号発生回路を用いた電力変換制御回路であって、
第２基準タイミング信号を発生する第２タイミング生成回路と、
基準電圧および電力変換回路の出力電圧を入力し、前記基準電圧に対する前記出力電圧の差分に相当する時間量信号を前記第２基
【０００４】
準タイミング信号に同期して発生する時間量信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記第２基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、
前記加算値を入力して前記スイッチ素子の前記オン時間を決定し、このオン時間を整数値としてデジタル出力するスイッチ素子オン時間決定回路と、
を備えたことを特徴とする電力変換制御回路。
（４） 前記カウンタ回路は、
一方の入力端子に入力された前記時間量信号と他方の入力端子に入力された前記位相シフト信号を入力して論理積をパルスで出力するｎ個のＡＮＤゲートと、
前記ｎ個のＡＮＤゲートの出力パルスをそれぞれカウントし各カウント値をデジタル出力するｎ個の直並列変換型カウンタと、を備えたことを特徴とする（３）に記載の電力変換制御回路。
（５） 前記電力変換回路がＤＣ／ＤＣコンバータであることを特徴とする（３）または（４）に記載の電力変換制御回路。
（６） （３）から（５）の何れかに記載の電力変換制御回路がパッケージされてなることを特徴とする電力変換制御用ＬＳＩ。
準タイミング信号に同期して発生する時間量信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記第２基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、
前記加算値を入力して前記スイッチ素子の前記オン時間を決定し、このオン時間を整数値としてデジタル出力するスイッチ素子オン時間決定回路と、
を備えたことを特徴とする電力変換制御回路。
（４） 前記カウンタ回路は、
一方の入力端子に入力された前記時間量信号と他方の入力端子に入力された前記位相シフト信号を入力して論理積をパルスで出力するｎ個のＡＮＤゲートと、
前記ｎ個のＡＮＤゲートの出力パルスをそれぞれカウントし各カウント値をデジタル出力するｎ個の直並列変換型カウンタと、を備えたことを特徴とする（３）に記載の電力変換制御回路。
（５） 前記電力変換回路がＤＣ／ＤＣコンバータであることを特徴とする（３）または（４）に記載の電力変換制御回路。
（６） （３）から（５）の何れかに記載の電力変換制御回路がパッケージされてなることを特徴とする電力変換制御用ＬＳＩ。
【０００５】
図面の簡単な説明
図１
本発明の実施例における電力変換制御回路を示すブロック図である。
図面の簡単な説明
図１
本発明の実施例における電力変換制御回路を示すブロック図である。
【０００６】
図２
電力変換制御回路を用いた電力変換システムを示す図である。
図３
本発明の応用である差分検出回路を示す説明図である。
図４
本発明のパルス幅制御信号発生回路の一実施形態を示す説明図である。
図５
電力変換制御回路のうち、タイミング生成回路、時間量信号発生回路、位相シフト信号発生回路およびカウンタ回路を示す図である。
図６
電力変換制御回路のうち、デジタル加算回路、スイッチ素子オン時間決定回路および制御信号生成回路を示す図である。
図７
図３および図４に示した電力変換制御回路の動作を説明するタイミング図である。
図８
図３および図４に示した電力変換制御回路の動作を説明するタイミング図である。
図９
図３および図４に示した電力変換制御回路の動作を説明する他のタイミング図である。
図１０
（Ａ），（Ｂ），（Ｃ）は、高精度化、高速化を図った他の実施例を示す図である。
図２
電力変換制御回路を用いた電力変換システムを示す図である。
図３
本発明の応用である差分検出回路を示す説明図である。
図４
本発明のパルス幅制御信号発生回路の一実施形態を示す説明図である。
図５
電力変換制御回路のうち、タイミング生成回路、時間量信号発生回路、位相シフト信号発生回路およびカウンタ回路を示す図である。
図６
電力変換制御回路のうち、デジタル加算回路、スイッチ素子オン時間決定回路および制御信号生成回路を示す図である。
図７
図３および図４に示した電力変換制御回路の動作を説明するタイミング図である。
図８
図３および図４に示した電力変換制御回路の動作を説明するタイミング図である。
図９
図３および図４に示した電力変換制御回路の動作を説明する他のタイミング図である。
図１０
（Ａ），（Ｂ），（Ｃ）は、高精度化、高速化を図った他の実施例を示す図である。
【０００７】
図１１
電圧検出用第１積分回路，電圧検出用第２積分回路の動作を示すタイミング図である。
発明の効果
本発明の電力変換制御回路および電力変換制御用ＬＳＩでは、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
本発明のパルス幅制御信号発生回路では、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
実施例
図１は本発明の実施例を示す説明図である。図１において電力変換制御回路１は電力変換制御用ＬＳＩにパッケージされ、オン時間ＴＯＮに相当する制御信号Ｓ５を生成しており、電力変換制御回路１が生成した制御信号Ｓ５はドライブ回路１２０に送出され、ドライブ回路１２０が電力変換回路１００に駆動信号ＤＲＶを送出する。
本実施形態では、電力変換回路１００は、直流出力されるものであれば適用可能であり、典型的にはＤＣ／ＤＣコンバータ（図２参照）であるが、ＡＣ／ＤＣコンバータに適用することもできる。
図１１
電圧検出用第１積分回路，電圧検出用第２積分回路の動作を示すタイミング図である。
発明の効果
本発明の電力変換制御回路および電力変換制御用ＬＳＩでは、電力変換をするに際してクロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
本発明のパルス幅制御信号発生回路では、クロック周波数が高い基準信号による制御と同等の制御精度を周波数が低い基準クロック信号から得ることができる。
実施例
図１は本発明の実施例を示す説明図である。図１において電力変換制御回路１は電力変換制御用ＬＳＩにパッケージされ、オン時間ＴＯＮに相当する制御信号Ｓ５を生成しており、電力変換制御回路１が生成した制御信号Ｓ５はドライブ回路１２０に送出され、ドライブ回路１２０が電力変換回路１００に駆動信号ＤＲＶを送出する。
本実施形態では、電力変換回路１００は、直流出力されるものであれば適用可能であり、典型的にはＤＣ／ＤＣコンバータ（図２参照）であるが、ＡＣ／ＤＣコンバータに適用することもできる。
【００１０】
し、ドライブ回路１２０はＤＣ／ＤＣコンバータ１０１のトランジスタＴｒに駆動信号を送出する。
図３は本発明の応用である差分検出回路を示すブロック図である。図３において、差分検出回路２は、タイミング生成回路２１と、時間量信号発生回路２２と、位相シフト信号発生回路２３と、カウンタ回路２４と、デジタル加算回路２５とからなる。
タイミング生成回路２１は、基準タイミング信号Ｓ１を発生する。
時間量信号発生回路２２は、２つの電圧信号ＥＡ，ＥＢを入力しその差分（ＥＢ−ＥＡ）に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。
位相シフト信号発生回路２３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
カウンタ回路２４は、時間量信号Ｓ３と位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎとを入力しており、Ｓ３がアクティブのときにＳ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ４ｎをデジタル出力する。
デジタル加算回路２５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し、この加算値を時間量信号に相当する値としてデジタル出力する。
図４は本発明のパルス幅制御信号発生回路を示すブロック図である。図４において、パルス幅制御信号発生回路３は、タイミング
し、ドライブ回路１２０はＤＣ／ＤＣコンバータ１０１のトランジスタＴｒに駆動信号を送出する。
図３は本発明の応用である差分検出回路を示すブロック図である。図３において、差分検出回路２は、タイミング生成回路２１と、時間量信号発生回路２２と、位相シフト信号発生回路２３と、カウンタ回路２４と、デジタル加算回路２５とからなる。
タイミング生成回路２１は、基準タイミング信号Ｓ１を発生する。
時間量信号発生回路２２は、２つの電圧信号ＥＡ，ＥＢを入力しその差分（ＥＢ−ＥＡ）に相当する時間量信号Ｓ３を基準タイミング信号Ｓ１に同期して発生する。
位相シフト信号発生回路２３は、基準クロック信号Ｓ０を入力し、この基準クロック信号Ｓ０から、位相が〔基準クロック信号Ｓ０の周期Ｔ０〕／ｎずつ順次遅れているｎ個の位相シフト信号の組Ｓ４１，Ｓ４２，・・・，Ｓ４ｎを発生する。
カウンタ回路２４は、時間量信号Ｓ３と位相シフト信号Ｓ４１，Ｓ４２，・・・，Ｓ４ｎとを入力しており、Ｓ３がアクティブのときにＳ４１，Ｓ４２，・・・，Ｓ４ｎを入力しこれらのパルス個数を基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ４ｎをデジタル出力する。
デジタル加算回路２５は、ｎ個のカウント値Ｎ１１，Ｎ１２，・・・，Ｎ１ｎを入力して加算し、この加算値を時間量信号に相当する値としてデジタル出力する。
図４は本発明のパルス幅制御信号発生回路を示すブロック図である。図４において、パルス幅制御信号発生回路３は、タイミング
【００１６】
７２（２），１７２（３），１７２（４）およびパルス合成回路１７３が、図１の制御信号生成回路１７を構成する。
以下、本発明の実施形態をさらに詳細に説明する。
また、図１０（Ａ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第１積分回路２１１，２１２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。また、図１０（Ｂ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。さらに、図１０（Ｃ）に示すように、Ｎ（ここではＮ＝２）組の電圧検出用第１積分回路２１１，２１２と電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。
なお、上記の例では、トランジスタスイッチのオンオフの１周期あたり１回、電圧偏差検出を１回としている（電流制御回路３を制御するためのデジタル数値ＮＲＭを１回検出）が、図１１に示すように、クロックＳＳの１周期あたり、デジタル数値ＮＲＭを複数回検出するようにしてもよい。図１１では、クロックＳＳの１周期あたり、上記した係数値の差ΔＮＲを複数回（ここでは４回であり、計測値をΔＮＲ１，ΔＮＲ２，ΔＮＲ３，ΔＮＲ４で示す）検出した様子が示されている。
７２（２），１７２（３），１７２（４）およびパルス合成回路１７３が、図１の制御信号生成回路１７を構成する。
以下、本発明の実施形態をさらに詳細に説明する。
また、図１０（Ａ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第１積分回路２１１，２１２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。また、図１０（Ｂ）に示すように、Ｎ（ここではＮ＝２）の電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。さらに、図１０（Ｃ）に示すように、Ｎ（ここではＮ＝２）組の電圧検出用第１積分回路２１１，２１２と電圧検出用第２積分回路２２１，２２２を用い、これらの動作タイミングを、ディレイｘによりＴＰ／Ｎだけシフトさせることで、電圧検出の精度を高くし動作を高速化することもできる。
なお、上記の例では、トランジスタスイッチのオンオフの１周期あたり１回、電圧偏差検出を１回としている（電流制御回路３を制御するためのデジタル数値ＮＲＭを１回検出）が、図１１に示すように、クロックＳＳの１周期あたり、デジタル数値ＮＲＭを複数回検出するようにしてもよい。図１１では、クロックＳＳの１周期あたり、上記した係数値の差ΔＮＲを複数回（ここでは４回であり、計測値をΔＮＲ１，ΔＮＲ２，ΔＮＲ３，ΔＮＲ４で示す）検出した様子が示されている。
Claims (8)
- 電力変換回路のスイッチ素子のオン時間に相当する制御信号を生成する電力変換制御回路において、
第１基準タイミング信号を発生する第１タイミング生成回路と、
基準電圧および電力変換回路の出力電圧を入力し、前記基準電圧に対する前記出力電圧の差分に相当する時間量信号を前記第１基準タイミング信号に同期して発生する時間量信号発生回路と、
基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記第１基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、
前記加算値を入力して前記スイッチ素子の前記オン時間を決定し、このオン時間を整数値としてデジタル出力するスイッチ素子オン時間決定回路と、
第２基準タイミング信号を発生する第２タイミング生成回路と、
前記ｎ個の位相シフト信号を前記第２基準タイミング信号に同期して入力し、前記オン時間に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とする電力変換制御回路。 - 前記位相シフト信号発生回路は、（ｎ−１）個のディレイ回路からなり、各ディレイ回路は、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて、前記位相シフト信号を発生する、ことを特徴とする請求項１に記載の電力変換制御回路。
- 前記カウンタ回路は、
一方の入力端子に入力された前記時間量信号と他方の入力端子に入力された前記位相シフト信号を入力して論理積をパルスで出力するｎ個のＡＮＤゲートと、
前記ｎ個のＡＮＤゲートの出力パルスをそれぞれカウントし各カウント値をデジタル出力するｎ個の直並列変換型カウンタと、を備えたことを特徴とする請求項１または２に記載の電力変換制御回路。 - 前記制御信号生成回路は、
入力した前記オン時間の値Ｎ２を、
Ｎ２１＋Ｎ２２＋・・・＋Ｎ２ｎ＝Ｎ２
Ｎ２１≧Ｎ２２≧・・・≧Ｎ２ｎが満たされるように、ｎ個の整数Ｎ２１，Ｎ２２，Ｎ２１，・・・，Ｎ２ｎに分配する分配回路と、
プリセットされた値に相当する個数のパルスを、位相を〔基準クロック信号の周期〕／ｎずつ順次遅らせて出力するｎ個の並直列変換型カウンタと、
前記並直列変換型カウンタの出力パルスを合成しこれを制御信号として出力するパルス合成回路と、を備えたことを特徴とする請求項１から３の何れかに記載の電力変換制御回路。 - 前記電力変換回路がＤＣ／ＤＣコンバータであることを特徴とする請求項１から４の何れかに記載の電力変換制御回路。
- 請求項１から５の何れかに記載の電力変換制御回路がパッケージされてなることを特徴とする電力変換制御用ＬＳＩ。
- 基準タイミング信号を発生するタイミング生成回路と、
２つの電圧信号を入力しその差分に相当する時間量信号を前記基準タイミング信号に同期して発生する時間量信号発生回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
前記時間量信号がアクティブのときに、前記ｎ個の位相シフト信号を入力しこれらのパルス個数を前記基準タイミング信号に同期してそれぞれカウントし、ｎ個のカウント値をデジタル出力するカウンタ回路と、
前記ｎ個のカウント値を入力して加算し、この加算値を前記時間量信号に相当する値としてデジタル出力するデジタル加算回路と、を備えたことを特徴とする差分検出回路。 - 基準タイミング信号を発生するタイミング生成回路と、
所定の基準クロック信号を入力し、この基準クロック信号から、位相が〔基準クロック信号の周期〕／ｎずつ順次遅れているｎ個の位相シフト信号の組を発生する位相シフト信号発生回路と、
時間設定値を整数値として入力するとともに、前記基準クロック信号に基づくｎ個の位相シフト信号を前記基準タイミング信号に同期して入力し、前記時間設定値に相当する、前記基準クロック信号のｎ倍精度の制御信号を生成する制御信号生成回路と、を備えたことを特徴とするパルス幅制御信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008505043A JP5023339B2 (ja) | 2006-02-21 | 2007-02-21 | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006044498 | 2006-02-21 | ||
| JP2006044498 | 2006-02-21 | ||
| JP2008505043A JP5023339B2 (ja) | 2006-02-21 | 2007-02-21 | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ |
| PCT/JP2007/053711 WO2007105487A1 (ja) | 2006-02-21 | 2007-02-21 | 電力変換制御回路、電力変換制御用ｌｓｉ、差分検出回路およびパルス幅制御信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2007105487A1 true JPWO2007105487A1 (ja) | 2009-07-30 |
| JP5023339B2 JP5023339B2 (ja) | 2012-09-12 |
Family
ID=38509323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008505043A Active JP5023339B2 (ja) | 2006-02-21 | 2007-02-21 | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8085023B2 (ja) |
| EP (1) | EP2015435A1 (ja) |
| JP (1) | JP5023339B2 (ja) |
| KR (1) | KR101388125B1 (ja) |
| WO (1) | WO2007105487A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009090801A1 (ja) * | 2008-01-15 | 2009-07-23 | Nagasaki University, National University Corporation | 周波数検出装置、周波数検出方法、電気回路制御装置、電気回路制御方法、遅延回路および遅延回路システム |
| KR101944877B1 (ko) * | 2012-05-08 | 2019-02-07 | 페어차일드코리아반도체 주식회사 | 제어 장치, 제어 방법, 및 이를 이용하는 디지털 ｄｃ-ｄｃ 컨버터 |
| JP7136039B2 (ja) * | 2019-08-02 | 2022-09-13 | 株式会社デンソー | 電力変換装置 |
| JP2022104345A (ja) * | 2020-12-28 | 2022-07-08 | セイコーエプソン株式会社 | 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6279387A (ja) | 1985-10-02 | 1987-04-11 | Iwatsu Electric Co Ltd | 時間間隔測定装置 |
| DE69113591T2 (de) * | 1990-07-13 | 1996-03-28 | Sodick Co Ltd | Verfahren und gerät zur generierung von pulsen. |
| JPH05249260A (ja) | 1992-03-06 | 1993-09-28 | Seiko Epson Corp | 時間計測方法 |
| JP4406861B2 (ja) | 2003-05-01 | 2010-02-03 | 不二雄 黒川 | デジタル制御装置および集積回路 |
| RU2326482C2 (ru) * | 2003-05-22 | 2008-06-10 | Денсей-Ламбда Кабушики Каиша | Генератор импульсов |
-
2007
- 2007-02-21 KR KR1020087022996A patent/KR101388125B1/ko not_active IP Right Cessation
- 2007-02-21 JP JP2008505043A patent/JP5023339B2/ja active Active
- 2007-02-21 US US12/224,204 patent/US8085023B2/en not_active Expired - Fee Related
- 2007-02-21 EP EP07737470A patent/EP2015435A1/en not_active Withdrawn
- 2007-02-21 WO PCT/JP2007/053711 patent/WO2007105487A1/ja active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| US20090167393A1 (en) | 2009-07-02 |
| US8085023B2 (en) | 2011-12-27 |
| KR101388125B1 (ko) | 2014-04-23 |
| WO2007105487A1 (ja) | 2007-09-20 |
| KR20090009786A (ko) | 2009-01-23 |
| EP2015435A1 (en) | 2009-01-14 |
| JP5023339B2 (ja) | 2012-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101972661B1 (ko) | 클럭 주파수 체배기를 위한 방법 및 장치 | |
| KR101651263B1 (ko) | 내부 발진기의 외부 기준 주파수로의 자동 동기화 | |
| US9647642B2 (en) | Clock phase adjustment mechanism of a ring oscillator using a phase control signal | |
| US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
| US11095291B2 (en) | Time measurement circuit, system having a PWM signal generator circuit and a time measurement circuit, and corresponding integrated circuit | |
| KR20140024213A (ko) | 링 오실레이터 타이머 회로 | |
| JP5023339B2 (ja) | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用ｌｓｉ | |
| KR101991052B1 (ko) | 에프피지에이 서데스 로직을 이용한 실시간 고속 고정밀 타이밍 발생기 | |
| US20090190631A1 (en) | Method for generating a spread spectrum clock and apparatus thereof | |
| US20040027181A1 (en) | Clock multiplying PLL circuit | |
| JP2007228145A (ja) | 半導体集積回路 | |
| JP2018186505A (ja) | パルス幅変調信号周波数の生成 | |
| Sabarinath et al. | Design and implementation of FPGA based high resolution digital pulse width modulator | |
| JP5579099B2 (ja) | クロック生成装置及びＤＬＬ（ＤｉｇｉｔａｌＬｏｃｋｅｄＬｏｏｐ）回路及びクロック生成方法 | |
| JP2009118362A (ja) | Ａ−ｄ変換装置 | |
| JP5225299B2 (ja) | スペクトラム拡散クロックジェネレータ | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JP4828560B2 (ja) | 三角波生成回路および台形波生成回路 | |
| US20120306539A1 (en) | Fractional-n clock generator and method thereof | |
| JP2009055597A (ja) | タイミング発生回路 | |
| JP6423709B2 (ja) | スペクトラム拡散クロックジェネレータ | |
| JP2004129169A (ja) | ゼロクロス歪フリー位相比較器およびそれを用いたｐｌｌ制御方式 | |
| JP5509624B2 (ja) | 信号発生装置 | |
| JPH03283912A (ja) | 可変遅延回路 | |
| JP2020108007A (ja) | パルス幅変調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090402 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |