JPH05249260A

JPH05249260A - 時間計測方法

Info

Publication number: JPH05249260A
Application number: JP4989892A
Authority: JP
Inventors: Hiroo Nomura; 浩朗野村
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1992-03-06
Filing date: 1992-03-06
Publication date: 1993-09-28

Abstract

(57)【要約】【目的】基準クロックの周期より短い時間分解能を有
し、かつ、リアルタイムの時間計測法を提供する。【構成】ｎ個の異なる位相を有するクロックと、それ
ぞれのクロックに対応したｎ個のカウンターと、各カウ
ンターの計数値を加算する加算器からなる。【効果】基準クロックの周期より短い時間分解能を有
するリアルタイム時間計測法が実現でき、広く一般の精
密時間計測に適用できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は被測定イベントの継続時
間を、基準クロックのパルスカウントによって行う時間
計測法に関する。更に詳しくは、基準クロックのパルス
間隔によって決定される計測の分解能を、当該能力以上
に高められる時間計測方法に関する。

【０００２】

【従来の技術】従来から長距離の測定方法としては、光
源から光パルスを発射し、対象物から反射されて戻って
きた信号の往復時間ｔを求め、測定値のｔ／２から光速
を使って換算する方法が知られている。この方法に於い
て、例えば１ｍの分解能を得るためには、計測時間の分
解能を約６．６７ｎｓ（ナノセカント）とする必要があ
る。このためには基準クロックの周波数を１５０ＭＨｚ
（周期にして６．６７ｎｓ）にしなければならない。そ
こでこれを解決し、低周波数でも同等の分解能を得る方
法として、特開昭６２−４３５８９の方法が発明され
た。これは１５ＭＨｚのクロックを使い、当該クロック
とイベントの始点の位相をずらしながら、Ｎ回の測定の
計数積算値を求め、この平均値から継続時間を求める事
によって、１５０ＭＨｚ、あるいは、それ以上の分解能
を得る方法である。

【０００３】

【発明が解決しようとする課題】しかし、この方法では
イベントの時間測定にＮ回の測定を繰り返し、その積算
時間を用いる為、リアルタイム（即時）測定が不可能で
あるという欠点を有している。また、Ｎ回の測定中に受
光に失敗した場合には（イベント終了の未確認の時）、
そのままパルスカウントが進むため、パルスの積算値に
大きな誤差を生じる。本発明はこの様な問題点に対し、
低周波基準クロックを用いながらも、より高い周波数を
用いたときと同等の分解能を得、かつ、リアルタイムの
測定が可能となるような方法を提供するものである。

【０００４】

【課題を解決するための手段】本発明は、１個の親基準
クロック発生源と、これを時間基準源とし、かつ、この
親基準クロックとは互いに異なった位相を持つ（ｎ−
１）個の子供クロック源と、これら親子ｎ個のクロック
源からのパルスを並列に同時計数するｎ個のカウンター
と、このｎ個のカウンターの計数パルス数を合計する加
算器からなり、この加算器出力から被測定イベントの継
続時間を求めるようにした時間計測方法である。さらに
は、親子ｎ個のクロックの互いの位相差は、親基準クロ
ックの１周期以内で、かつ、１周期のｎ分の１である事
を他の特徴とする。（但し、上記ｎは２以上の自然数）

【０００５】

【実施例】図１は本発明による時間測定法の実施例ブロ
ック図であり、光パルスを使った測定の例で示してあ
る。また、図２は以下の説明を分かりやすくする為に、
その動作をタイムチャートで示した図である。

【０００６】まず、基準クロックの発振器１より発した
親クロック（周期ｔ）は、イベント発生タイマー２に入
力され、タイマーはある決まった周期ｍｔ（ｍは整数）
でイベントの発生を促す。なお、タイマー２には２の倍
数の分周期を用いるのが簡便な方法である。タイマー２
からのトリガー信号は発光部のドライバー３を駆動し、
レーザーなどを用いた光源４よりパルス光が発射され
る。この時、同時にトリガーパルスはフリップフロップ
回路７をセット状態にしている。即ち、フリップフロッ
プ７の出力Ｑはハイになる。一方、発射された光は対象
物に当たり反射された後、受光素子５に入り、アンプ、
フィルター等からなるレシーバー６で波形整形される。
整形された受信信号は、フリップフロップ７のリセット
端子Ｒに入っているので、出力Ｑは再びローレベルに戻
る。以上の動作で発信から受信までの時間Ｔ（イベント
時間Ｔ）が、図２のように電気信号として取り出せる。
これを基準クロックの何パルス分に当たるのかパルス数
として結果を出せば、継続時間が分かる。

【０００７】本発明では親基準クロック１から発したパ
ルスは、先ず第１のカウンター８の入力端子とダイレク
トに接続し、時間計測の一つのクロックとして用いる。
と同時に、この親クロックは複数の位相シフター９、１
１、１３、１５等に接続されており、それぞれのクロッ
クパルスの位相は順次増しながらカウンター側に送られ
るようになっている。例えば、図１の場合は位相シフタ
ー９でΔｔ、位相シフター１１で２Δｔ、位相シフター
１３で３Δｔ、位相シフター１５で４Δｔとなってい
る。また、この時のΔｔ＝ｔ／５である。各位相シフタ
ーによって処理された互いに位相の異なるクロック（子
供）群は、これまたそれぞれのカウンター１０、１２、
１４、１６の入力となる。この様な状態に於いて、前述
のフリップフロップ７のＱ出力は、各カウンターのイネ
ーブル端子を同時にオン・オフするので、各カウンター
は各々の位相の異なる親、子のクロックをイベント時間
Ｔの間カウントする事になる。

【０００８】図３はこの様子をタイムチャートで示して
ある。イベント時間Ｔに対し各カウンタに入力するクロ
ックは、図のようにその位相が段々とシフトしているの
で、その１回目のカウントの位置がずれている。なお、
図３ではアップカウントとした。この例では、このずれ
量Δｔはｔ／５としたので、第１のカウンタ８がカウン
トしたｔ／５時間後に、第２のカウンタ１０が１つめの
パルスをカウントし、更に、第３のカウンタ１２が２／
５ｔ後に、同様に１つめのパルスをカウントすると云う
ように進んでいく。この動作は第５のカウンタ１６が最
初のパルスをカウントした後は、一巡して第１のカウン
タに戻り、イベント時間Ｔが終了するまでサイクリック
に続く。従って、この説明で明らかなように、本発明で
は基準クロックの１周期時間ｔに対し、（ｎ−１）個の
位相の異なる子クロックを用意し、それぞれに対応した
個別のｎ個のカウンタで各パルス（親子）をカウントす
ると、ｔ／ｎ時間ごとのパルスカウントが出来るので、
ｔ／ｎの時間分解能が得られるという事である。

【０００９】さて、この様にして求めた各カウンターの
出力（バイナリーまたはデシマル）は、加算器１７に加
えられ、全カウンターの合計カウントパルス数Ｎが求め
られる。後は簡単な算術計算Ｎ×ｔ／ｎによって、真の
イベント時間Ｔが求まる。なお、ｔは基準クロックの周
波数から既知である。次に、例えばこれを対象物までの
距離に換算したい時は、この２分の１の測定時間に光速
をかければよい。このように本発明は１回のイベントの
終了と同時に時間計測も終了し、リアルタイム測定が可
能となる事が特徴である。また、受光ミスは即時に発見
できるため、受光ミスによる誤差も発生しない。

【００１０】以上を具体的な例で示す。基準クロックに
３０ＭＨｚを用いると、ｔ＝３３．３ｎｓで、これは光
の往復時間を考慮すると、距離で５ｍの分解能を与え
る。しかし、これに本発明のｔ／５の位相シフトを与
え、５個の親子クロックと、５個の対応カウンタを装備
すると、同じ基準周波数でも１ｍの分解能となる。ちな
みに、これは１５０ＭＨｚのクロックを用いたときと同
じである。また、分解能を更に増したいときには、位相
シフターとカウンター数を要求精度が出る所まで増やせ
ば良い事は云うまでもない。

【００１１】

【発明の効果】以上述べたように、本発明に基づく時間
測定方法は使用クロックパルスの周期より短時間の分解
能で時間計測が可能となり、しかも、リアルタイムでそ
の結果を得る事ができる。具体的な効果としては、ＴＴ
ＬまたはＣＭＯＳのスタンダードＩＣの上限の最大駆動
周波数を基準クロックに設定した場合でも、更にその数
倍から１０倍の時間分解能が得られる。なお、本発明の
説明ではイベントを光パルスを用いた距離測定とした
が、本発明は時間計測一般に適用できる事は云うまでも
ない。

【図面の簡単な説明】

【図１】本発明の時間測定法の原理および回路構成図。

【図２】本発明のタイムチャート図。

【図３】本発明の原理を説明するタイムチャート図。

【符号の説明】

１基準クロック（親）発振器２イベント発生タイマー３ドライバー４光源（レーザー）５受光素子６レシーバー７フリップフロップ８、１０、１２、１４、１６カウンター９、１１、１３、１５位相シフター１７加算器

Claims

【特許請求の範囲】

【請求項１】１個の親基準クロック発生源と、これを
時間基準源とし、かつ、この親基準クロックとは互いに
異なった位相を持つ（ｎ−１）個の子クロック源と、こ
れら親子ｎ個のクロック源からのパルスを並列に同時計
数するｎ個のカウンターと、このｎ個のカウンターの計
数パルス数を合計する加算器からなり、この加算器出力
から被測定イベントの継続時間を求めるようにしたこと
を特徴とする時間計測方法。（但し、上記ｎは２以上の
自然数）
【請求項２】親子ｎ個のクロックの互いの位相差は、
親基準クロックの１周期以内で、かつ、１周期のｎ分の
１であることを特徴とする請求項１に記載の時間計測方
法。