JP5303757B2 - タイミング発生回路 - Google Patents
タイミング発生回路 Download PDFInfo
- Publication number
- JP5303757B2 JP5303757B2 JP2008159794A JP2008159794A JP5303757B2 JP 5303757 B2 JP5303757 B2 JP 5303757B2 JP 2008159794 A JP2008159794 A JP 2008159794A JP 2008159794 A JP2008159794 A JP 2008159794A JP 5303757 B2 JP5303757 B2 JP 5303757B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- frequency
- generation circuit
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
(1)
パルス幅変調されたパルス信号または電圧制御発振器の出力パルス信号について所定タイミングを発生する回路であって、
(A)第1周期信号、
第1周期信号よりも周波数が高い第2周期信号、
・・・、
第(M−1)周期信号(Mは2以上の整数)よりも周波数が高い第M周期信号、
をそれぞれ出力する周期信号発生回路と、
(B)第1周期信号を計数する第1計数回路、
第2周期信号を計数する第2計数回路、
・・・
第M周期信号を計数する第M計数回路、
からなる計数回路群と、
(C)前記所定タイミングの値を時間軸で配分して、
前記所定タイミングの時間軸で配分した値を、第1周期信号の周期個数N1、第2周期信号の周期個数N2、・・・、第M周期信号の周期個数NMで表し、
第1周期信号の周期個数N1を前記第1計数回路に、
第2周期信号の周期個数N2を前記第2計数回路に、
・・・
第M周期信号の周期個数NMを前記第M計数回路に、
セットする設定装置と、
(D)第1計数回路〜第M計数回路による計数が全て終了したときに、当該終了信号に基づきタイミングを発生するタイミング信号発生回路と、
を備えたことを特徴とするタイミング発生回路。
前記タイミング信号発生回路が信号選択回路からなることを特徴とする(1)に記載のタイミング発生回路。
前記周期信号発生回路が、第1周波数信号発生回路〜第M周波数信号発生回路からなることを特徴とする(1)または(2)に記載のタイミング発生回路。
計数開始時に第1周波数信号発生回路〜第M周波数信号発生回路の何れか1つのみをアクティブとし、アクティブとなっている周波数信号発生回路から出力される周期信号の計数を所定の計数回路が終えたときに、まだアクティブとなっていない周波数信号発生回路をアクティブにし、順次、アクティブにされた周波数信号発生回路から出力される周期信
号の計数を所定の計数回路が終えたときに、まだアクティブとなっていない周波数信号発生回路をアクティブにする周波数コントローラと、
最後にアクティブとなった周波数信号発生回路に対応する計数回路が計数の終了時に出力する計数終了信号を選択し、当該信号をタイミング信号として出力する信号選択回路と、
前記計数終了信号を前記信号選択回路に選択させる信号選択コントローラと、
を備えたことを特徴とする(3)に記載のタイミング発生回路。
前記周期信号発生回路が、可変周波数発振回路からなり、第1周期信号〜第M周期信号を出力することを特徴とする(1)または(2)に記載のタイミング発生回路。
(1)から(5)の何れかに記載のタイミング発生回路のユニットを複数直列に接続したタイミング発生回路であって、
後段のユニットの周期信号発生回路の最小周波数が、前段のユニットの周期信号発生回路の最大周波数よりも大きいことを特徴とするタイミング発生回路。
前記計数回路の前段または後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする(1)から(6)の何れかに記載のタイミング発生回路。
前記第1計数回路の前段または後段に設けた前記第1周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第1位相シフト回路、
前記第2計数回路の前段または後段に設けた前記第2周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第2位相シフト回路、
・・・
前記第M計数回路の前段または後段に設けた前記第M周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第M位相シフト回路、
からなる位相シフト回路群と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラと、
を備えたことを特徴とする(1)から(6)の何れかに記載のタイミング発生回路。
前記タイミング信号発生回路の後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする(1)から(6)の何れかに記載のタイミング発生回路。
パルス幅変調されたパルス信号または電圧制御発振器の出力パルス信号について所定タイミングを発生するタイミング発生回路であって、
周波数が変化する周期信号を発生する周期信号発生回路と、
前記周期信号発生回路が出力する周期信号の周波数を制御する周波数コントローラと、
前記周期信号発生回路からの周期信号を受信してその個数を計数し当該計数値がプリセット値に達したときに計数終了信号を出力する計数回路と、
を備え、
周期信号発生回路は第1周波数f1,第2周波数f2,・・・,第M周波数fMの信号を順次出力できるように構成され、
プリセット値は、第1周波数f1の信号個数q1,第2周波数f2の信号個数q2,・・・,第M周波数fMの信号個数qMの合計値、
tot=q1+q2+・・・+qM
であり、
前記周波数コントローラは、
前記周期信号発生回路に、第1周波数の信号をq1個出力させ、第2周波数の信号をq2個出力させ、・・・、第M周波数の信号をqM個出力させる、
ことを特徴とするタイミング発生回路。
前記計数回路は、前記計数値がq1,(q1+q2),・・・,(q1+q2+・・・+qM-1)に達したときに、周波数コントローラに所定信号を出力することを特徴とする(10)に記載のタイミング発生回路。
前記周期信号発生回路が、第1周波数信号発生回路〜第M周波数信号発生回路と、選択スイッチとからなり、第1周波数信号発生回路〜第M周波数信号発生回路の何れかのからの信号を前記選択スイッチにより前記計数回路に送出することを特徴とする(10)から(11)の何れかに記載のタイミング発生回路。
前記周期信号発生回路が、可変周波数発振回路からなり、第1周期信号〜第M周期信号を出力することを特徴とする(10)または(11)に記載のタイミング発生回路。
(10)から(13)の何れかに記載のタイミング発生回路のユニットを複数直列に接続したタイミング発生回路であって、
後段のユニットの周期信号発生回路の最小周波数が、前段のユニットの周期信号発生回路の最大周波数よりも大きいことを特徴とするタイミング発生回路。
前記計数回路の前段または後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする(10)から(14)の何れかに記載のタイミング発生回路。
タイミング発生回路1は、周期信号発生回路11と、計数回路群12と、周波数コントローラ16と、信号選択回路14と、信号選択コントローラ15とからなる。
図1の例では、最後にアクティブとなる周波数信号発生回路は、N2,N3,N4がゼロであるときには第1周波数信号発生回路111であり、N2がゼロでなくN3,N4がゼロであるときには第2周波数信号発生回路112であり、N3がゼロでなくN4がゼロであるときには第3周波数信号発生回路113であり、N4がゼロでないときには第4周波数信号発生回路114である。
図5(A)は、発振回路21の一部を示しており抵抗R1に直列にバイポーラトランジスタTrが接続されている。図5(A)では、トランジスタTrの主電流Iを非飽和領域で制御しており(制御電流はベース電流IB)、実質上、トランジスタTrを可変抵抗reqとして動作させており、共振回路中の抵抗の値を連続的に変化させること、すなわち発振周波数を変化させることができる。
図6に示したタイミング発生回路2では、各位相シフト回路273〜274は、周波数信号発生回路111〜114が発生する周波数の間の細かさを補完することができる。位相シフトコントローラ28は、どの位相のシフト量を制御することができる。
第2位相シフト回路272の周期は、第2周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトし、
・・・
第M位相シフト回路272の周期は、第M周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトするようにできる。
図7は、図4のタイミング発生回路2において、記憶装置群22の後段に位相シフト回路群27を設けた第2実施形態の変形例を示している。この場合にも、1つの位相シフト回路を、選択スイッチ212の後段(計数回路群22の前段)に設けて、周波数信号発生回路111〜114が発生する周波数の間の細かさを補完することができる。
また、図4のタイミング発生回路2において、選択回路の後段に位相シフト回路を設けることもできる。この場合には、位相シフト回路は、周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトすることができ
る。
周期信号発生回路31は、周波数が変化する周期信号を発生する。周期信号発生回路31は第1周波数f1,第2周波数f2,・・・,第M周波数fMの信号frq1,frq2,・・・,frqMを順次出力できるように構成される。
プリセット値は、第1周波数f1の信号個数q1,第2周波数f2の信号個数q2,・・・,第M周波数fMの信号個数qMの合計値、
tot=q1+q2+・・・+qM
である。
設定回路33は、計数装置に計数コントローラは設定回路33は、計数回路32に前記するプリセット値(tot)をセットする。
周波数コントローラ36は、周期信号発生回路31が出力する周期信号の周波数を制御するもので、周期信号発生回路31に、第1周波数f1の信号frq1をq1個出力させ、第2周波数f2の信号frq2をq2個出力させ、・・・、第M周波数fMの信号frqMをqM個出力させる。
本発明のタイミング信号発生回路3では、では、計数回路にレジスタを設けておき、前記計数値がq1,(q1+q2),・・・,(q1+q2+・・・+qM-1)に達したときに、周波数コントローラに所定信号(該当周波数信号の計数終了を示す信号)を出力することができる。
周期信号発生回路31は、上述したように複数の周波数信号発生回路から構成することもできるし、図10に示すように、単一の発振回路から構成することもできる。図10では、周期信号発生回路31は発振回路311と、選択スイッチ(マルチプレクサ)312とから構成されている。
図11(A)では、高い周波数fH(周期TH)で「27」数える通常の計数を示している。図11(B),(C)は、1つの計数回路により異なる周波数の信号を計数する場合の波形図である。
図11(B)に示すように、低い周波数fL=fH/10(周期TL=10・TH)の信号を「2」数え、次に高い周波数fHの信号を「7」数えることは、高い周波数fHの信号を「27」数えること(図11(A))と同じである。図11(C)に示すように、低い周波数fL=fH/10(周期TL=10・TH)の信号を「1」数え、次に高い周波数fHの信号を「17」数えることも、高い周波数fHの信号を「27」数えることと同じである。
周波数コントローラ36は、on信号を周期信号発生回路31に出力し、周期信号発生回路31は周波数f1の信号を出力する。計数回路32は、計数値が「5」に達したときに、周波数コントローラ36に、周波数f1の信号の計数が終了したことを意味する信号を出力する。
設定回路33は、10進数で「4562」の値を取得しており、計数回路32のレジスタrg0にはこの値がセットされている。周期信号発生回路31は、周波数f1の信号を生成するレジスタrg1を備えた周波数信号発生回路3111と、周波数f2の信号を生成するレジスタrg2を備えた周波数信号発生回路3112と、周波数f3の信号を生成するレジスタrg3を備えた周波数信号発生回路3113と、周波数f4の信号を生成する周波数信号発生回路3114とからなる。本実施形態では、周波数コントローラ36は前記「4562」の上位3桁「456」を取得しており、rg1,rg2,rg3には、「4」,「5」,「6」がセットされている。
11 周期信号発生回路
111 第1周波数信号発生回路
112 第2周波数信号発生回路
113 第3周波数信号発生回路
114 第4周波数信号発生回路
12 計数回路群
121 第1計数回路
122 第2計数回路
123 第3計数回路
124 第4計数回路
13 設定回路
14 信号選択回路
15 信号選択コントローラ
16 周波数コントローラ
2 タイミング発生回路
21 周期信号発生回路
211 発振回路
212 選択スイッチ(マルチプレクサ)
22 記憶装置群
221 第1計数回路
222 第2計数回路
223 第3計数回路
224 第4計数回路
26 周波数コントローラ
27 位相シフト回路群
271 第1位相シフト回路
272 第2位相シフト回路
273 第3位相シフト回路
274 第4位相シフト回路
28 位相シフトコントローラ
3 タイミング発生回路
31 周期信号発生回路
3111,3112,3113,3114 周波数信号発生回路
311 発振回路
312 選択スイッチ(マルチプレクサ)
32 計数回路
33 設定回路
35 周波数コントローラ
36 周波数コントローラ
37 位相シフト回路
38 位相シフトコントローラ
frq1,frq2,frq3,frq4 周波数
f1,f2,f3,f4,・・・,fM 周波数
rg2,rg1,rg3 レジスタ
req 可変抵抗
q1,q2,・・・,qM-1 信号個数
FRQ1 第1周期信号
FRQ2 第2周期信号
FRQ3 第3周期信号
FRQ4 第4周期信号
IB 制御電流はベース電流
TS タイミング信号
N1,N2,N3,N4 タイミングの値
R1 抵抗
Tr バイポーラトランジスタ
Claims (15)
- パルス幅変調されたパルス信号または電圧制御発振器の出力パルス信号
について所定タイミングを発生する回路であって、
(A)第1周期信号、
第1周期信号よりも周波数が高い第2周期信号、
・・・、
第(M−1)周期信号(Mは2以上の整数)よりも周波数が高い第M周期信号、
をそれぞれ出力する周期信号発生回路と、
(B)第1周期信号を計数する第1計数回路、
第2周期信号を計数する第2計数回路、
・・・
第M周期信号を計数する第M計数回路、
からなる計数回路群と、
(C)前記所定タイミングの値を時間軸で配分して、
前記所定タイミングの時間軸で配分した値を、第1周期信号の周期個数N1、第2周期信号の周期個数N2、・・・、第M周期信号の周期個数NMで表し、
第1周期信号の周期個数N1を前記第1計数回路に、
第2周期信号の周期個数N2を前記第2計数回路に、
・・・
第M周期信号の周期個数NMを前記第M計数回路に、
セットする設定装置と、
(D)第1計数回路〜第M計数回路による計数が全て終了したときに、当該終了信号に基づきタイミングを発生するタイミング信号発生回路と、
を備えたことを特徴とするタイミング発生回路。 - 前記タイミング信号発生回路が信号選択回路からなることを特徴とする請求項1に記載のタイミング発生回路。
- 前記周期信号発生回路が、第1周波数信号発生回路〜第M周波数信号発生回路からなることを特徴とする請求項1または請求項2に記載のタイミング発生回路。
- 計数開始時に第1周波数信号発生回路〜第M周波数信号発生回路の何れか1つのみをアクティブとし、アクティブとなっている周波数信号発生回路から出力される周期信号の計数を所定の計数回路が終えたときに、まだアクティブとなっていない周波数信号発生回路をアクティブにし、順次、アクティブにされた周波数信号発生回路から出力される周期信号の計数を所定の計数回路が終えたときに、まだアクティブとなっていない周波数信号発生回路をアクティブにする周波数コントローラと、
最後にアクティブとなった周波数信号発生回路に対応する計数回路が計数の終了時に出力する計数終了信号を選択し、当該信号をタイミング信号として出力する信号選択回路と、
前記計数終了信号を前記信号選択回路に選択させる信号選択コントローラと、
を備えたことを特徴とする請求項3に記載のタイミング発生回路。 - 前記周期信号発生回路が、可変周波数発振回路からなり、第1周期信号〜第M周期信号を出力することを特徴とする請求項1または請求項2に記載のタイミング発生回路。
- 請求項1から請求項5の何れかに記載のタイミング発生回路のユニットを複数直列に接続したタイミング発生回路であって、
後段のユニットの周期信号発生回路の最小周波数が、前段のユニットの周期信号発生回路の最大周波数よりも大きいことを特徴とするタイミング発生回路。 - 前記計数回路の前段または後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする請求項1から請求項6の何れかに記載のタイミング発生回路。 - 前記第1計数回路の前段または後段に設けた前記第1周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第1位相シフト回路、
前記第2計数回路の前段または後段に設けた前記第2周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第2位相シフト回路、
・・・
前記第M計数回路の前段または後段に設けた前記第M周期信号の1周期よりも小さく、他の周期信号の周期よりも大きい幅で所定量位相をシフトする第M位相シフト回路、
からなる位相シフト回路群と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラと、
を備えたことを特徴とする請求項1から請求項6の何れかに記載のタイミング発生回路。 - 前記タイミング信号発生回路の後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする請求項1から請求項6の何れかに記載のタイミング発生回路。 - パルス幅変調されたパルス信号または電圧制御発振器の出力パルス信号について所定タイミングを発生するタイミング発生回路であって、
周波数が変化する周期信号を発生する周期信号発生回路と、
前記周期信号発生回路が出力する周期信号の周波数を制御する周波数コントローラと、
前記周期信号発生回路からの周期信号を受信してその個数を計数し当該計数値がプリセット値に達したときに計数終了信号を出力する計数回路と、
を備え、
周期信号発生回路は第1周波数f1,第2周波数f2,・・・,第M周波数fMの信号を順次出力できるように構成され、
プリセット値は、第1周波数f1の信号個数q1,第2周波数f2の信号個数q2,・・・,第M周波数fMの信号個数qMの合計値、
tot=q1+q2+・・・+qM
であり、
前記周波数コントローラは、
前記周期信号発生回路に、第1周波数の信号をq1個出力させ、第2周波数の信号をq2個出力させ、・・・、第M周波数の信号をqM個出力させる、
ことを特徴とするタイミング発生回路。 - 前記計数回路は、前記計数値がq1,(q1+q2),・・・,(q1+q2+・・・+qM-1)に達したときに、周波数コントローラに所定信号を出力することを特徴とする請求項10に記載のタイミング発生回路。
- 前記周期信号発生回路が、第1周波数信号発生回路〜第M周波数信号発生回路と、選択スイッチとからなり、第1周波数信号発生回路〜第M周波数信号発生回路の何れかのからの信号を前記選択スイッチにより前記計数回路に送出することを特徴とする請求項10から請求項11の何れかに記載のタイミング発生回路。
- 前記周期信号発生回路が、可変周波数発振回路からなり、第1周期信号〜第M周期信号を出力することを特徴とする請求項10または請求項11に記載のタイミング発生回路。
- 請求項10から請求項13の何れかに記載のタイミング発生回路のユニットを複数直列に接続したタイミング発生回路であって、
後段のユニットの周期信号発生回路の最小周波数が、前段のユニットの周期信号発生回路の最大周波数よりも大きいことを特徴とするタイミング発生回路。 - 前記計数回路の前段または後段に設けた、前記周期信号発生回路が発生する周波数のうち最大の周波数の信号の1周期よりも小さい幅で所定量位相をシフトする位相シフト回路と、
前記位相シフト回路がどの位相で信号を出力するかを選択する位相シフトコントローラを備えたことを特徴とする請求項10から請求項14の何れかに記載のタイミング発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008159794A JP5303757B2 (ja) | 2007-06-18 | 2008-06-18 | タイミング発生回路 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007160802 | 2007-06-18 | ||
JP2007160802 | 2007-06-18 | ||
JP2007201391 | 2007-08-01 | ||
JP2007201391 | 2007-08-01 | ||
JP2008159794A JP5303757B2 (ja) | 2007-06-18 | 2008-06-18 | タイミング発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009055597A JP2009055597A (ja) | 2009-03-12 |
JP5303757B2 true JP5303757B2 (ja) | 2013-10-02 |
Family
ID=40506206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008159794A Expired - Fee Related JP5303757B2 (ja) | 2007-06-18 | 2008-06-18 | タイミング発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5303757B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5527397B1 (ja) * | 2012-12-20 | 2014-06-18 | Tdk株式会社 | パルス生成器 |
US10255960B2 (en) | 2016-09-13 | 2019-04-09 | Toshiba Memory Corporation | Write pulse generator in a resistive memory |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5215436B2 (ja) * | 1972-07-19 | 1977-04-28 | ||
JPH0774818B2 (ja) * | 1988-06-23 | 1995-08-09 | 日立電子エンジニアリング株式会社 | テスターのタイミング信号発生回路 |
JPH0321879A (ja) * | 1989-06-20 | 1991-01-30 | Hitachi Electron Eng Co Ltd | テスターのタイミング信号発生回路 |
JP2529401B2 (ja) * | 1989-07-10 | 1996-08-28 | 株式会社日立製作所 | タイミング信号発生回路 |
JPH03155219A (ja) * | 1989-11-14 | 1991-07-03 | Tamagawa Seiki Co Ltd | パルス出力発生方法 |
JPH0483425A (ja) * | 1990-07-25 | 1992-03-17 | Fujitsu Ltd | パルス発生回路 |
JPH06232737A (ja) * | 1993-01-29 | 1994-08-19 | Fujitsu General Ltd | N進カウンタ |
JP3707203B2 (ja) * | 1997-05-22 | 2005-10-19 | ソニー株式会社 | 分周器 |
JP2000242358A (ja) * | 1999-02-17 | 2000-09-08 | Ando Electric Co Ltd | タイミング信号発生回路 |
JP4107847B2 (ja) * | 2002-02-01 | 2008-06-25 | 富士通株式会社 | タイミング信号発生回路および受信回路 |
-
2008
- 2008-06-18 JP JP2008159794A patent/JP5303757B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009055597A (ja) | 2009-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101513487B1 (ko) | 개선된 pwm 주파수 분해능을 갖는 시스템, 방법, 및 장치 | |
JP4787712B2 (ja) | Pwm信号生成回路およびそれを備えた電源装置 | |
JP3566051B2 (ja) | 位相の異なる複数のクロック信号を出力するクロック信号発生回路およびそれを用いたクロック位相制御回路 | |
US9130588B2 (en) | Redundant delay digital-to-time converter | |
KR20140024213A (ko) | 링 오실레이터 타이머 회로 | |
de Castro et al. | High resolution FPGA DPWM based on variable clock phase shifting | |
US8732510B2 (en) | Digital forced oscilation by direct digital synthesis to generate pulse stream having frequency relative to a reference clock signal and to eliminate an off-chip filter | |
JP5303762B2 (ja) | 波形処理回路。 | |
US6509766B1 (en) | Adjustable clock multiplier and method | |
JP5303757B2 (ja) | タイミング発生回路 | |
JP5303761B2 (ja) | タイミング発生回路および位相シフト回路 | |
KR101215763B1 (ko) | 타이밍 신호 발생 회로 | |
US7061293B2 (en) | Spread spectrum clock generating circuit | |
US6577202B1 (en) | Multiple duty cycle tap points for a precise and programmable duty cycle generator | |
TWI419467B (zh) | 頻率產生裝置 | |
JP6322995B2 (ja) | スペクトラム拡散クロック発生回路及び電子機器 | |
JPWO2007105487A1 (ja) | パルス幅制御信号発生回路、電力変換制御回路および電力変換制御用lsi | |
Sabarinath et al. | Design and implementation of FPGA based high resolution digital pulse width modulator | |
US6753709B2 (en) | Digital clock rate multiplier method and apparatus | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
JP4156616B2 (ja) | Ad変換器及びad変換方法 | |
JPH11205094A (ja) | 周波数可変発振器 | |
JPH06169916A (ja) | 遅延パルス発生装置 | |
JP2009071160A (ja) | 測定システム及び測定回路 | |
JPH07226674A (ja) | デジタル発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130228 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130605 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |