KR100235370B1

KR100235370B1 - 위상 동기 회로

Info

Publication number: KR100235370B1
Application number: KR1019910009617A
Authority: KR
Inventors: 다께시 가와사끼
Original assignee: 야스카와 히데아키; 세이코 엡슨 가부시키가이샤
Priority date: 1990-06-15
Filing date: 1991-06-12
Publication date: 2000-01-15
Also published as: JP2987974B2; KR920001482A; JPH04215317A

Abstract

반도체 위상 동기 회로에 있어서, 제조 불균일을 기인으로 해서 발생하는 전류-주파수 변환 회로의 변환 계수의 불가피적인 변동에 대한 고유 진동수 및 감쇄율의 변동을 억제하고, 제품마다의 위상 동기 특성의 불균일을 저감한다.

위상 동기 회로에 있어서의 충전 펌프(50)에는 귀환 루프로써 V-I 변환 회로(42)의 변환 회로(42)의 변환 전류(출력 전류) i₂에 비례하는 충방전 전류원(58)을 설치한다. 비례 충전 전류원(56)은 P형 MOSFET이며, 비례 충방전 전류원(58)은 N형 MOSFET이다. 충전 펌프(50)은 V-I 변환 회로(42)의 전류 미러 회로(42b)를 전단으로 하는 전류 미러 회로이다.

Description

위상 동기 회로

제1도는 본 발명에 관계하는 위상 동기 회로의 제1실시예를 도시하는 블록도.

제2도는 동 실시예에 있어서의 위상 비교기를 도시하는 회로도.

제3도는 동 실시예에 있어서의 충전 펌프 및 전압-전류 변환 회로를 도시하는 회로도.

제4도는 동 실시예에 있어서의 전류-주파수 변환 회로를 도시하는 회로도.

제5도는 본 발명에 관계하는 위상 동기 회로의 제2실시예를 도시하는 블록도.

제6도는 동실시예에 있어서의 루프 필터를 도시하는 회로도.

제7도는 종래의 위상 동기 회로를 도시하는 블록도.

제8도는 동 종래예에 있어서의 충전 펌프의 개략 구성을 도시하는 회로도.

제9도는 동 충전 펌프의 상세한 회로 구성을 도시하는 회로도.

제10도는 동 종래예에 있어서의 전압-전류 변환 회로를 도시하는 회로도.

* 도면의 주요부분에 대한 부호의 설명

10 : 위상 동기 회로 12,14 : D 플립플롭

16 : NAND 게이트 30,60 : 루프 틸터

40 : 전압 제어 발진기(VCO) 42 : 전압-전류 교환 회로(V-1 변환 회로)

42a : 전압-전류 교환부 42b : 전류 미러 회로

44 : 전류-주파수 변환 회로 50 : 충전 펌프

본 발명은 입력 신호의 위상에 동기 추종한 클록을 생성하는 위상 동기 회로에 관하며, 특히, 위상 동기 특성이 우수하고 하드 디스크 시스템등에 있어서의 존 비트 레코딩(Zone bit Recording)에 적용 가능한 위상 동기 회로에 관한다.

종래, 자기 디스크 장치등의 데이타 분리기나 주파수 체배 회로등에 폭넓게 이용되는 위상 동기 회로의 구성은 제7도에 도시하듯이 기준 신호인 입력 신호 S_IN의 위상과 전압 제어 발진기(40)의 발진 출력 V_OUT(발진 주파수 f_osc)의 위상을 비교하고, 지연 위상차 검출 신호 Q 및 진상차 검출 신호 Q₂를 출력하는 위상 비교기(10)과 지연 위상차 검출 신호 Q₁및 진상차 검출 신호 Q₂를 기준으로 루프 필터(30)의 캐퍼시터 C_F에 대해서 충방전 전류를 공급하는 충전 펌프(20)과 충전 펌프(20)과의 회로 상관상 등가적인 라글리 필터를 구성하는 저역 필터(LPF)인 루프 필터(30)과, 그 필터 출력 전압 V_F를 제어 입력으로 하고 그 값에 따른 발진 주파수 f_osc의 발진 출력 V_OUT로 변환하는 전압 제어 발진기(VCO)(40)을 가지고 있다. 전압 제어 발진기(40)은 전압-전류 변환 회로(이하 V/I 변환 회로라 말한다)(42)와 전류-주파수 변환 회로(이하 I/F 변환 회로라 한다)(44)로 구성되어 있다. 또한, 전압 제어 발진기(40)의 발진 주파수 f_osc를 소정의 분주기(디바이더)를 거쳐서 위상 비교기(40)으로 입력시켜도 된다.

위상 비교기(10)은 디지틀 위상 비교기이며, 예컨대 1쌍의 D 플립플롭과 논리 게이트로 구성되어 있다. 충전 펌프(20)은 제8도에 도시하듯이 지연 위상차 검출 신호 Q₁의 저레벨일 때 온 상태로 되는 충전용의 절연 게이트 전계 효과 트랜지스터(이하 MOSFET라 한다)(22), 충전용 전정류원(24), 진상차 검출 신호 Q₂의 고레벨일 때 온 상태로 되는 방전용 MOSFET(26) 및 방전용 정전류원(28)로 이루는 직렬 회로이다. 충전용 정전류원(24) 및 방전용 정전류원(28)은 제9도에 도시하듯이 각각 전류 미러 회로로 구성되고 있으며, 충전 전류 및 방전 전류의 각각의 값은 충방전 전류값 설정 저항 Rx의 값으로 결정되는 미러 전류 i₁의 값에 동등하다. V/I 변환 회로(42)는 제10도에 도시하듯이 필터 출력 전압 V_F의 값에 따라서 입력 전류 i₂의 값을 가변하는 전압-전류 변환부(42a)와 그 입력 전류 i₂를 출력 전류 i₂의 값을 가변하는 전압-전류 변환부(42a)와 그 입력 전류 i₂를 출력 전류 i₂로서 꺼내는 전류 미러 회로(42b)로 구축되어 있다. 이 V/I 변환 회로(42)의 전압-전류 변환부(42a)에 있어서는 변환 전류 i₂는 다음식으로 주어진다.

단, Ry는 오피앰프 OP의 변환 전류값 설정 저항, V_DD는 전원 전위이다.

그러나, 상술같은 구성의 위상 동기 회로에 있어서는 다음 같은 문제점이 있다.

① 위상 동기 회로를 반도체 집적 회로로서 구성하는 경우에 있어서와 같이 위상 동기 회로를 구성하는 각 트랜지스터의 특성에는 제로 불균일이 생긴다. 이 때문에 필연적으로 I/F 변환 회로(44)의 전류-주파수의 변환 계수 K는 제품마다 불균일하다. 즉, 변환 계수 K와 변환 계수 K + △K의 2개의 위상 동기 회로에 있어선 입력 신호 S_IN과 VCO의 발진 주파수 f_osc가 동기가 취해진 상태에선 각각의 I-F 변환 회로(44)의 입력 전류는 i₂+ △i₂로 되어 있으나 충전 펌프(20)은 정전류원(24,26)에 의해 루프 필터(30)을 정전류 구동으로 충방전하는 것이므로 외상 동기 회로의 폐루프 이득 G의 불균일을 위상 동기 회로를 특성 붙이는 고유 진동수 Wn나 감쇄율 ζ의 불균일도 파생시키며, 그러므로 반도체 위상 동기 회로의 수율 저하의 원인으로 되어 있었다.

② 또 한편, 특정의 주파수의 입력 신호 S_IN에 대해서 위상 동기를 취하기 위한 각 회로의 전기 요소의 값이 최적화되어 있다. 예컨대, 충전 펌프(20)의 충방전 전류 i₁의 값, 루프 필터(30)의 시정수나 VCO40의 입력 전압 대 출력 주파수 특성이다. 이 때문에 입력 신호 S_IN의 주파수와 상이한 주파수로 절환하면 당연하지만 지터(jitter)의 주파수 성분등도 변화하므로 그 변화 시점에서 상술의 회로 요소의 값을 재차 최적화시키는 조정이 필요해진다. 구체적으로는 입력 신호로서 상이한 주파수의 클록이 절환되어서 인가되는 경우, 복수의 상이한 시정수의 루프 필터를 설치해 두고, 주파수의 절환에 동기시켜서 최적 루프 필터를 절환할 필요가 있었다. 즉, 상이한 주파수의 입력 신호에 대해서는 일의적으로 상이한 루프 필터를 설치한 필요가 있으므로, 예컨대 하드 디스크 시스템에 있어서의 존.비트.래코딩을 실현하는 경우에는 복수의 루프 필터의 사용이 필수하며, 위상 동기 회로의 회로 구성이 복잡화하고 있다. 이것은 입력 신호의 주파수마다에 회로 정수 최적화를 위한 계산을 강요한다.

그래서, 본 발명은 상기 문제점을 해결하는 것이며 제1의 과제는 제조 불균일을 기인으로 해서 불가피적으로 발생하는 전류-주파수의 변환 계수의 변동에 대해서 고유 진동수나 감쇄율의 변동을 억제할 수 있는 위상 동기 회로를 실현하는데 있으며, 제2의 과제는 제1의 과제를 전제로 하는 것이나, 제1의 루프 필터를 가지면서 상이한 주파수의 입력 신호가 절환되어서 인가되는 경우에 있어서도 그 변화후의 입력 신호에 대용 가능한 위상 동기 특성이 얻어지는 위상 동기 회로를 제공하는데 있다.

본 발명에 관계하는 위상 동기 회로는 일반의 위상 동기 회로의 구성과 마찬가지로 위상 비교 수단, 충전 펌프 수단, 루프 필터 수단, 전압-전류 변환 수단 및 전류-주파수 변환 수단을 가지고 있다. 위상 비교 수단은 기준 신호인 제1의 입력 신호의 위상과 전류-주파수 변환 수단으로부터의 발진 출력에 기준하는 제2의 입력 신호와의 위상을 비교하고, 그 위상차 검출 신호를 출력한다. 충전 펌프 수단은 그 위상차 검출 신호에 기준하여 루프 필터 수단을 충전 또는 방전해야할 구동 전류를 흘린다. 전압-전류 변환 수단은 변환 전류값 설정 저항을 가지고 있으며, 그 값에 따라서 루프 필터 수단의 출력 전압과 전원 전압의 차에 실질적으로 비례하는 변환 전류를 생성한다. 전류-주파수 변환 수단은 변환 전류의 값에 실질적으로 비례하는 반진 주파수의 발생 출력을 클록 신호의 공급원으로서 송출한다. 전압-전류 변환 수단 및 전류-주파수 변환 수단은 전압 제어 발진 수단을 구성하고 있다.

이같은 구성에 있어서, 상기 제1의 과제를 해결하기 위해서 본 발명이 강구한 제1의 수단은 충전 펌프 수단에 있어서의 그 구동 전류의 전류원을 정전류원으로 하는 것은 아니며, 귀환 루프로써 상기 전압-전류 변환 수단의 변환 전류에 비례하는 전류를 흘려야 할 비례 전류원으로 한데 있다. 위상 비교 수단의 구체적인 구성으로선 제1의 입력 신호 및 제2의 입력 신호의 한쪽을 클록 입력으로 하고 지연 위상차 검출 신호를 출력하는 제1의 플립플롭과, 제1의 입력 신호 및 제2의 입력 신호의 다른쪽을 클록 입력으로 하여 진상차 검출 신호를 2입력으로 하고, 제1 및 제2의 플립플롭의 리세트 신호를 생성하는 논리 회로를 갖는 것이다. 이같은 위상 비교 수단의 구성하에선 비례 전류원의 구체적인 구성으로서 지연 위상차 검출 신호의 발생을 계기로 변환 전류의 값에 실질적으로 비례하는 충전 구동 전류를 흘려야 할 비례 충전 전원과, 진상차 검출 신호의 발생을 계기로 변환 전류의 값에 실질적으로 비례하는 방전 구동 전류를 흘려야 할 비례 방전 전류원을 설치한다. 또한편, 전압-전류 변환 수단의 구체적인 구성으로선 변환 전류 설정 저항의 값에 따른 입력 전류를 생성하는 전압-전류 교한부와 그 입력 전류의 r값과 실질적으로 동등한 미러 전류를 생성하는 전압-전류 변환부와, 그 입력 전류의 값과 실질적으로 동등한 미러 전류를 변환 전류로서 꺼내는 전류 미러 회로를 가지는 것이다. 그리고, 비례 충전 전류원으로서 꺼내는 전류 미러 회로를 가지는 것이다. 그리고, 비례 충전 전류원과 비례 방진 전류원은 상기 전류 미러 회로를 전단으로 하는 전류 미러 회로로서 구성할 수 있다.

또, 상기 제2의 과제를 해결하기 위해서, 본 발명이 강구한 제2의 수단을 루프 필터 수단으로서 출력 단자와 제1의 전원 전압간에 개재하는 제1의 캐퍼시터 수단과, 출력 단자와 제2의 전원 전압간에 개재하는 제2의 캐퍼시터 수단과, 위상차 검출 신호의 발명을 계기로 제1 및 제2의 캐퍼시터 수단의 용량 총화를 불변으로 하고 그 용량비를 변화시키는 용량비 가변 제어 수단을 갖는 구성이 채용된다. 그리고, 제1캐퍼시터 수단의 구체적인 구성은 출력 단자와 제1전원 전압의 사이에 접속된 고정 접속 캐퍼시터 수단과, 출력 단자와 제1 또는 제2의 전원 전압 사이에 절환되며 접속되는 캐퍼시터 수단을 가지며, 또, 제2캐퍼시터 수단은 출력 단자와 제2의 전원 전압간에 접속된 고정 접속 캐퍼시터 수단과, 출력 단자와 제2 또는 제1의 전원 전압간에 절환 접속되는 절환 접속 캐퍼시터 수단을 갖는 것이다. 다른 한편, 구체적인 용량비 가변 제어 수단의 구성은 절환 접속 캐퍼시터 수단의 절환 접속을 하는 캐퍼시터 수단을 갖는 것이다. 다른 한편, 구체적인 용량비 가변 제어 수단의 구성은 절환 접속 캐퍼시터 수단의 절환 접속을 하는 스위칭 수단이다. 상술과 같은 위상 동기 회로는 1칩의 반도체 집적 회로로서 구성할 것이 바람직하다.

이같은 위상 동기 회로에 있어서도 제조 불균일에 의해 제품마다의 전압-전류 변환 수단의 전류-주파수의 변환 계수는 불가피적으로 불균일해진다. 그러나, 그 전단의 전압-전류 변환 회로의 변환 전류에 실질적으로 비례하는 구동 전류에서 루프 필터의 충방전이 행해지므로 폐루프 이득 G가 변환 전류와 전류-주파수의 변환 계수에 비례한 관계로 맺어진다. 한편, 전류-주파수의 변환 회로의 특질로 보아 분명하듯이 입력 신호와 발진 주파수가 동기하고 있는 상태에선 그 어느 위상 동기 회로에 있어서도 발진 주파수는 동일하다. 따라서, 전류-주파수의 변환 계수에 불균일이 있어서 폐루프 이득 G의 변동분은 발생하지 않는다. 이것은 고유 진동수 W_n및 감쇄율 ζ는 불변이라는 것을 의미한다. 그러므로, 위상 동기 회로마다의 위상 동기 특성을 균일화할 수 있고 위상 동기 특성상의 수율의 향상에 기여한다. 어떤 특정 위상 동기 회로에 대해선 온도 변화에 대한 위상 동기 특성의 안정성을 보증한다.

또, 루프 필터 수단의 구성으로서 출력 단자와 제1의 전원 전압 사이에 개재하는 제1의 캐퍼시터 수단과, 출력 단자와 제2의 전원 전압간에 개재하는 제2의 캐퍼시터 수단과 위상차 검출 신호의 발생을 계기로 제1 및 제2의 캐퍼시터 수단의 용량 총화를 불변으로 하고 그 용량비를 변화시키는 용량비 제어 수단을 채용하는 경우엔 위상차 검출 신호의 발생을 계기로 출력 단자에 우선 캡적인 전압 변화량이 발생한다. 이것은 종전의 루프 필터에 있어서의 저항의 전압 강하분에 상당한다. 그후, 그 출력 단자에는 충전 펌프의 구동 전류에 의한 비교적 완만한 전압 변화가 생긴다. 따라서, 저항을 갖지 않고 캐퍼시터 수단만으로 구성되는 루프 필터는 종전의 것과 실질적으로 동등하다. 이같은 루프 필터를 사용하므로서 상이한 주파수의 입력 신호에 대한 동기 추종성이 향상한다. 즉, 입력 신호가 상이한 주파수로 되어도 변환 전류값 설정 저항의 값을 주파수에 역비례시키고 절환하므로서 발진주파수의 고유 진동수 W_n를 입력 신호의 주파수에 비례시켜서 자동 추종시킬 수 있다. 환언하면, 록크인 렌지를 확대할 수 있다. 그 반면, 감쇄율 ζ를 일정값으로 유지할 수 있다. 따라서, 복수의 상이한 루프 필터를 쓰지 않아도 상이한 값의 변환 전류값 설정 저항의 절환만으로 존.비트.레코딩 등을 허용하는 장치로 적용할 수 있다.

다음에 본 발명의 실시예를 첨부 도면에 기준해서 설명한다.

제1도는 본 발명에 관계하는 위상 동기 회로의 제1실시예를 도시하는 블록도이다. 이 실시예의 위상 동기 회로는 위상 비교기(10), 충전 펌프(50), 루프 필터(30), V/I 변환 회로(42) 및 I/F 변환 회로(44)로 이루는 전압 제어 발진기(40)로 구성되어 있다. 위상 비교기(10)은 기준 신호인 입력 신호 S_IN의 위상과 전압 제어 발진기(40)의 발진 주파수 f_osc의 위상을 비교하고 지연 위상차 검출 신호 Q₁및 진상차 검출 신호 Q₂를 출력하는 것이며, 제2도에 도시하듯이 입력 신호 S_IN을 클록 입력으로 하고 지연 위상차 검출 신호 Q₁을 출력하는 D 플립플롭(12)와 발진 출력 V_OUT를 클록 입력으로 하고 진상차 검출 신호 Q₂를 출력하는 D 플립플롭(14)와 검출 신호 Q₁, Q₂를 2입력으로 하고 양 D 플립플롭(12),(14)의 리세트 신호를 생성하는 NAND 게이트(16)으로 구성되어 있다.

충전 펌프(50)은 지연 위상차 검출 신호 Q₁의 저레벨에서 온 상태로 되는 충전용 스위칭 MOSFET(52)와, 진상차 검출 신호 Q₂의 고레벨에서 온 상태로 되는 방전용 스위치 MOSFET(54)와, V/I 변환 회로(42)의 출력 전류의 값에 비례한 충전 전류를 흘리는 비례 충전 전류원(56)과 V/I 변환 회로(42)의 출력 전류의 값에 비례한 방전 전류를 흘리는 비례 방전 전류원(58)로 구성되는 직렬 회로이다. 제3도에 도시하듯이 본 실시예에 있어서의 비례 충전 전류원(56)은 P형 MOSFET이며, 비례 방전 전류원(58)은 N형 MOSFET이다.

저역 필터인 루프 필터(30)은 충전 펌프(50)과의 회로 상관상 등가적인 라글리 필터를 구성하고 있으며 저항 RF와 캐퍼시터 C_F와의 등가 직렬 회로이다.

전압 제어 발진기(40)의 V/I 변환 회로(42)는 필터 출력 전압 V_F의 값에 따라서 입력 전류 i₂의 값을 가변하는 전압-전류 변환부(42a)와 그 입력 전류 i₂를 출력 전류 i₂로서 꺼내는 전류 미러 회로(42b)로 구성되어 있다. 이 변환 전류 i₂는 종래의 마찬가지로 식 1로 주어진다.

V/I 변환 회로(42)에 있어서의 트랜지스터 Tr₂와 Tr₃은 전류 미러 회로를 구성하고 있으며, 또, 트랜지스터 Tr₃와 Tr₄의 전류 증폭율은 상등하다. 따라서, 트랜지스터 Tr₃와 Tr₄에 흐르는 미러 전류는 입력 전류 i₂와 동등해진다.

한편, 충전 펌프(50)의 비례 충전용 전류원(56)인 MOSFET는 출력 신호 V₁로 게이트 제어되는데, 그 MOSFET와 트랜지스터 Tr₄의 게이트의 채널폭은 상등하며, 그것들의 특성은 동일하다고 되어 있다. 이 때문에 충전 전류는 전류 i₂에 동등하다. 또 마찬가지로 충전 펌프(50)의 비례 방전용 전류원(58)의 MOSFET는 출력 신호 V₂로 게이트 제어되는데 그 MOSFET(58)과 트랜지스터(Tr₃)의 게이트의 채널폭은 상등하며 그것들의 특성은 동일하다고 되어 있다. 이 때문에 방전 전류도 i₂에 동등하다. 이 실시예에선 반도체 제조 공정상, 각 트랜지스터의 만들어넣기 형상은 동일한데, MOSFET(56)의 채널폭을 트랜지스터 Tr₄의 그것의 n배로 하고, 또, MOSFET(58)의 채널폭을 트랜지스터 Tr₃의 각각의 n배로 설정하므로서 충전 전류 및 방전 전류의 값을 출력 전류 i₂의 값의 n배로 설정할 수 있다. 그래서, 충방전 전류를 일반으로 I_A로 나타내면

로 주어진다.

전압 제어 발진기(40)의 I/F 변환 회로(44)는 제4도에 도시하는 것같은 주지의 링오실레이터 회로로 이루며, 충방전용 정전류원 회로(44a), 캐퍼시터 C₀, 1쌍의 비교기(44b) 및 1쌍의 NOR 게이트로 이루는 플립플롭 회로(44c)로 구성되어 있다. 이 I/F 변환 회로(44)는 정전류원을 써서 캐퍼시터 C₀를 충방전시키고 그 전위에서 1쌍의 비교기(44b)로 톱니파형을 만들고 플립플롭 회로(44c)로 1/2 분주하고 방형파로 정형하는 자력 발진기이다. 충방전용 정전류원 회로(44a)의 트랜지스터 Tr₅와 V-I 변환 회로(42)의 트랜지스터 Tr₄의 특성은 동일로 되어 있으므로 캐퍼시터 C₀에 대한 충방전 전류는 전류 i₂에 동등하다. 따라서, I/F 변환 회로(44)의 특성으로선 그 출력 주파수 f_osc가 입력 전류 i₂에 비례하므로 다음식이 도출된다.

여기에서 식 (3)에 식(1)을 대입하면

이다. 이것은 VCO의 입력 전압 V 대 발진 주파수 f_osc의 관계를 나타낸다. 통상은, V_FMOSFET V_DD/2에 있어서 소망의 중심 주파수로 발진하게 저항 Ry의 값이 설정된다. 식 (4)을 변형하면

로 되며, 전류-주파수의 변환 계수(△f_osc/△V_F)는 절대값 K/Ry로 주어진다. 여기에서 일반적으로 전류-주파수의 변환 계수는 래디안 표시되므로 그 래디안 표시의 전류-주파수의 변환 계수를 D_V로 두면,

으로 나타내어진다.

또, 디지틀 위상 비교기(10)의 위상차 검출 신호 Q₁, Q₂에 의해서 제어되는 충전 펌프(50)의 충방전 전류(구동 전류)는 I_A이며 위상 비교기(10)과 충전 펌프(50)을 포함한 변환 계수 K_C는 잘 알려지고 있듯이

로 나타내어진다. 식 (7)에 식 (2)를 대입하면,

로 나타내어진다. 따라서, 식 (7) 및 식 (8)에서 위상 동기 회로의 폐루프 이득 G는 다음식으로 주어진다.

상기 실시예에 관계하는 위상 동기 회로와 같이 루프 파일(30)으로서 라그리드 필터를 쓴 2차 루프의 폐루프 전달 함수 H(S)는 주지와 같이

로 나타내어진다. 여기에서 W_n는 루프의 고유 진동수, ζ는 감쇄율(damping factor)이며 각각은

이다. 이것들의 값은 위상 동기 회로로서의 특성을 결정짓는다. 따라서, 예컨대 반도체 장치 프로세스상, 위상 동기 회로를 구성하는 트랜지스터의 특성에 불균일이 발생해도 고유 진동 및 감쇄율의 값에 대해선 영향되지 않을 것이 바람직하다.

여기에서 I/F 변환 회로(44)의 변환 계수 K가 제로 불균일로 (K+△K)로 변동했을 경우에 대해서 고찰한다. 동일한 입력 신호 S_IN에 대해서 발진 주파수 f_osc가 동기하고 있는 상태(톡인 동작시)에선 변환 계수 K와 변환 계수(K+△K)중의 어느 회로에 있어서도 발진 주파수 f_osc는 동일하다. 따라서, 식 (3)에서,

이 성립한다. 여기에서 (i₂+△i₂)는 변환 계수(K+△K)의 I-F 변환 회로(44)에 있어서의 V-I 변환 회로의 출력 전류이다. 한편, 이같은 위상 동기 회로에 있어서의 폐루프 이득 G(K+△K)는 식 (9)에서

로 된다. 따라서, 폐루프 이득의 차동분 G는,

이 식의 분자는 식 (13)으로 분명하듯이 0이므로 결국 폐루프 이득의 변동분은 △G=0이다. 즉, 트랜지스터의 특성 불균일에 의해서 I-F 변환 회로(44)의 변환 계수 K가 변동해도 폐루프 이득 G의 변동은 발생하지 않는다.

이 결과, 식 (11) 및 식 (12)로 분명하듯이 루프의 고유 진동수 W_n의 변동도 발생치 않고 또 감쇄율 ζ도 불편이다.

이같이 본 실시예에 있어선 귀환 루프로써 V-I 변환 회로(42)의 출력 전류(미러 전류 i₂)에 비례하는 충방전 전류를 흘리는 전류원(56),(58)을 채용하므로서 제조 불균일에 의해서 제품마다의 I-F 변환 회로(44)의 변환 계수 K에 변동이 있어도 고유 진동수 W_n및 감쇄율 ζ의 변동을 억제할 수 있다. 따라서, 위상 동기 회로마다의 위상 동기 특성을 균일화할 수 있고, 위상 동기 특성상의 수율 향상에 기여한다. 또, 물론 동작상의 온도 보상 기능도 발휘된다.

제5도는 본 발명의 제2실시예를 도시하는 블록도이다.

이 실시예에 있어서도 귀환 루프에 의해 V/I 변환 회로(42)의 출력 전류(변환 전류)에 비례하는 충방전 전류를 흘려야할 전류원(56),(58)이 설치되며, 제1실시예와 마찬가지 효과를 나타내는 것인데 제1실시예와 다른점은 루프 필터(60)의 구성에 있다. 루프 필터(60)의 구성은 제6도에 도시하듯이 출력 단자(62)와 전원 저전위 V_SS(=0)과 사이에 개재하는 고정 접속의 캐퍼시터 C₂와 스위치 SW₁의 절환에 의해서 출력단자(62)와 전원 고전위 V_DD또는 전원 전위 V_SS와 사이에 개재하는 절환 접속의 캐퍼시터 C₃과 스위치 SW₂의 절환에 의해서 출력 단자(62)와 전원 고전위 V_DD또는 전원 전위 V_SS와 사이에 개재하는 절환 접속의 캐퍼시터 C₄로 구성되어 있다.

여기에서 스위치 SW₁은 위상 비교기(10)에서 지연 위상차 검출 신호 Q₁이 발생하면 a측에서 b측으로 절환한다. 또, 스위치 SW₂는 위상 비교기(10)에서 진상차 검출 신호 Q₂가 발생하면 d측에서 c측으로 절환한다. 스위치 SW₁, SW₂는 후술하듯이 용량비 가변 제어 수단을 구성하고 있다. 그리고, 위상 동기 상태에 있을때는 스위치 SW₁은 a측에 스위치 SW₂는 b측에 각각 접하고 있다.

지금, 위상 비교기(10)에서 진상차 검출 신호(leading phase) Q₂가 발생해서 SW₂가 d측에서 c측으로 절환한 경우를 고찰한다. 이때 필터 출력 전압 V_F가 V_A에서 V_B로 변화했다고 하면 그 스위칭 전후에 있어서의 캐퍼시터 C₄에서의 전하 이동량 △q4는,

로 나타내어진다. 마찬가지로 캐퍼시터 C₃의 전하 이동량은

로 나타내어진다. 따라서 캐퍼시터 C₄에서 캐퍼시터 C₃으로의 전하 이동량의 전차분 △q는 식 (16) 및 식 (17)에서,

이다. 단, C₃₌C₄₌C_B로 한다. 여기에서 C₁₌C₂=C_A로 하면, 잔차분 △q는 캐퍼시터 C₁과 C₂에 균등배분되므로 캐퍼시터 C₂로 유입하는 전하량 △q₂는

로 된다. 유입하는 전하량 △q₂에 의한 출력 전압의 변화량 △V는 V_B-V_A이므로

가 성립되며 이 식에서 V_B-V_A를 구하면

가 도출된다.

여기에서 제1실시예에 있어서 사용되는 저항 R_F와 캐퍼시터 C_F로 되는 루프 필터(30)을 충전 펌프(50)에 의한 구동 전류 I_A로 충방전시켰을때의 루프 필터(30)의 출력 전압 V_F는

로 나타내어진다. 한편, 마찬가지의 동작을 본 실시예에서 행했을 경우, 전압 V_F는 우선 위상차 신호의 발생을 계기로 SW₂가 d측에서 c측으로 절환하는 것에 의한 전압 변화량 △A의 발생이 갭적으로 생기며, 그후 충전 펌프(50)의 구동 전류 I_A에 의한 캐퍼시터 C₁, C₂, C₃, C₄로의 충방전에 따르는 시간 의존성이 있는 비교적 완만한 전위 변화로 추이한다. 즉, 본 실시예에 있어서의 루프 필터(60)의 출력 전압 V_F는,

여기에서 식 (22)와 식 (23)을 비교하면

로 관계지어진다. 제1실시예에 있어서의 R_F에 의한 전압 강하분은 제2실시예에 있어선 위상차 신호의 발생을 계기로 SW₂의 절환에 의한 갭적인 전압 변화량 △V에 상당하고 있다. 제1실시예에서 사용되는 저항 R_F가 존재하지 않아도 이것은 루프 필터(60)로 실질적으로 대체할 수 있음을 의미한다. 또한, 식 (24)는 캐퍼시터 C₁, C₂, C₃, C₄의 용량의 합이 일정이라는 것을 의미한다.

그런데, 상술한 고유 진동수 W_n(예컨대 10Mbps 내지 15Mbps)는 통상, 입력 신호 S_IN의 주파수 f_IN

f_IN값에 따라서, 결정된다. 즉, 일반으로 W_n∝ f_IN인 관계가 바람직하다. 또한편, 감쇄율 ζ에 관해선 통상 입력신호 S_IN의 주파수 f_IN의 값에 불구하고, 위상 동기 회로가 속하는 기술 분야의 기술자에는 ζ2^-1/2≒0.7인 고정값이 종종 선정된다. 여기에서 식 (1)과 식 (9)를 쓰면, 식 (11)은

으로 변형할 수 있다. 고유 진동수 W_n는 V/I 변환 회로(42)의 외부착의 변환 전류값 설정 저항 Ry에 역비례한다. 상술과 값이 위상 동기 회로에선 W_n∝ f_IN인 관계가 바람직하므로 외부착의 저항 Ry의 값은 입력 신호 S_IN의 주파수 f_IN에 역비례하도록 선정하게 된다(제5도에 도시하듯이 스위치 SW를 절환해서 Ry 또는 Ry'로 접속한다). 따라서 결과로서 입력 신호 Q₁이 상이한 주파수의 신호로 절환했을때는 그것을 계기로 외부착의 저항 Ry의 같을 가변케함으로서 VCO의 발진 주파수 f_osc가 입력 신호의 주파수 f_IN에 비례해서 자동 변화할뿐 아니고 고유 진동수 Wn도 그것에 비례해서 자동 변화하게 된다.

감쇄율 ζ에 관해선 C_F가 일정이므로 저항 Ry를 바꿔도 감쇄율 ζ의 값은 불변이다. 즉, 상술과 같이 고유 진동수 Wn는 저항 Ry에 역비례한다. 한편, 식 (1) 및 식 (2)에서 I_A는 Ry에 역비례하며 또 24에서 R_E는 I_A에 역비례하므로 결국 RF는 Ry에 비례한다. 따라서 C_F가 정수이므로 식 12에서 감쇄율 ζ는 저항 Ry에 무관계의 정수이며 저항 Ry의 값을 바꿔도 감쇄율 ζ의 값은 불변이다.

이같이 입력 신호로서 상이한 주파수의 클록이 절환해서 인가되는 경우여도 외부착의 변환 전류값 전류 설정 저항 Ry의 값을 예컨대 위상차 검출 신호 Q₁, Q₂또는 존 절환 신호의 발생을 계기로 그 입력 신호의 주파수에 역비례시켜서 절환하므로서 VCO의 발진 주파수 f_osc와 고유 진동수 Wn를 입력 신호의 주파수에 비례시켜서 자동적으로 추수시킬 수 있고 소위 록인 렌지의 확대를 도모할 수 있다. 따라서, 예컨대 내주 트랙과 외주 트랙에서 데이타 전송 레이트(환언하면 자화 반전 간격)를 바꿔서 기억 용량의 기획하는 것같은 존.비트. 레코딩(ZBR)을 채용하는 하드 디스크 장치등의 위상 동기 회로에 있어선, 종래와 같이 상이한 시정수의 복수의 루프 필터를 구비할 필요가 없다. 본 실시예에 있어서는 변환 전류값 설정 저항 Ry, Ry'의 절환만으로 대용할 수 있으므로 루프 필터의 부품 점수를 대폭 삭감할 수 있다. 물론, 복수의 변환 전류값 설정 저항 Ry의 반도체 집적 회로화(1 침화)도 가능한데 이같은 경우에는 반도체 집적 회로의 입출력 핀 수를 삭감할 수도 있다.

이상 설명한 바와같이 본 발명은 충전 펌프 수단에 있어서의 구동 전류의 전류원을 정전류원으로 하는 것은 아니고, 귀환 루프로써 전압-전류 변환 수단의 변환 전류에 비례하는 전류를 흘러야 할 비례 전류원으로 한 점에 특징을 갖는 것이므로 다음 효과를 나타낸다.

① 폐루프 이득 G는 변환 전류와 전류-주파수의 변환 계수에 비례한 관계로 맺어진다. 제조 불균일로 제품마다에선 전압-전류 변환 수단의 전류-주파수의 변환 계수가 불균일하게 되는데, 전류-주파수의 변환 회로의 특성으로 보아 입력 신호와 발진 주파수가 동기하고 있는 상태에선 어느 위상 동기 회로에 있어서도 발진 주파수가 동일하므로 전류-주파수의 변환 계수에 불균일이 있어도 폐루프 이득 G의 변동분은 발생치 않는다. 이것으로 고유 진동수 Wn 및 감쇄율 ζ를 변동시키지 않는다. 따라서, 위상 동기 회로마다의 위상 동기 특성을 균일화할 수 있고, 위상 동기 특성상의 수율 향상에 기여한다. 어떤 제품으로 보았을 경우 온도 보상 기능이 발휘된다.

② 폐루프 필터 수단을 제1 및 제2의 캐퍼시터 수단과 용량비 제어 수단으로 구성했을 경우에는 입력 신호가 상이한 주파수로 되어도 변환 전류값 설정 저항의 값을 그 주파수에 역비례시켜서 절환하므로서 발진 주파수와 고유 진동수 W_n를 입력 신호의 주파수에 비례시켜서 자동 추종시킬 수 있다. 환언하면, 록인 렌지의 확대를 도모할 수 있다. 또, 감쇄율 ζ은 일정값으로 유지할 수 있다. 따라서 만일 루프 필터로써, 상이하는 값의 변환 전류값 설정 저항의 절환만으로 존.비트.레코딩등을 채용하는 설치에 적용되며 부품점수 또는 회로 요소수의 삭감을 도모할 수 있다.

Claims

기준 신호인 제1의 입력 신호의 위상과 제2의 입력 신호와의 위상을 비교하고, 그 위상차 검출 신호를 출력하는 위상 비교 수단과 그 위상차 검출 신호에 기준하여 차단의 루프 필터 수단을 충전 또는 방전해야할 구동 전류를 흘리는 충전 펌프 수단과, 변환 전류값 설정 저항을 가지며, 그 값에 따라서 그 루프 필터 수단의 출력 전압과 전원 전압의 차에 실질적으로 비례하는 변환 전류를 생성하는 전압-전류 변환 수단과, 그 변환 전류의 값에 실질적으로 비례하는 발진 주파수의 발진 출력을 제2의 입력 신호의 공급원으로서 송출하는 전류-주파수의 변환 수단을 구비한 위상 동기 회로이며, 그 충전 펌프 수단에 있어서의 그 구동 전류의 전류원이 그 변환 전류에 실질적으로 비례하는 전류를 흘려야 할 비례 전류원임을 특징으로 하는 위상 동기 회로.
제1항에 있어서, 상기 위상 비교 수단은 상기 제1의 입력 신호 및 상기 제2의 입력 신호의 한쪽을 클록 입력으로 하고 지연 위상 검출 신호를 출력하는 제1의 플립플롭과, 상기 제1의 입력 신호 및 상기 제2의 입력 신호의 다른쪽을 클록 입력으로 하고 진상차 검출 신호를 출력하는 제2의 플립플롭과 그 지연 위상차 검출 신호 및 그 진상차 검출 신호를 2입력으로 하고 제1 및 제2의 플립플롭의 리세트 신호를 생성하는 논리 회로를 가지는 것을 특징으로 하는 위상 동기 회로.
제2항에 있어서, 상기 비례 전류원을 상기 지연 위상차 검출 신호의 발생을 계기로 상기 변환 전류의 값에 실질적으로 비례하는 충전 구동 전류를 흘려야 할 비례 충전 전류원과, 상기 진상차 검출 신호의 발생을 계기로 상기 변환 전류의 값에 실질적으로 비례하는 방전 구동 전류를 흘려야 할 비례 방전 전류원으로 이루는 것을 특징으로 하는 위상 동기 회로.
제3항에 있어서, 상기 전압-전류 변환 수단은 상기 변환 전류값 설정 저항의 값에 따른 입력 전류를 생성하는 전압-전류 변환부와 그 입력 전류의 값과 실질적으로 동등한 미러 전류를 상기 변환 전류로서 꺼내는 전류 미러 회로를 갖는 것을 특징으로 하는 위상 동기 회로.
제4항에 있어서, 상기 비례 충전 전류원과 상기 비례 방전 전류원은 상기 전류 미러 회로를 전단으로 하는 전류 미러 회로임을 특징으로 하는 위상 동기 회로.
기준 신호인 제1의 입력 신호의 위상과 제2의 입력 신호와의 위상을 비교하고 그 위상차 검출 신호를 출력하는 위상 비교 수단과, 그 위상차 검출 신호에 기준하여 차단의 루프 필터 수단을 충전 또는 방전해야할 구동 전류를 흘리는 충전 펌프 수단과, 변환 전류값 설정 저항을 가지며, 그 값에 따라서 그 루프 필터 수단의 출력 전압과 전원 전압의 차이에 실질적으로 비례하는 변환 전류를 생성하는 전압-전류 변환 수단과 그 변환 전류의 값에 실질적으로 비례하는 발진 주파수의 발진 출력을 제2의 입력 신호의 공급원으로서 송출하는 전류-주파수의 변환 수단을 구비한 위상 동기 회로이며, 그 충전 펌프 수단에 있어서의 그 구동 전류의 전류원은 그 변환 전류에 실질적으로 비례하는 전류를 흘려야할 비례 전류원이며, 그 루프 필터 수단은 출력 단자와 제1의 전원 전압 사이에 개재하는 제1의 캐퍼시터 수단과, 그 출력 단자와 제2의 전원 전압 사이에 개재하는 제2의 캐퍼시터 수단과, 그 위상차 검출 신호의 발생을 계기로 제1 및 제2의 캐퍼시터 수단의 용량 총화를 불변으로 하고 그 용량비를 변화시키는 용량비 가변 제어 수단을 갖고 있음을 특징으로 하는 위상 동기 회로.
제6항에 있어서, 제1캐퍼시터 수단은 상기 출력 단자와 제1의 전원 전압 사이에 접속된 고정 접속 캐퍼시터 수단과, 상기 출력 단자와 제2 또는 제1의 전원 전압 사이에 절환 접속되는 절환 접속 캐퍼시터 수단을 가지고 있는 것을 특징으로 하는 위상 동기 회로.
제6항에 있어서, 상기 용량비 가변 제어 수단은 상기 절환 접속 캐퍼시터 수단의 절환 접속을 행하는 스위칭 수단임을 특징으로 하는 위상 동기 회로.
제1항 내지 제5항중 어느 한 항에 있어서, 상기 위상 동기 회로는 1칩의 반도체 집적 회로임을 특징으로 하는 위상 동기 회로.
제6항 내지 제8항중 어느 한 항에 있어서, 상기 위상 동기 회로는 1칩의 반도체 집적 회로임을 특징으로 하는 위상 동기 회로.