CN115348741A - 减成法细线路电路板制造方法 - Google Patents

减成法细线路电路板制造方法 Download PDF

Info

Publication number
CN115348741A
CN115348741A CN202211051728.8A CN202211051728A CN115348741A CN 115348741 A CN115348741 A CN 115348741A CN 202211051728 A CN202211051728 A CN 202211051728A CN 115348741 A CN115348741 A CN 115348741A
Authority
CN
China
Prior art keywords
metal layer
circuit
layer
resist film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211051728.8A
Other languages
English (en)
Inventor
陈旭东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202211051728.8A priority Critical patent/CN115348741A/zh
Publication of CN115348741A publication Critical patent/CN115348741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明提供一种减成法细线路电路板制造方法,步骤包含在一线路基板的一表面上的金属层上设置阻剂薄膜,并进行干式蚀刻程序,以蚀刻贯穿该阻剂薄膜且在该金属层中形成一线路图案凹槽,该线路图案凹槽的深度小于该第一金属层的厚度;再进一步进行湿式蚀刻程序,由该第一金属层的线路图案凹槽中再蚀刻金属层以贯穿金属层,以在金属层中形成线路,最后移除该阻剂薄膜。通过先利用干式蚀刻在金属层中形成线路图案凹槽,降低湿式蚀刻所要移除的金属层厚度,从而降低湿式蚀刻程序产生的侧蚀程度,提升线路品质。

Description

减成法细线路电路板制造方法
技术领域
本发明涉及一种电路板制造方法,尤指一种减成法细线路电路板制造方法。
背景技术
现有的电路板制作方法中,主要是以微影配合蚀刻的制程在线路基板上的金属层中形成所设计的线路图案。微影蚀刻的步骤主要是先在线路基板上的金属层上设置一光阻层,在该光阻层上方设置一图案化遮罩后进行曝光以形成图案化光阻层,然后对该线路基板进行蚀刻以移除没有被图案化光阻层覆盖的部份的金属层,最后移除该图案化光阻层,完成该线路基板上的线路图形。
其中,在蚀刻移除没有被图案化光阻层覆盖的部份金属层的步骤中,是将线路基板连同其上的金属层及图案化光阻层浸入蚀刻溶液,使得该蚀刻溶液侵蚀没有被图案化光阻层覆盖的部份金属层,直到侵蚀至线路基板表面,完成金属层中的线路。
然而,该蚀刻溶液并非仅会向下侵蚀金属层,同时也会在金属层中产生侧向的侵蚀,导致图案化光阻层正下方原本应完整保留的线路图形的底部向内凹陷,从而导致线路图形结构的不稳固。此外,针对近年线路板微小化的需求,线路图形设计的线径宽度及间距宽度越来越小且窄,蚀刻溶液对线路图形的侧向侵蚀更容易影响线路图形与线路基板的连接稳定性以及电路板成品的通讯品质。也就是说,蚀刻溶液的侧蚀现象也限制线路板线路微小化及精密化的发展,故现有技术的线路板制造方法势必须进一步改善。
发明内容
有鉴于现在的电路板制造方法在蚀刻线路图案时会产生侧蚀现象,从而导致线路结构不稳固且限制细线路的发展,本发明提供一种减成法细线路电路板制造方法,包含以下步骤:
准备一线路基板,该线路基板的一第一表面上具有一第一金属层;
在该第一金属层上设置一阻剂薄膜;
进行一干式蚀刻程序,由该阻剂薄膜的表面往该第一表面进蚀刻,形成对应一线路图案的槽道,该槽道贯穿该阻剂薄膜,且在该第一金属层中形成一线路图案凹槽,该线路图案凹槽的深度小于该第一金属层的厚度;
进行一湿式蚀刻程序,由该第一金属层的线路图案凹槽再蚀刻该第一金属层以贯穿该第一金属层,以在该第一金属层中形成一线路;
移除该阻剂薄膜。
在本发明中,当要在线路基板上的第一金属层上形成线路时,是先在该第一金属层上设置一阻剂薄膜后,以干式蚀刻例如镭射、离子强化电浆蚀刻等蚀刻程序先对阻剂薄膜及第一金属层进行蚀刻,在第一金属层中形成线路图案凹槽。接着才进行湿式蚀刻,在第一金属层的凹槽中继续蚀刻直到贯穿该第一金属层,金属层完成该第一金属层中的线路。
本发明将用于形成线路层的蚀刻程序分为二个阶段,第一阶段为干式蚀刻,第二阶段为湿式蚀刻。该干式蚀刻除了贯穿该阻剂薄膜形成图案化的阻剂薄膜外,也同时在第一金属层中形成线路图案凹槽,降低下一阶段湿式蚀刻所需移除的第一金属层的厚度。如此一来,相较现有技术中直接以湿式蚀刻移除未被光阻层覆盖的整层金属层,本发明中当进行湿式蚀刻时,由于所须移除的第一金属层的厚度减少,以湿式蚀刻移除的金属层的厚度减少,故湿式蚀刻程序中对阻剂薄膜下方的第一金属层产生的侧蚀幅度也会降低,从而避免过度侧蚀产生导致成品的线路结构不稳固的问题。
此外,相较以曝光显影程序产生具有线路图案的图案化光阻层并直接对线路金属层进行湿式蚀刻,干式蚀刻如镭射蚀刻具有更高的指定蚀刻深度及指定蚀刻路径的精密度,能够高效率地形成符合细线路规格所要求的20μm甚至以下的线路宽度及间距的图案化凹槽,配合前述本发明能够有效降低侧蚀幅度的功效,能解决电路板细线路更容易受湿式蚀刻侧蚀影响的问题。更进一步而言,相较直接以镭射蚀刻技术穿透该金属层完成线路分离,亦避免镭射的高温在线路基板及金属层的连接处产生接面分离的问题。
综上所述,本发明的减成法细线路电路板制造法能用以制作线路宽度及间距更窄的细线路电路板,并确保其线路品质。
附图说明
图1A至1E为本发明减成法细线路电路板制造法的制作流程剖面示意图。
图2A至2G为本发明减成法细线路电路板制造法的制作流程剖面示意图。
具体实施方式
请参阅图1A至图1E所示,本发明的减成法细线路电路板制造方法,主要包含以下步骤。
如图1A所示,准备一线路基板10,该线路基板10的一第一表面11上具有一第一金属层20。
如图1B所示,在该第一金属层20上设置一阻剂薄膜30;
如图1C所示,进行一干式蚀刻程序,从该阻剂薄膜30的表面往该线路基板10的方向进行蚀刻,以形成对应于线路图案的槽道301,随着干式蚀刻的进行,所述槽道301贯穿该阻剂薄膜30,且在该第一金属层20中形成一线路图案凹槽200,该干式蚀刻程序完成时,该线路图案凹槽200的深度d1小于该第一金属层20的厚度D1。
如图1D所示,进行一湿式蚀刻程序,由该第一金属层20中的线路图案凹槽200再蚀刻该第一金属层20以贯穿该第一金属层20。
如图1E所示,移除该阻剂薄膜30。该阻剂薄膜30例如是以针对该阻剂薄膜30材料的另一蚀刻程序移除。
较佳的,该干式蚀刻程序是一通过电脑控制的指定深度的镭射蚀刻程序,且通过电脑除了控制镭射蚀刻深度,同时可指定镭射蚀刻所形成的线路图案凹槽200的图形,也就是第一金属层20中应该被移除的对应区域。其中,该镭射蚀刻的深度除了贯穿该阻剂薄膜30,还须在第一线路层金属20中形成线路图案凹槽200。由于该第一金属层20的厚度D1及该阻剂薄膜30的厚度D2在设置时为已知的,故镭射蚀刻的设定蚀刻深度d2大于该于该阻剂薄膜30的厚度,且小于该阻剂薄膜30的厚度D2与第一金属层20的厚度D1总和。也就是说,该镭射蚀刻的深度d2只要不贯穿该第一金属层20即可。较佳的,该镭射蚀刻程序例如为使用紫外光镭射、绿光镭射、纳秒镭射或飞秒镭射技术。
举例而言,请一并参考图1C所示,假设该第一金属层的厚度为D1=6μm,该阻剂薄膜30的厚度为D2=1μm,可设定该镭射蚀刻的深度为d2=5μm。如此一来,该线路图案凹槽200下剩余的第一金属层20的厚度为2μm,也就是说,在进行湿式蚀刻时,仅须设定蚀刻深度为2μm,即完成第一金属层中的线路。
在本举例中,若在完成图案化光阻层的设置后,应用如先前技术所述直接以湿式蚀刻进行相同规格的金属层的蚀刻,须湿式蚀刻6μm的金属层,在过程中均会持续产生侧蚀。相较之下,而本发明降低了湿式蚀刻程序所须移除的金属层厚度(仅如前所述2μm),故能够大幅降低湿式蚀刻程序中会产生的侧蚀程度。
请参阅图2A至2C所示,在一第一实施例中,本发明的减成法细线路电路板制作方法亦可应用在双面线路电路板的制作流程。在本实施例中,该线路基板10还具有与该第一表面11相对的一第二表面12,该第二表面12上具有一第二金属层40,且在前述准备该线路基板10的步骤中,还进一步包含以下子步骤:
如图2A所示,提供该线路基板10,该线路基板10的该第一表面11及该第二表面12分别设置有一金属箔层21、41。该金属箔层21、41例如为预先设置于该线路基板10的第一表面11及第二表面12上的铜箔层,厚度较佳为3~5μm。
如图2B所示,进行钻孔程序,形成贯穿该线路基板10及该金属箔层21、41的至少一通孔100。
如图2C所示,进行镀金属程序,在该线路基板10的第一表面11的金属箔层21及第二表面12的金属箔层41上及该至少一通孔100的一内壁101上形成一电镀层50。在本实施例中,该第一表面11上的金属箔层21及电镀层50的结合可视为前述的该第一金属层20,而该第二表面12上的金属箔层41及电镀层50的结合可视为前述的该第二金属层40,该电镀层50的厚度较佳为3~5μm。较佳的,该金属箔层21、41及该电镀层50为相同的金属材料,例如铜。
图2A至图2C中所示的步骤是完成双面电路板的线路基板10中导电通孔100的设置。接下来请参阅图2D至2F中完成线路基板10的第一表面11及第二表面12上的线路形成。
如图2D所示,在本实施例中,当在该线路基板10的第一金属层20表面,即该第一表面上11的电镀层50表面设置该阻剂薄膜30时,同时在该第二金属层40表面,即该第二表面上12的电镀层50表面及该至少一通孔100中的一内壁101的电镀层50上设置该阻剂薄膜30。该阻剂薄膜30例如是以电镀、化学镀的方式设置。
较佳的,该阻剂薄膜30与该金属箔层21、41及该电镀层50为不相同的金属材料。举例而言,该金属箔层21、41及该电镀层50为铜金属,该阻剂薄膜30为锡、镍…等金属或其合金,本发明不限于此。由于在湿式蚀刻程序中,是将线路基板10连同其上的第一金属层20浸入蚀刻溶液中,该蚀刻容易是侵蚀特定种类金属,例如作为第一金属层20的铜金属。为达到阻止特定区域受侵蚀的目的,该阻剂薄膜30与该金属箔层21、41及该电镀层50为不同材料。
如图2E所示,在本实施例中,在进行干式蚀刻程序的步骤时,除了蚀刻贯穿在第一金属层20上的阻剂薄膜30且在在第一金属层20中形成线路图案凹槽200,还进一步由线路基板10的第二表面上的阻剂薄膜30进行干式蚀刻,以形成贯穿阻剂薄膜30的槽道301并且在该第二金属层40中形成线路图案凹槽400。其中,在该第一表面11或该第二表面12上,该线路图案凹槽200、400可以贯穿该电镀层50或者不贯穿该电镀层50,但此时该线路图案凹槽200、400不贯穿该金属箔层21、41。
如图2F所示,在本实施例中,在进行该湿式蚀刻程序的步骤中,除了在第一金属层20的线路图案凹槽200中蚀刻外,还进一步由该第二金属层40的线路图案凹槽400中蚀刻该第二金属层40以贯穿该第二金属层40,在该第二金属层40中形成线路,且该第一金属层20中的线路通过该至少一通孔100的内壁101上的电镀层50电性连接第二金属层40中的线路。
最后,如图2G所示,移除该阻剂薄膜30。
在如图2E所示的前一步骤中,若该图案化凹槽200、400已贯穿该电镀层50,该湿式蚀刻程序则继续蚀刻至贯穿该金属箔层21、41;若该图案化凹槽200、400未贯穿该电镀层50,该湿式蚀刻程序会先贯穿该电镀层50,再继续蚀刻至贯穿该金属箔层21、41。
须说明的是,该第二金属层40的金属箔层41、电镀层50,及图案化凹槽400的特性与第一金属层20的金属箔层41、电镀层50及图案化凹槽200的特性相同,故在此不重复赘述。
较佳的,该线路基板10例如为硬式线路基板、软式线路基板或软硬复合线路基板。此外,该线路基板10亦可为已包含复合线路结构的多层线路板,包含多个已压合的介电层、线路层等。
以上所述仅是本发明的实施例而已,并非对本发明做任何形式上的限制,虽然本发明已以实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案的范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (9)

1.一种减成法细线路电路板制造方法,其特征在于,包含以下步骤:
准备一线路基板,该线路基板的一第一表面上具有一第一金属层;
在该第一金属层上设置一阻剂薄膜;
进行一干式蚀刻程序,由该阻剂薄膜的表面往该第一表面进行蚀刻,形成对应一线路图案的槽道,该槽道贯穿该阻剂薄膜,且在该第一金属层中形成一线路图案凹槽,该线路图案凹槽的深度小于该第一金属层的厚度;
进行一湿式蚀刻程序,由该第一金属层的线路图案凹槽中再蚀刻该第一金属层以贯穿该第一金属层,以在该第一金属层中形成一线路;
移除该阻剂薄膜。
2.如权利要求1所述的减成法细线路电路板制造方法,其特征在于,该干式蚀刻程序是一镭射蚀刻程序。
3.如权利要求1或2所述的减成法细线路电路板制造方法,其特征在于,该线路基板在相对该第一表面的一第二表面上具有一第二金属层,且所述准备一线路基板的步骤中,包含以下子步骤:
提供该线路基板,该线路基板的该第一表面及该第二表面分别设置有一金属箔层;
进行钻孔程序,形成贯穿该线路基板及二该金属箔层的至少一通孔;
进行镀金属程序,在该线路基板的第一表面的金属箔层及第二表面的金属箔层上及该至少一通孔的一内壁上形成一电镀层;其中,该第一表面上的金属箔层及电镀层的结合为该第一金属层,而该第二表面上的金属箔层及电镀层的结合为该第二金属层。
4.如权利要求3所述的减成法细线路电路板制造方法,其特征在于,在所述在该第一金属层上设置一阻剂薄膜的步骤中,同时在该第二金属层的表面及该至少一通孔中的一内壁上设置该阻剂薄膜;
在所述进行一干式蚀刻程序的步骤中,还包含由该线路基板的第二表面上的阻剂薄膜进行干式蚀刻程序,以形成对应另一线路图案的一槽道,该槽道贯穿该第二金属层上的阻剂薄膜,且该第二金属层中形成另一线路图案凹槽,该第二金属层中的线路图案凹槽的深度小于该第二金属层的厚度;
在所述进行一湿式蚀刻程序的步骤中,还包含由该第二金属层的线路图案凹槽中再蚀刻该第二金属层以贯穿该第二金属层,以在该第二金属层中形成一线路;其中,
该第一金属层中的线路通过该至少一通孔的内壁的电镀层电性连接该第二金属层中的线路。
5.如权利要求4所述的减成法细线路电路板制造方法,其特征在于,在所述进行一干式蚀刻程序的步骤中,当在该第一金属层中形成线路图案凹槽,且在该第二金属层中形成线路图案凹槽时,该线路基板的第一表面或该第二表面上的线路图案凹槽贯穿或不贯穿该电镀层。
6.如权利要求3所述的减成法细线路电路板制造方法,其特征在于,该阻剂薄膜、该金属箔层及该电镀层为不同金属材料。
7.如权利要求1所述的减成法细线路电路板制造方法,其特征在于,
该线路基板包含一复合线路结构的多层线路基板。
8.如权利要求1所述的减成法细线路电路板制造方法,其特征在于,该线路基板为硬式线路基板、软式线路基板或软硬复合线路基板。
9.如权利要求2所述的减成法细线路电路板制造方法,其特征在于,该干式蚀刻程序的一设定蚀刻深度大于该阻剂薄膜的厚度,且小于该阻剂薄膜的厚度与第一金属层的厚度总和。
CN202211051728.8A 2022-08-31 2022-08-31 减成法细线路电路板制造方法 Pending CN115348741A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211051728.8A CN115348741A (zh) 2022-08-31 2022-08-31 减成法细线路电路板制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211051728.8A CN115348741A (zh) 2022-08-31 2022-08-31 减成法细线路电路板制造方法

Publications (1)

Publication Number Publication Date
CN115348741A true CN115348741A (zh) 2022-11-15

Family

ID=83956102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211051728.8A Pending CN115348741A (zh) 2022-08-31 2022-08-31 减成法细线路电路板制造方法

Country Status (1)

Country Link
CN (1) CN115348741A (zh)

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
JP3759754B2 (ja) 電気回路の上に隆起した金属接点を作成する方法
US8404981B2 (en) Process for making stubless printed circuit boards
US7325299B2 (en) Method of making a circuitized substrate
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
JP2009283739A (ja) 配線基板および配線基板の製造方法
CN112996265A (zh) 一种无需补偿的精细线路板制作方法
KR20050020699A (ko) 양면 배선 회로 기판 및 그 제조 방법
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
TWI625991B (zh) 電路板結構與其製造方法
CN115348741A (zh) 减成法细线路电路板制造方法
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
JP7461437B1 (ja) 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法
CN211457534U (zh) 微细层间线路结构
TWI835219B (zh) 減成法細線路電路板製造方法
CN210694480U (zh) 具有层间导孔的线路结构
CN109673099B (zh) 多层线路结构及其制作方法
TWI651022B (zh) 多層線路結構及其製作方法
KR20240054705A (ko) 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법
JP2005108941A (ja) 多層配線板及びその製造方法
TW202406422A (zh) 減成法細線路電路板製造方法
TWI691245B (zh) 線路板的製作方法
KR100813441B1 (ko) 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법
TWI808706B (zh) 電路板結構的製作方法及所製成的電路板結構
TWI626871B (zh) Circuit board manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination