KR20240054705A - 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 - Google Patents
미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 Download PDFInfo
- Publication number
- KR20240054705A KR20240054705A KR1020220134972A KR20220134972A KR20240054705A KR 20240054705 A KR20240054705 A KR 20240054705A KR 1020220134972 A KR1020220134972 A KR 1020220134972A KR 20220134972 A KR20220134972 A KR 20220134972A KR 20240054705 A KR20240054705 A KR 20240054705A
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- wiring
- layer
- resist film
- wiring pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 130
- 229910052751 metal Inorganic materials 0.000 claims abstract description 130
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000001039 wet etching Methods 0.000 claims abstract description 24
- 238000001312 dry etching Methods 0.000 claims abstract description 19
- 238000009713 electroplating Methods 0.000 claims description 24
- 239000011888 foil Substances 0.000 claims description 23
- 238000010329 laser etching Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
- H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
미세 배선을 갖는 회로 기판을 제조하는 차감 방법은, 배선 기판 표면의 금속층 상에 레지스트막을 배치하는 단계, 및 레지스트막을 에칭 및 관통하여 금속층 내에 배선 패턴 홈을 형성하기 위해 건식 에칭 공정을 수행하는 단계를 포함하고, 배선 패턴 홈의 깊이는 제 1 금속층의 두께보다 작고; 추가의 습식 에칭 공정이 수행되고, 배선 패턴 홈으로부터 금속층이 다시 에칭되어 금속층을 관통하여, 금속층 내에 배선을 형성하고, 최종적으로 레지스트막이 제거된다. 먼저, 건식 에칭을 이용하여 금속층 내의 배선 패턴 홈을 형성함으로써, 습식 에칭에 의해 제거될 금속층의 두께가 감소되고, 이에 의해 습식 에칭 공정에서 발생하는 측면 에칭을 감소시키고, 배선 품질을 향상시킨다.
Description
본 발명은 회로 기판 제조 방법, 특히 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법에 관한 것이다.
현재의 회로 기판 제조 방법들에서, 설계된 배선 패턴들은 주로 리소그래피 및 에칭에 의해 배선 기판 상에서 금속층들로 형성된다. 리소그래피 및 에칭의 공정 단계들은 주로, 배선 기판 상의 금속층 상에 포토레지스트 층을 먼저 배치하고, 포토레지스트 층 상에 패터닝된 마스크를 설정하고, 포토레지스트 층을 노출시켜 패터닝된 포토레지스트 층을 형성하는 것이다. 그런 다음 배선 기판을 에칭하여 패터닝된 포토레지스트 층으로 덮이지 않은 금속층 부분들을 제거하고, 마지막으로 패터닝된 포토레지스트 층을 제거하여 배선 기판 상의 배선 패턴을 완성한다.
여기서, 패터닝된 포토레지스트층에 의해 덮이지 않은 금속층의 부분들을 에칭 및 제거하는 단계에서, 금속층 및 그 위의 패터닝된 포토레지스트 층과 함께 배선 기판은 에칭 용액에 침지되어, 포토레지스트 층에 의해 덮이지 않은 금속층의 부분들은 배선 기판에 도달할 때까지 에칭 용액에 의해 부식되어, 금속층의 배선들이 완성된다.
그러나, 에칭 용액은 금속층을 아래쪽으로 뿐만 아니라 측면으로도 부식시켜, 패터닝된 포토레지스트층 바로 아래의 배선 패턴의 바닥이 제대로 보존되지 않고 오히려 안쪽으로 함몰되어, 배선 패턴의 구조적 안정성을 손상시킨다. 또한, 최근 회로 기판들의 소형화 요구에 부응하여, 배선 패턴 설계들의 배선 직경들 및 간격 폭들이 점점 좁아지고 있으며, 에칭 용액에 의해 야기된 배선 패턴의 측면 부식(이하 측면 에칭이라고 함)이 배선 기판 상의 배선 패턴의 상호 연결의 안정성과 완성된 회로 기판의 통신 품질에 영향을 미칠 가능성이 크다. 즉, 에칭 용액의 측면 에칭 현상 역시 회로 기판 배선의 소형화 및 정밀도의 발전을 제한하므로, 종래 기술의 회로기판 제조 방법은 더욱 개선될 필요가 있다.
현재의 회로기판 제조 방법들이 배선 패턴을 에칭할 때 측면 에칭을 야기하는 경향이 있어, 불안정한 배선 구조를 초래하고 상호 연결을 위한 미세 배선들의 발달을 제한한다는 관점에서, 본 발명은 미세 상호 연결을 갖는 회로 기판 제조를 위한 차감 방법을 제공하고, 이러한 차감 방법은:
배선 기판의 제 1 표면에 제 1 금속층을 갖는 배선 기판을 준비하는 단계;
제 1 금속층 상에 레지스트막을 배치하는 단계;
레지스트막의 표면에서 제 1 표면을 향해 에칭하여 배선 패턴에 대응하는 개구부를 형성하기 위해 건식 에칭 공정을 수행하는 단계로서, 개구부는 레지스트막을 관통하여 제 1 금속층에 배선 패턴 홈을 형성하고, 배선 패턴 홈의 깊이는 제 1 금속층의 두께보다 작은, 건식 에칭 공정을 수행하는 단계;
제 1 금속층의 패턴 홈으로부터 제 1 금속층을 에칭 및 관통하여 제 1 금속층의 배선들을 형성하기 습식 에칭 공정을 수행하는 단계; 및
레지스트막을 제거하는 단계를 포함한다.
본 발명에서, 배선들이 배선 기판 상의 제 1 금속층 상에 형성될 때, 레지스트막이 제 1 금속층 상에 먼저 배치되고, 이후 레이저, 이온-강화 플라즈마 에칭, 다른 에칭 공정들과 같은 건식 에칭 공정이 사용된다. 레지스트막 및 제 1 금속층은 에칭되어, 제 1 금속층에 배선 패턴 홈을 형성한다. 그런 다음 습식 에칭 공정이 수행되고, 제 1 금속층이 관통될 때까지 제 1 금속층의 홈에서 에칭을 계속되고, 제 1 금속층의 배선들이 완성된다.
본 발명은 배선층을 형성하기 위한 에칭공정을 두개의 단계들로 구분하는데, 제 1 단계는 건식 에칭이고, 제 2 단계는 습식 에칭 공정이다. 레지스트막으로부터 패터닝된 레지스트막을 형성하는 것에 덧붙여, 건식 에칭은 또한 습식 에칭 공정의 후속 단계에서 제거될 필요가 있는 제 1 금속층의 두께를 감소시키기 위해 제 1 금속층에 배선 패턴 홈을 형성한다. 그 결과, 습식 에칭에 의해 포토레지스트 층에 의해 덮이지 않은 전체 금속층을 직접 제거하는 종래 기술에 비해, 본 발명은 제거될 제 1 금속층 부분들의 두께를 이미 감소시켜, 습식 에칭시 공정이 수행될 때, 습식 에칭 공정에 의해 제거된 금속층 부분들의 두께가 감소된다. 따라서, 습식 에칭 공정 동안 레지스트막 아래의 제 1 금속층 상의 측면 에칭 범위도 감소되고; 따라서 과도한 측면 에칭에 의해 야기된 불안정한 배선 구조들의 문제다 회피될 수 있다.
또한, 노출 및 현상 공정에 의해 배선 패턴을 갖는 패터닝된 포토레지스트층을 생성하고 배선 금속층에 직접 습식 에칭을 수행하는 것과 관련하여, 레이저 에칭과 같은 건식 에칭은 더 깊은 특정 에칭 깊이 및 특정 에칭 경로에 대해 더 높은 정밀도를 갖는데, 이는 미세 배선 규격에 의해 요구되는 선폭과 간격이 모두 20㎛ 이하인 라인 폭 및 간격을 모두 갖는 배선 패턴 홈을 효율적으로 형성할 수 있고, 측면 에칭 정도를 줄이는 전술한 본 발명의 효과의 관점에서, 습식 에칭 공정에 의해 더 쉽게 영향을 받는 미세 배선용 측면 에칭의 문제가 효과적으로 수정될 수 있다. 또한, 레이저 에칭 기술로 금속층을 직접 관통하여 배선 분리들을 완료하는 것과 비교하여, 본 발명은 레이저 에칭의 고온으로 인한 배선 기판과 금속층 사이의 접합부에서의 접합 분리 문제도 회피할 수 있다.
요약하면, 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법은 더 좁은 배선 폭 및 피치를 갖는 미세 배선 회로 기판을 제조하고, 그 배선 품질을 보장하는데 이용될 수 있다.
도 1a 내지 도 1e는 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법의 공정 흐름의 단면도.
도 2a 내지 도 2g는 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법의 공정 흐름의 단면도.
도 2a 내지 도 2g는 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법의 공정 흐름의 단면도.
이하, 본 발명의 실시예들의 기술적 해결책들이 본 발명의 실시예들의 도면들을 참조하여 명확하고 완전하게 설명될 것이다. 명백하게, 설명된 실시예들은 본 본 발명의 실시예들의 전부가 아니라 일부일뿐이다. 본 발명의 실시예들에 기초하여, 당업자가 창의적인 노력 없이 획득한 다른 모든 실시예들은 본 발명의 보호 범위에 속할 것이다.
도 1a 내지 도 1g를 참조한다: 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법은 주로 다음 단계들을 포함한다.
도 1a에 도시된 바와 같이, 배선 기판(10)이 준비되고, 배선 기판(10)의 제 1 표면(11)은 그 위에 제 1 금속층(20)을 갖는다.
도 1b에 도시된 바와 같이, 레지스트막(30)이 제 1 금속층(20) 상에 배치된다.
도 1c에 도시된 바와 같이, 건식 에칭 공정이 수행되고, 레지스트막(30)의 표면으로부터 배선 기판(10)을 향하여 에칭이 진행되어 배선 패턴에 따른 개구부(301)를 형성한다. 건식 에칭이 진행됨에 따라 개구부는 레지스트막(30)을 관통하여, 제 1 금속층(20)에 배선 패턴 홈(200)을 형성한다. 건식 에칭 공정이 완료될 때, 배선 패턴 홈(200)의 깊이(d1)는 제 1 금속층(20)의 두께(D1) 보다 작다.
도 1d에 도시된 바와 같이, 습식 에칭 공정이 이후 수행되고, 제 1 금속층(20)은 제 1 금속층(20)의 배선 패턴 홈(200)을 통해 에칭되어, 제 1 금속층(20)을 관통한다.
도 1e에 도시된 바와 같이, 레지스트막(30)은 그 다음 제거된다. 레지스트막(30)은, 예를 들면, 특히 레지스트막(30)을 구성하는 재료들에 대한 다른 에칭 공정에 의해 에칭 제거된다.
바람직하게는, 건식 에칭 공정은 컴퓨터에 의해 특정 깊이로 제어되는 레이저 에칭 공정이며, 컴퓨터는 레이저 에칭 깊이를 제어할 뿐만 아니라 레이저 에칭에 의해 형성된 배선 패턴 홈(200)의 배선 패턴 즉, 제 1 금속층(20)에서 제거되어야 하는 대응하는 영역을 특정한다. 레이저 에칭의 깊이는 레지스트막(30)을 관통할 뿐만 아니라, 제 1 금속층(20) 내의 배선 패턴 홈(200)을 형성할 필요가 있다. 제 1 금속층(20)의 두께(D1) 및 레지스트막(30)의 두께(D2)는 배치시에 알려져 있고, 이에 의해 레이저 에칭의 에칭 깊이(d2)는 레지스트막(30)의 두께(D2)보다 크고, 레지스트막(30)의 두께(D2)와 금속층(20)의 두께(D1)의 합보다 작게 설정된다. 즉, 레이저 에칭의 깊이(d2)는 제 1 금속층(20)을 관통하지 않도록 제한된다. 바람직하게, 레이저 에칭 공정은 예를 들어 자외선 레이저, 녹색 레이저, 나노초 레이저 또는 펨토초 레이저 기술들을 사용한다.
예를 들어, 도 1c를 역시 참조한다. 제 1 금속층의 두께(D1)를 6㎛라고 가정하면, 레지스트막(30)의 두께(D2)는 1㎛이고, 레이저 에칭 깊이(d2)는 5㎛로 설정될 수 있다. 이러한 방식으로, 배선 패턴 홈(200) 아래에 남아 있는 제 1 금속층(20)의 두께는 2㎛, 즉 습식 에칭을 수행할 때, 제 1 금속층의 배선이 완성하기 위하여 에칭 깊이를 2㎛로 설정하는 것이 오로지 필요하다.
본 예에서, 패턴화된 포토레지스트층의 증착을 완료한 후, 종래 기술에서 설명한 바와 같이 동일한 규격의 금속층의 에칭이 직접 습식 에칭에 의해 수행된다면, 금속층을 6㎛만큼 습식 에칭하는 것이 필요할 것이고, 이는 습식 에칭 공정 도중에 측면 에칭을 지속적으로 발생시킬 것이다. 이에 반해, 본 발명은 습식 에칭 공정으로 제거될 금속층의 두께를 감소시키기 때문에(위에서 언급한 바와 같이 오로지 2㎛), 습식 에칭 공정에서 발생하는 측면 에칭의 정도가 크게 감소될 수 있다.
도 2a 내지 도 2c를 참조한다. 제 1 실시예에서, 본 발명의 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법은 또한 양면 회로 기판의 제조 공정에 적용될 수 있다. 이 실시예에서, 배선 기판(10)은 제 1 표면(11)에 대향하는 제 2 표면(12)을 더 갖고, 제 2 표면(12)은 그 위에 제 2 금속층(40)을 갖고, 배선 기판(10)을 준비하는 전술한 단계들은 다음과 같은 하위-단계들을 더 포함한다.
도 2a에 도시된 바와 같이, 배선 기판(10)이 제공되고, 금속 호일층들(21, 41)이 배선 기판(10)의 제 1 표면(11) 및 제 2 표면(12) 상에 각각 배치된다. 금속 호일층들(21, 41)은 예를 들어 배선기판(10)의 제 1 표면(11)과 제 2 표면(12)에 각각 미리 배치된 구리 호일층들이고, 금속 호일층들(21, 41)의 두께는 3~5㎛인 것이 바람직하다.
도 2b에 도시된 바와 같이, 배선기판(10)과 금속 호일층들(21, 41) 모두를 관통하는 적어도 하나의 관통 구멍(100)을 형성하기 위해 드릴링 공정을 수행된다.
도 2c에 도시된 바와 같이, 금속 도금 공정이 수행된다. 배선기판(10)의 제 1 표면(11)의 금속 호일층(21), 배선기판(10)의 제 2 표면(12)의 금속 호일층(41), 및 적어도 하나의 관통 구멍(100)의 내부 벽(101) 상에 전기도금층(50)이 형성된다. 본 실시예에서, 제 1 표면(11) 상의 금속 호일층(21)과 전기도금층(50)의 조합은 전술한 제 1 금속층(20)으로 간주될 수 있고, 제 2 표면(12) 상의 금속 호일층(41)과 전기도금층(50)의 조합은 전술한 제 2 금속층(40)으로 간주될 수 있고, 전기도금층(50)의 두께는 3 내지 5㎛인 것이 바람직하다. 바람직하게는, 금속 호일층들(21, 41)과 전기도금층(50)은 구리와 같은 동일한 금속 재료로 이루어진다.
도 2a 내지 도 2c에 도시된 단계들은 양면 회로 기판의 배선 기판(10)에 도전성 관통 구멍(100)의 배치를 완성하는 것에 관한 것이다. 다음으로, 배선 기판(10)의 제 1 표면(11) 및 제 2 표면(12)에 배선들의 형성을 완성하는 것에 관한 도 2d 내지 도 2f를 참조한다.
도 2d에 도시된 바와 같이, 본 실시예에서, 레지스트막(30)이 배선 기판(10)의 제 1 금속층(20)의 표면(즉, 제 1 표면(11)의 전기 도금층(50)의 표면) 상에 배치될 때, 동시에, 레지스트막(30)은 제 2 금속층(40)의 표면(즉, 제 2 표면(12)의 전기도금층(50)의 표면), 및 적어도 하나의 관통 구멍(100) 내의 내부 벽(101)의 전기도금층(50) 상에 또한 배치된다. 레지스트막(30)은 예를 들어 전기도금 또는 무전해 도금에 의해 배치된다.
바람직하게는, 레지스트막(30), 금속 호일층들(21, 41) 및 전기도금층(50)은 다른 금속재료들로 이루어진다. 예를 들어, 금속 호일층들(21, 41) 및 전기도금층(50)은 구리 금속이고, 레지스트막(30)은 주석, 니켈, 등과 같은 금속 또는 이들의 합금으로 이루어진다; 그러나, 본 발명은 이에 제한되지 않는다. 배선 기판(10)과 그 위의 제 1 금속층(20)은 습식 에칭 공정에서 에칭 용액에 침지되기 때문에, 에칭은 특정 종류의 금속들, 예컨대 제 1 금속층(20)으로 사용되는 구리 금속을 에칭하기 쉽다. 특정 영역들의 에칭을 방지하기 위해, 레지스트막(30)과 금속 호일층들(21, 41)과 전기도금층(50)은 서로 다른 물질로 이루어진다.
도 2e에 도시된 바와 같이 본 실시예에서, 건식 에칭 공정의 단계를 수행할 때, 제 1 금속층(20) 상에 레지스트막(30)을 에칭 및 관통시키고, 제 1 금속층(20) 상에 배선 패턴 홈(200)을 형성하는 것에 덧붙여, 배선 기판(10)의 제 2 표면 상의 레지스트막(30)이 또한 건식 에칭되어, 레지스트막(30)을 관통하는 개구부(301)를 형성하여, 제 2 금속층(40)에 배선 패턴 홈(400)을 형성한다. 여기서, 제 1 표면(11) 또는 제 2 표면(12) 상에, 배선 패턴 홈들(200, 400)은 전기 도금층(50)을 관통하거나 관통하지 않을 수 있다; 그러나 이때 배선 패턴홈들(200,400)은 금속 호일층들(21,41)을 관통하지 않는다.
도 2f에 도시된 바와 같이 본 실시예에서, 습식 에칭 공정을 수행하는 단계에서, 제 1 금속층(20)의 배선 패턴 홈(200)을 에칭하는 것에 덧붙여, 제 2 금속층(40)이 배선 패턴홈(400)을 통해 더 에칭되어, 제 2 금속층(40)을 관통하고, 제 2 금속층(40)에 배선을 형성하며, 제 1 금속층(20)의 배선들은 적어도 하나의 관통 구멍(100)의 내부 벽(101) 상의 전기도금층(50)에 의해 제 2 금속층(40) 내의 배선들과 전기적으로 연결된다.
마지막으로, 도 2g에 도시된 바와 같이, 레지스트막(30)이 제거된다.
도 2e에 도시된 이전 단계에서, 배선 패턴 홈들(200, 400)이 전기도금층(50)을 관통하면, 습식 에칭 공정은 계속해서 금속 호일층들(21, 41)을 관통하게 된다. 배선 패턴 홈들(200, 400)이 전기도금층(50)을 관통하지 않는 경우, 습식 에칭 공정은 먼저 전기도금층(50)을 에칭하여 관통한 다음, 금속 호일층(21 및 41)을 계속해서 에칭 및 관통해야 한다.
제 2 금속층(40)의 금속 호일층(41), 전기도금층(50) 및 배선패턴홈(400)의 특성은 제 1 금속층(20)의 금속 호일층(21), 전기도금층(50) 및 배선 패턴 홈(200)과 동일하므로, 여기서는 그 특성이 반복되지 않는다.
바람직하게, 배선 기판(10)은, 예를 들면 경질 배선 기판, 연질 배선 기판, 연질-경질 복합 배선 기판인이다. 또한, 배선 기판(10)은 복수의 적층된 유전체층, 배선층, 등을 포함하는 복합 배선 구조를 갖는 다층 배선 기판일 수도 있다.
이상은 본 발명의 바람직한 실시예들이다. 당업자에게는 본 발명의 원리를 벗어나지 않고도 본 발명의 특정 개선 및 수정이 여전히 이루어질 수 있지만, 그럼에도 불구하고 이들은 본 발명의 보호 범위 내에 있는 것으로 간주된다는 점에 유의해야 한다.
Claims (9)
- 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법으로서:
배선 기판의 제 1 표면 상에 제 1 금속층을 갖는 상기 배선 기판을 준비하는 단계;
상기 제 1 금속층 상에 레지스트막을 배치하는 단계;
상기 레지스트막의 표면으로부터 상기 제 1 표면을 향해 에칭하여 배선 패턴에 대응하는 개구부를 형성하기 위하여 건식 에칭 공정을 수행하는 단계로서, 상기개구부는 상기 레지스트막을 관통하여 상기 제 1 금속층에 배선 패턴 홈을 형성하고, 상기 배선 패턴 홈의 깊이는 상기 제 1 금속층의 두께보다 작은, 건식 에칭 공정을 수행하는 단계;
상기 제 1 금속층의 상기 배선 패턴 홈으로부터 상기 제 1 금속층을 에칭 및 관통하여 상기 제 1 금속층에 배선을 형성하기 위하여, 습식 에칭 공정을 수행하는 단계; 및
상기 레지스트막을 제거하는 단계;
를 포함하는, 회로 기판을 제조하기 위한 차감 방법. - 제 1 항에 있어서,
상기 건식 에칭 공정은 레이저 에칭 공정인, 회로 기판을 제조하기 위한 차감 방법. - 제 1 항 또는 제 2 항에 있어서,
상기 배선 기판은 상기 제 1 표면과 반대되는 제 2 표면 상에 제 2 금속층을 갖고, 상기 배선 기판을 준비하는 단계는:
상기 배선 기판의 상기 제 1 표면 및 상기 제 2 표면에 각각 금속 호일층을 배치하는 단계;
상기 배선 기판 및 상기 제 1 및 제 2 표면 상의 금속 호일층 모두를 관통하는 적어도 하나의 관통 구멍을 형성하기 위하여 드릴링 공정을 수행하는 단계; 및
상기 배선 기판의 상기 제 1 표면의 금속 호일층 및 상기 제 2 표면의 금속 호일층에 각각 및 상기 적어도 하나의 관통 구멍의 내부 벽에 전기 도금층을 형성하기 위하여 금속 도금 공정을 수행하는 단계로서, 상기 제 1 표면 상의 상기 금속 호일층 및 상기 전기 도금층은 상기 제 1 금속층으로서 결합되고, 상기 제 2 표면 상의 상기 금속 호일층 및 전기 도금층은 상기 제 2 금속층으로서 결합되는, 금속 도금 공정을 수행하는 단계의 하위-단계들을 포함하는, 회로 기판을 제조하기 위한 차감 방법. - 제 3 항에 있어서,
상기 제 1 금속층 상에 레지스트막을 배치하는 단계에서, 상기 레지스트막은 제 2 금속층의 표면 및 상기 적어도 하나의 관통 구멍의 내부 벽 상에 동시에 배치되고;
상기 건식 에칭 공정을 수행하는 단계에서, 상기 배선 기판의 제 2 표면 상의 상기 레지스트막은 에칭되어 다른 배선 패턴에 대응하는 개구부를 형성하고, 상기 개구부는 상기 제 2 금속층 상의 상기 레지스트막을 관통하여 상기 제 2 금속층 내의 다른 배선 패턴 홈을 형성하고, 상기 제 2 금속층의 상기 다른 배선 패턴 홈의 깊이는 상기 제 2 금속층의 두께보다 작고;
상기 습식 에칭 공정을 수행하는 단계에서, 상기 제 2 금속층은 상기 제 2 금속층의 상기 배선 패턴 홈으로부터 더 에칭되고, 상기 제 2 금속층을 관통하여, 상기 제 2 금속층 내의 배선들을 형성하고;
상기 제 1 금속층의 상기 배선들은 상기 적어도 하나의 관통 구멍의 상기 내부 벽에 있는 상기 전기 도금층을 통해 상기 제 2 금속층 내의 상기 배선들에 전기적으로 연결되는, 회로 기판을 제조하기 위한 차감 방법. - 제 4 항에 있어서,
상기 건식 에칭 공정을 수행하는 단계에서, 상기 배선 패턴 홈이 상기 제 1 금속층에 형성되고, 상기 다른 배선 패턴 홈이 상기 제 2 금속층에 형성되기 때문에, 상기 제 1 표면 상의 배선 패턴 홈 또는 상기 제 2 표면 상의 상기 다른 배선 패턴 홈은 전기 도금층을 관통하거나 관통하지 않는, 회로 기판을 제조하기 위한 차감 방법. - 제 3 항에 있어서,
상기 레지스트막, 상기 금속 호일층 및 상기 전기 도금층은 다른 금속 재료들로 형성되는, 회로 기판을 제조하기 위한 차감 방법. - 제 1 항에 있어서,
상기 배선 기판은 복합 배선 구조를 갖는 다층 배선 기판을 포함하는, 회로 기판을 제조하기 위한 차감 방법. - 제 1 항에 있어서,
상기 배선 기판은 경질 배선 기판, 연질 배선 기판 또는 연질-및-경질 복합 배선 기판인, 회로 기판을 제조하기 위한 차감 방법. - 제 2 항에 있어서,
상기 건식 에칭 공정의 에칭 깊이는 상기 레지스트막의 두께보다 크고, 상기 레지스트막의 두께와 상기 제 1 금속층의 두께의 합보다 작은, 회로 기판을 제조하기 위한 차감 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220134972A KR20240054705A (ko) | 2022-10-19 | 2022-10-19 | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220134972A KR20240054705A (ko) | 2022-10-19 | 2022-10-19 | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20240054705A true KR20240054705A (ko) | 2024-04-26 |
Family
ID=90883081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220134972A KR20240054705A (ko) | 2022-10-19 | 2022-10-19 | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20240054705A (ko) |
-
2022
- 2022-10-19 KR KR1020220134972A patent/KR20240054705A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8404981B2 (en) | Process for making stubless printed circuit boards | |
| US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
| US7325299B2 (en) | Method of making a circuitized substrate | |
| US20110042128A1 (en) | Coreless packaging substrate and method for fabricating the same | |
| JPH11509990A (ja) | 電気回路の上に隆起した金属接点を作成する方法 | |
| US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
| KR20160080526A (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR20100061021A (ko) | 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법 | |
| TWI625991B (zh) | 電路板結構與其製造方法 | |
| KR20240054705A (ko) | 미세 상호 연결을 갖는 회로 기판을 제조하기 위한 차감 방법 | |
| US20240107680A1 (en) | Subtractive method for manufacturing circuit board with fine interconnect | |
| JP7461437B1 (ja) | 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法 | |
| TWI605741B (zh) | 線路板及其製作方法 | |
| TWI835219B (zh) | 減成法細線路電路板製造方法 | |
| TWI651022B (zh) | 多層線路結構及其製作方法 | |
| CN109673099B (zh) | 多层线路结构及其制作方法 | |
| CN115348741A (zh) | 减成法细线路电路板制造方法 | |
| CN111199948A (zh) | 封装基板及其制造方法 | |
| US11637060B2 (en) | Wiring board and method of manufacturing the same | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JPH04286389A (ja) | 回路基板の製造方法 | |
| KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 | |
| KR101009118B1 (ko) | 랜드리스 인쇄회로기판의 제조방법 | |
| KR100652132B1 (ko) | 인쇄 회로 기판 및 이의 제작 방법 | |
| CN114980568A (zh) | 具导通孔的电路板线路结构的制作方法及所制成的具导通孔的电路板线路结构 |