CN111199948A - 封装基板及其制造方法 - Google Patents

封装基板及其制造方法 Download PDF

Info

Publication number
CN111199948A
CN111199948A CN202010144124.2A CN202010144124A CN111199948A CN 111199948 A CN111199948 A CN 111199948A CN 202010144124 A CN202010144124 A CN 202010144124A CN 111199948 A CN111199948 A CN 111199948A
Authority
CN
China
Prior art keywords
layer
package substrate
conductive
oxidation
oxidation resistant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010144124.2A
Other languages
English (en)
Inventor
欧宪勋
廖顺兴
程晓玲
罗光淋
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASE Shanghai Inc
Advanced Semiconductor Engineering Inc
Original Assignee
ASE Shanghai Inc
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASE Shanghai Inc, Advanced Semiconductor Engineering Inc filed Critical ASE Shanghai Inc
Priority to CN202010144124.2A priority Critical patent/CN111199948A/zh
Publication of CN111199948A publication Critical patent/CN111199948A/zh
Priority to TW109122507A priority patent/TWI754982B/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Abstract

本申请实施例涉及一种封装基板及其制造方法。根据一实施例的封装基板，其包括：线路顶层；线路底层；第一绝缘层，其位于线路顶层与线路底层之间；以及至少一个阶梯状斜侧面，该阶梯状斜侧面具有自线路顶层延伸至第一绝缘层的第一阶梯斜侧面及自第一绝缘层延伸至线路底层的第二阶梯斜侧面。本申请实施例提供的封装基板及其制造方法，其可从外观对封装基板的焊锡性能做有效评估。

Description

封装基板及其制造方法
技术领域
本申请实施例大体上涉及半导体领域，更具体地，涉及封装基板及其制造方法。
背景技术
格栅阵列(land grid array,LGA)封装技术是半导体封装技术领域“跨越性的技术革命”，原因主要在于其使用金属触点式封装取代了以往的针状插脚。然而，一般很难从格栅阵列封装的产品外观来判断其焊锡点，尤其是底部的焊锡点的性能是否良好。此外，LGA封装侧面的焊脚在生产过程中只是在封装单元连接处切断而露出焊脚切断面。相应的，由于焊脚切断面较小，焊接时很难粘附足够的焊锡。而且，暴露的焊脚切断面在一段时间后容易氧化，这就更会造成焊脚切断面上锡的困难，进而影响封装产品在应用时的操作性和稳定性。
因此，现有的格栅阵列封装类封装基板需进一步改进。
发明内容
本申请实施例的目的之一在于提供一种封装基板及其制造方法，其可从外观对封装基板的焊锡性能做有效评估性。
本申请的一实施例提供一封装基板，其包括：线路顶层；线路底层；第一绝缘层，其位于线路顶层与线路底层之间；以及至少一个阶梯状斜侧面，该阶梯状斜侧面具有自线路顶层延伸至第一绝缘层的第一阶梯斜侧面及自第一绝缘层延伸至线路底层的第二阶梯斜侧面。
根据本申请的另一实施例，第一绝缘层具有核心层。线路顶层进一步包括导电顶层，导电顶层上方设有抗氧化顶层。封装基板进一步包括侧导电层，其自导电顶层沿着所述至少一个阶梯状斜侧面延伸至线路底层，以及侧抗氧化层，其位于侧导电层上方，且自抗氧化顶层延伸。封装基板进一步包括覆盖线路底层的抗氧化底层，抗氧化底层自侧抗氧化层延伸。
根据本申请的另一实施例，线路底层进一步包括导电底层，导电底层下方设有抗氧化底层。导电顶层、侧导电层及导电底层为铜层，抗氧化顶层、侧抗氧化层及抗氧化底层为-镍金层。抗氧化顶层的侧面亦呈倾斜阶梯状。
本申请的另一实施例还提供一种封装基板料-条，其包括上述的封装基板。
本申请的另一实施例还提供一种制造封装基板的方法，其包括：提供具有若干封装基板单元的封装基板料-条，每一封装基板单元包含：线路顶层；线路底层；及第一绝缘层，其具有核心层，且位于线路顶层和线路底层之间；自线路顶层的上表面向下钻孔至所述第一绝缘层的部分而形成第一凹槽，第一凹槽具有自线路顶层延伸至第一绝缘层的第一阶梯斜侧面；及自第一凹槽的底部钻孔至线路底层而形成第二凹槽，第二凹槽具有自第一绝缘层延伸至线路底层的第二阶梯斜侧面；以及分割若干封装基板单元形成单独的封装基板。
根据本申请的另一实施例，线路顶层具有导电顶层，上述方法包括形成位于导电顶层上方的抗氧化顶层，进一步包括形成侧导电层，该侧导电层自导电顶层沿着第一阶梯斜侧面及第二阶梯斜侧面延伸至线路底层；以及形成侧抗氧化层，其位于侧导电层上方，且自抗氧化顶层延伸。
根据本申请的另一实施例，上述方法进一步包括形成覆盖线路底层的抗氧化底层，该抗氧化底层自侧抗氧化层延伸。
根据本申请的另一实施例，线路底层包括导电底层，上述方法进一步包括形成位于导电底层下方的抗氧化底层。
与现有技术相比，本申请实施例提供的封装基板具有焊锡可视性，从而能够有效判断封装基板的焊锡性是否良好，同时使得封装基板的切断面不容易被氧化。
附图说明
在下文中将简要地说明为了描述本申请实施例或现有技术所必要的附图以便于描述本申请的实施例。显而易见地，下文描述中的附图仅只是本申请中的部分实施例。对本领域技术人员而言，在不需要创造性劳动的前提下，依然可以根据这些附图中所例示的结构来获得其他实施例的附图。
图1为根据本申请的一些实施例的封装基板100的横截面视图
图2A-2G为根据本申请的一些实施例制造封装基板100的方法
图3为根据本申请的一些实施由封装基板100阵列组成的封装基板料-条110的俯视图与切割处的横截面视图
具体实施方式
为更好的理解本申请实施例的精神，以下结合本申请的部分优选实施例对其作进一步说明。
本申请的实施例将会被详细的描示在下文中。在本申请说明书全文中，将相同或相似的组件以及具有相同或相似的功能的组件通过类似附图标记来表示。在此所描述的有关附图的实施例为说明性质的、图解性质的且用于提供对本申请的基本理解。本申请的实施例不应该被解释为对本申请的限制。
如本文中所使用，术语“大致”、“大体上”、“实质”及“约”用以描述及说明小的变化。当与事件或情形结合使用时，所述术语可指代其中事件或情形精确发生的例子以及其中事件或情形极近似地发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差值小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本申请以特定的方向建构或操作。
另外，有时在本文中以范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
再者，为便于描述，“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
图1为根据本申请的一些实施例的封装基板100的横截面视图。封装基板100包含线路顶层10、线路底层12及位于线路顶层10和线路底层12之间的绝缘层14、绝缘层14可为核心层。此外，封装基板100还包括至少一个阶梯状斜侧面102，以方便对封装基板100进行侧面上锡，同时可根据焊锡点很好地判断封装基板100的焊锡状况。在实际生产中，若干封装基板100可在一封装基板料条(未图示)上集中加工、运输，从而提高生产效率。
根据本申请的一些实施例，阶梯状斜侧面102可分为两段，如图1所示，第一段为自线路顶层10延伸至绝缘层14的第一阶梯斜侧面102a，第二段为自绝缘层14延伸至线路底层12的第二阶梯斜侧面102b。封装基板100的两段式的斜坡设计侧面使得封装上锡效果更好，且第一阶梯斜侧面102a和第二阶梯斜侧面102b与线路底层12的表面之间的夹角越小，封装基板100的侧面上锡效果越好。
根据本申请的一些实施例，如图1所示，线路顶层10可包括导电顶层10a，其可用于封装基板上的器件之间的电路连接。例如，该导电顶层10a可位于线路顶层10的树脂层210b上，如半固化树脂PP(prepreg)层上。该导电顶层10a的厚度约为10-20微米。封装基板100还可包含位于导电顶层10a上面的抗氧化顶层10b。该抗氧化顶层20b可用以保护导电顶层10a上的电子线路。
导电顶层10a与位于其上的抗氧化顶层10b可分别沿着阶梯状斜侧面102向线路底层12延伸，从而形成侧导电层112和位于侧导电层112上方的侧抗氧化层114。根据本申请的一些实施例，侧导电层112的厚度可约为10-20微米。
根据本申请的一些实施例，线路底层12可包括导电底层12a，其同样可用于封装基板100上的器件之间的电路连接。类似的，该导电底层12a可位于树脂层220b下方。根据本申请的一些实施例，封装基板100还可包括覆盖线路底层12的抗氧化底层115。该抗氧化底层115可自侧抗氧化层114延伸。
根据本申请的一些实施例，封装基板100还可包括位于导电底层下方的另一抗氧化底层12b。
根据本申请的一些实施例，导电顶层10a、侧导电层112及导电底层12a为金属层，比如铜层，抗氧化顶层10b、侧抗氧化层114、抗氧化底层12b及另一抗氧化底层115也为金属层，比如镍金层。
根据本申请的一些实施例，抗氧化顶层10b的侧面102c亦呈阶梯状。
图2A到图2F为根据本申请的一些实施例制造封装基板100的方法。
参看图2A，提供具有若干封装基板单元的封装基板(例如，LBGA封装基板)料条，每一封装基板单元200包含：线路顶层210、线路底层220和位于线路顶层210和线路底层220之间的绝缘层214。线路顶层210和线路底层220的厚度约为35-55微米，绝缘层214的厚度约为55-65微米，绝缘层可为BT树脂基板材料。线路顶层210可包含导电顶层210a，线路底层220可包含导电底层220a。导电顶层210a和导电底层220a可由金属材料制成，比如铜。导电顶层210a和导电底层220a的厚度和形状在生产过程中会随工艺过程有所变化，例如其初始可约为12微米，可通过蚀刻过程，将其厚度减小到约为3微米。类似的，本领域技术人员应当理解在半导体的制造过程中，其它的层结构也可能会受类似的影响，不能因此而否定结构的存在和相互间的关系
参看图2B，在导电顶层210a上的一处开口处向下去除开口处的线路顶层210与位于线路顶层210下方的部分绝缘层以暴露绝缘层214的部分表面，同时形成第一凹槽201。第一凹槽201的尺寸可以通过控制导电顶层210a的厚度与工艺来控制，例如根据本申请的一些实施例，第一凹槽201的上方开口宽度可约为550微米。第一凹槽201的数量和位置可根据需要确定，此处不详述。在一些实施例中，在封装基板100上还可形成其它凹槽，例如用于形成通孔的凹槽等。
根据本申请的一些实施例，可通过激光钻孔与机械钻孔等工艺形成第一凹槽201，使得第一凹槽201具有自线路顶层210延伸至绝缘层214的第一斜侧面201a。阶梯式(或多段式)的侧面设计可有更佳的焊锡效果。例如，在图2B所示实施例中，第一斜侧面201a可由两段斜侧面组成。类似的，第一斜侧面201a的形状和尺寸也可以通过控制导电顶层210a的厚度与工艺来控制。
参考图2C，从第一凹槽201的底部向下去除第一凹槽201底部的绝缘层以及绝缘层214下面的部分线路底层，以形成第二凹槽202。
根据本申请的一些实施例，第二凹槽202可通过激光钻孔等工艺形成倒梯形的结构，其中导电底层220a可作为蚀刻停止层使用。此举可暴露线路底层220的部分导电底层，从而实现对第二凹槽202的深度的精确控制。第二凹槽202具有自绝缘层214延伸至第二凹槽202底部的第二斜侧面201b。根据本申请的一些实施例，第二凹槽202的底部宽度约为240-260微米。
根据本申请的一些实施例，第一凹槽201与第二凹槽202的深度总和可约为110-130微米，比如120um。该深度总和可更进一步通过结构设计与工艺进行提升，例如使用激光方法使设计空间更大。另一方面，线路底层220中的底铜可有助于控制深度总和，从而实现深度一致性控制。可在已形成凹槽的封装基板上根据需要在相应的位置形成一或多个导电层。
例如，可参考图2D，可形成第一导电层212，其可沿着第一凹槽201的第一侧面201a与第二凹槽202的第二斜侧面201b延伸到第二凹槽202的底部，使得第一导电层212具有阶梯状的斜侧面，从而形成基板单元200的侧导电层112。该第一导电层212可为约1微米厚的铜层，可通过例如，但不限于化学方法形成。该第一导电层212还可分别形成在导电顶层210a的上表面与导电底层220a的下表面上，以进一步加厚导电顶层210a和导电底层220a，或覆盖第二凹槽202的底部。该第一导电层212可为后续形成线路层作准备。
参考图2E，可通过用聚合物层层压(lamination)基板200的上表面及下表面，经过曝光及显影图案化聚合物层，之后去除聚合物层获得相应的线路。在一些实施例中，还可根据需要填充相应的凹槽，如用于填充通孔的凹槽形成通孔。在一些实施例中，还可根据需要调整第一凹槽201和/或第二凹槽202中的铜层厚度。例如，在一示例中，可在基板200的上下表面及第一凹槽201和第二凹槽202的斜侧面上通过例如，但不限于电镀方法形成第二导电层216。第二导电层216可覆盖第一导电层212及其阶梯状的斜侧面，同时可根据需要填充相应的凹槽。该第二导电层216可由厚度约22-28微米，例如可形成为约25微米的铜层。
后续还可根据需要适当调整第一导电层212的阶梯状的斜侧面上的第二导电层216的相应位置的厚度，例如，再次通过聚合物层层压、曝光及显影，图案化聚合物层，以对暴露的第二导电层进行蚀刻，使第一凹槽201和第二凹槽202的斜侧壁及底部上的第二导电层216的厚度减小至约10微米，之后去除聚合物层。基板单元200的导电顶层210a和导电底层220a的厚度可通过第二导电层216进一步增加。
经过上述示例性的处理，例如形成第一导电层212及第二导电层216，及基于该第一导电层212及第二导电层216的操作，可得到所需的适当的导电顶层、侧导电层以及导电底层，比如附图1中的导电顶层10a、侧导电层112以及导电底层12a。
根据本申请的一些实施例，可根据需要，在蚀刻第二导电层216的过程中，使位于线路顶层上方的导电顶层210a形成具有倾斜阶梯状的斜侧面，例如图2F中的导电顶层210a的侧面201c。
可在线路层上方形成抗氧化层以防止线路层氧化及提供良好的导电性能。
例如，参考图2G，在基板单元200的第二导电层216上根据位置需要形成抗氧化层218，以保护其下的导电层不被氧化，同时增强线路的电传输性能。例如，可在基板单元200的导电顶层210上方、侧导电层112上方以及导电底层220a下方分别形成抗氧化顶层10b、侧抗氧化层114以及抗氧化底层12b。在一些实施例中，抗氧化底层218可覆盖第二凹槽202底部的导电层，例如，如附图1中所示的另一抗氧化底层115。抗氧化层可以是，例如但不限于镍金层。如图2G所示，由于线路顶层上方的导电顶层210a形成了具有阶梯状的斜侧面，例如图2F中的导电顶层210a的侧面201c(如图2F所示)，则位于其上的抗氧化层，亦可形成倾斜阶梯状的斜侧面102c。最后可通过切割经过上述加工方法得到的封装基板料条以得到如图3所示的由封装基板100阵列组成的封装基板料条110的俯视图及相应的锯切(saw)区域(A与A')的横截面视图。
参考图3，封装基板100的阶梯状斜侧面结构使得切割(saw)区域(A与A')设计成半孔结构的阶梯状，当进行焊锡时可通过侧边的爬锡情况观察整体产品的焊锡状况包括底部和侧边的焊锡情形，从而有效判断封装基板100的侧边爬锡情况是否良好，同时可增加焊锡面积，进而提升产品的牢固稳定性。
本发明提出的这种封装基板结构设计，使得基板上封装焊锡的品质能够通过观察侧边的爬锡情况得到确认，同时提高成品基板在封装过程中焊锡的接触面积并提升焊接的良率，且多段式的爬坡设计有效提高了焊锡效果，通过合适的工艺选择可有效控制基板斜侧面的尺寸，同时实现均一化控制。
本申请的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基于本申请的教示及揭示而作种种不背离本申请精神的替换及修饰。因此，本申请的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本申请的替换及修饰，并为本专利申请权利要求书所涵盖。

Claims (19)

1.一种封装基板，其包括：
线路顶层；
线路底层；
第一绝缘层，其位于所述线路顶层与所述线路底层之间；以及
至少一个阶梯状斜侧面，该阶梯状斜侧面具有自所述线路顶层延伸至所述第一绝缘层的第一阶梯斜侧面及自所述第一绝缘层延伸至所述线路底层的第二阶梯斜侧面。
2.根据权利要求1所述的封装基板，其中所述第一绝缘层具有核心层。
3.根据权利要求1所述的封装基板，其中所述线路顶层进一步包括导电顶层，所述导电顶层上方设有抗氧化顶层。
4.根据权利要求3所述的封装基板，其中所述封装基板进一步包括：
侧导电层，其自所述导电顶层沿着所述至少一个阶梯状斜侧面延伸至所述线路底层；以及侧抗氧化层，其位于所述侧导电层上方，且自所述抗氧化顶层延伸。
5.根据权利要求4所述的封装基板，其进一步包括覆盖所述线路底层的抗氧化底层，所述抗氧化底层自所述侧抗氧化层延伸。
6.根据权利要求1所述的封装基板，其中所述线路底层进一步包括导电底层，所述导电底层下方设有抗氧化底层。
7.根据权利要求4或6所述的封装基板，其中所述导电顶层、所述侧导电层及所述导电底层为铜层。
8.根据权利要求4-6中任一权利要求所述的封装基板，其中所述抗氧化顶层、所述侧抗氧化层及所述抗氧化底层为镍金层。
9.根据权利要求3所述的封装基板，其中所述抗氧化顶层的侧面亦呈倾斜阶梯状。
10.一种封装基板料条，其包括根据权利要求1-9中任一权利要求所述的封装基板。
11.一种制造封装基板的方法，其包括：
提供具有若干封装基板单元的封装基板料条，每一所述封装基板单元包含：
线路顶层；
线路底层；及
第一绝缘层，其位于所述线路顶层和所述线路底层之间；
自所述线路顶层的上表面向下钻孔至所述第一绝缘层的部分而形成第一凹槽，所述第一凹槽具有自所述线路顶层延伸至所述第一绝缘层的第一阶梯斜侧面；及
自所述第一凹槽的底部钻孔至所述线路底层而形成第二凹槽，所述第二凹槽具有自所述第一绝缘层延伸至所述线路底层的第二阶梯斜侧面；以及
分割若干封装基板单元形成单独的封装基板。
12.根据权利要求11所述的制造封装基板的方法，其中所述线路顶层具有导电顶层，所述方法包括形成位于所述导电顶层上方的抗氧化顶层。
13.根据权利要求12所述的制造封装基板的方法，其进一步包括形成侧导电层，其自所述导电顶层沿着所述第一阶梯斜侧面及第二阶梯斜侧面延伸至所述线路底层；以及形成侧抗氧化层，其位于所述侧导电层上方，且自所述抗氧化顶层延伸。
14.根据权利要求13所述的制造封装基板的方法，其进一步包括形成覆盖所述线路底层的抗氧化底层，所述抗氧化底层自所述侧抗氧化层延伸。
15.根据权利要求11所述的制造封装基板的方法，其中所述线路底层包括导电底层，所述方法进一步包括形成位于所述导电底层下方的抗氧化底层。
16.根据权利要求12所述的制造封装基板的方法，其中所述抗氧化顶层的侧面亦呈倾斜阶梯状。
17.根据权利要求11所述的制造封装基板的方法，其中所述第一绝缘层具有核心层。
18.根据权利要求13或15所述的制造封装基板的方法，其中所述导电顶层、所述侧导电层及所述导电底层为铜层。
19.根据权利要求13-15中任一权利要求所述的制造封装基板的方法，其中所述抗氧化顶层、所述侧抗氧化层及所述抗氧化底层为镍金层。
CN202010144124.2A 2020-03-04 2020-03-04 封装基板及其制造方法 Pending CN111199948A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010144124.2A CN111199948A (zh) 2020-03-04 2020-03-04 封装基板及其制造方法
TW109122507A TWI754982B (zh) 2020-03-04 2020-07-03 封裝基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010144124.2A CN111199948A (zh) 2020-03-04 2020-03-04 封装基板及其制造方法

Publications (1)

Publication Number Publication Date
CN111199948A true CN111199948A (zh) 2020-05-26

Family

ID=70747602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010144124.2A Pending CN111199948A (zh) 2020-03-04 2020-03-04 封装基板及其制造方法

Country Status (2)

Country Link
CN (1) CN111199948A (zh)
TW (1) TWI754982B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9161461B2 (en) * 2012-06-14 2015-10-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with stepped holes
TWI641094B (zh) * 2014-09-17 2018-11-11 矽品精密工業股份有限公司 基板結構及其製法
US20170239756A1 (en) * 2016-02-19 2017-08-24 Materion Corporation Laser manufacturing of solder preforms
CN109429441A (zh) * 2017-08-29 2019-03-05 鹏鼎控股(深圳)股份有限公司 软硬结合板及其制作方法
US11004733B2 (en) * 2018-06-29 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Protection structures for bonded wafers
TWI739027B (zh) * 2018-08-30 2021-09-11 恆勁科技股份有限公司 覆晶封裝基板之核心結構及其製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11640934B2 (en) * 2018-03-30 2023-05-02 Intel Corporation Lithographically defined vertical interconnect access (VIA) in dielectric pockets in a package substrate

Also Published As

Publication number Publication date
TW202135178A (zh) 2021-09-16
TWI754982B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US7093356B2 (en) Method for producing wiring substrate
US10356901B2 (en) Manufacturing method of circuit board structure
US20110042128A1 (en) Coreless packaging substrate and method for fabricating the same
US20120267155A1 (en) Circuit substrate
US9661761B2 (en) Carrier substrate and manufacturing method thereof
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
JP2007095927A (ja) 配線基板およびその製造方法
US20070087587A1 (en) Method for manufacturing circuit board for semiconductor package
CN111199948A (zh) 封装基板及其制造方法
CN211529939U (zh) 封装基板
JP2008153441A (ja) 配線基板およびその製造方法
JP2007234749A (ja) チップ状固体電解コンデンサの製造方法
US8357861B2 (en) Circuit board, and chip package structure
CN108235558B (zh) 线路板结构及其制作方法
KR20040023773A (ko) 도체 배선 패턴의 형성 방법
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102583276B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TWI607678B (zh) 中介層結構及其製作方法
JP2009049352A (ja) 電子デバイス装置およびその製造方法
US20240107680A1 (en) Subtractive method for manufacturing circuit board with fine interconnect
JP4723275B2 (ja) 半導体装置および半導体装置の製造方法
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
JP7461437B1 (ja) 微細な相互接続を伴う回路基板を製造するためのサブトラクティブ方法
KR101173316B1 (ko) 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination