CN117393523B - 一种用于贴装的多层布线转接板及其制备方法 - Google Patents
一种用于贴装的多层布线转接板及其制备方法 Download PDFInfo
- Publication number
- CN117393523B CN117393523B CN202311666710.3A CN202311666710A CN117393523B CN 117393523 B CN117393523 B CN 117393523B CN 202311666710 A CN202311666710 A CN 202311666710A CN 117393523 B CN117393523 B CN 117393523B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- passivation layer
- layer
- ubm
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 182
- 239000002184 metal Substances 0.000 claims abstract description 182
- 238000002161 passivation Methods 0.000 claims abstract description 147
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 34
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims 8
- 238000005336 cracking Methods 0.000 abstract description 4
- 239000011230 binding agent Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007731 hot pressing Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052716 thallium Inorganic materials 0.000 description 2
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 2
- 238000002788 crimping Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0233—Structure of the redistribution layers
- H01L2224/02331—Multilayer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02381—Side view
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种用于贴装的多层布线转接板及其制备方法，所述多层布线转接板包括基底、重新布线金属层、钝化层和UBM金属层；所述重新布线金属层形成于所述基底表面，且所述重新布线金属层上形成有用于显露所述基底的通孔；所述钝化层连续覆盖在所述重新布线金属层和所述基底的裸露表面，所述钝化层上形成有用于显露所述重新布线金属层的互联孔；所述UBM金属层在所述互联孔处嵌入至所述钝化层中，所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。本发明中技术方案通过在转接板上形成相对于钝化层凹陷的UBM结构，由此转接板在后续的热压键合过程中UBM区域不会承受压力，避免产品裂片。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种用于贴装的多层布线转接板及其制备方法。
背景技术
多层布线转接板是指在基材上用RDL（重布线层）布线的方式进行多层结构的设置，其中层与层之间用PI或者氧化硅等绝缘层进行隔离，RDL布线多用大马士革或者电镀方式制作。多层布线转接板最早是用前道工艺制作，包括纳米级铜大马士革工艺以及IMD层的抛光工艺，这样做的好处是可以在硅上做出多层布线结构，且硅基板不会因为图形带来应力变形的问题。
但是在新的使用方式中，硅基转接板必须要有直接植球与PCB板进行贴装的能力，且植球的热回流过程往往涉及3~6次，因此必须在RDL顶层布线上面制作凸块下金属层（UBM层）才能防止溢锡。UBM是突出在钝化层的外面的，在后续的热压键合过程中，这一部分凸点顶在键合盘的表面，承受的单位压强大大高于其他无UBM的区域。因为硅基转接板的基材往往不超过300μm，且硅比较脆，因此在热压过程中往往会因为UBM的存在而碎裂。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于贴装的多层布线转接板，用于解决现有技术中多层布线转接板的结构中由于UBM结构带来的稳定性差的问题。
为实现上述目的及其他相关目的，本发明是通过包括如下技术方案实现的。
本发明第一方面提供一种用于贴装的多层布线转接板，包括基底、重新布线金属层、钝化层和UBM金属层；所述重新布线金属层形成于所述基底表面，且所述重新布线金属层上形成有用于显露所述基底的通孔；所述钝化层连续覆盖在所述重新布线金属层和所述基底的表面，所述钝化层上形成有用于显露所述重新布线金属层的互联孔；所述UBM金属层在所述互联孔处嵌入所述钝化层中，所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。
在一个具体的实施方式中，所述UBM金属层与所述重新布线金属层通过互联孔实现电连接。
在一个具体的实施方式中，UBM金属层包括连接的互联孔填充部和压边延伸部，所述压边延伸部的两端均延伸至所述钝化层上，且压边延伸部的顶面低于未覆盖有所述压边延伸部的所述钝化层的顶面。
在一个具体的实施方式中，所述重新布线金属层上形成有凹槽结构，所述互联孔形成于所述重新布线金属层的所述凹槽结构处。
在另一个具体的实施方式中，位于所述重新布线金属层上的所述钝化层形成有凹槽结构，所述互联孔形成于所述钝化层的所述凹槽结构处。
本发明第二方面还提供了一种用于贴装的多层布线转接板的制备方法，包括以下步骤：
提供基底；
于所述基底上形成重新布线金属层，所述重新布线金属层上形成有用于显露所述基底的通孔；
于所述重新布线金属层和所述基底的表面形成连续的钝化层，且所述钝化层上形成有显露所述重新布线金属层的互联孔；
于所述互联孔处形成UBM金属层，所述UBM金属层与所述重新布线金属层电导通，且所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。
在一个实施方式中，所述重新布线金属层上形成有凹槽结构，所述互联孔形成于所述重新布线金属层的所述凹槽结构处。
在一个实施方式优选的实施例中，形成带有凹槽结构的重新布线金属层的方法为：先形成第一重新布线金属层，然后在所述第一重新布线金属层上形成图形化的第二重新布线金属层，以形成显露所述第一重新布线金属层的凹槽结构。
在另一个实施方式中，位于所述重新布线金属层上的所述钝化层形成有凹槽结构，所述互联孔形成于所述钝化层的所述凹槽结构处。
在另一个实施方式优选的实施例中，形成带有凹槽结构的所述钝化层的方法为：首先在所述重新布线金属层和所述基底上形成连续的第一钝化层，所述第一钝化层形成有用于显露所述重新布线金属层的互联孔；再在位于所述基底上的所述第一钝化层上形成第二钝化层，且所述第二钝化层的顶面高于所述第一钝化层的最高顶面，以在所述钝化层上形成与所述互联孔贯通的凹槽结构。
如上所述，本发明的一种用于贴装的多层布线转接板及其制备方法，具有以下有益效果：
本发明中技术方案通过在转接板上形成相对于钝化层凹陷的UBM结构，使UBM的金属面低于钝化层，这一结构的转接板在后续的热压键合过程中UBM区域不会承受压力，只需要考虑占晶圆表面巨大多数区域的钝化层承受的压强就能保证晶圆表面的压力均匀度，避免产品裂片。
同时，本申请中这一结构的转接板的其他优势在于，凹陷的UBM结构在制作过程中是嵌入到钝化层的，在工艺成本不变的条件下，实现了产品高压键合条件下减少裂片的效果。
附图说明
图1a~图1d显示为本发明实施例1中一种多层布线转接板的结构及其构建方法的结构示意图。
图2a~图2d显示为本发明实施例2中的另一种多层布线转接板的结构及其构建方法的结构示意图。
附图标号说明如下：
| 101 | 基底 |
| 102 | 重新布线金属层 |
| 1021 | 通孔 |
| 1022 | 第一凹槽结构 |
| 1023 | 第一重新布线金属层 |
| 1024 | 第二重新布线金属层 |
| 103 | 钝化层 |
| 1031 | 互联孔 |
| 1032 | 第一钝化层 |
| 1033 | 第二钝化层 |
| 1034 | 第二凹槽结构 |
| 104 | UBM金属层 |
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图1a~图1d、图2a~图 2d。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
本申请中申请人提供一种新型的用于贴装的多层布线转接板，其通过改变UBM金属层的结构不仅实现了防止溢锡的效果，而且通过这一结构的生产和后续使用避免了产品裂片。具体地，本申请中要求保护一种形成相对于钝化层凹陷的UBM结构的多层布线转接板，且使UBM的金属面低于钝化层。
具体地，如图1d和图2d所示，本申请中提供一种新型的用于贴装的多层布线转接板，包括基底、重新布线金属层、钝化层和UBM金属层；
所述重新布线金属层形成于所述基底表面，且所述重新布线金属层上形成有用于显露所述基底的通孔；
所述钝化层连续覆盖在所述重新布线金属层和所述基底的裸露表面，所述钝化层上形成有用于显露所述重新布线金属层的互联孔；
所述UBM金属层在所述互联孔处嵌入所述钝化层中，所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。
在上述具体的实施例中，所述UBM金属层与所述重新布线金属层通过互联孔实现电连接。
在一个具体的实施例中，UBM金属层包括连接的互联孔填充部和压边延伸部，所述压边延伸部的两端均延伸至所述钝化层上，且压边延伸部的顶面低于未覆盖有所述压边延伸部的所述钝化层的顶面。
具体地，上述所述的多层布线转接板的制备方法包括以下步骤：
提供基底；
于所述基底上形成重新布线金属层，所述重新布线金属层上形成有用于显露所述基底的通孔；
于所述重新布线金属层和所述基底的裸露表面形成连续的钝化层，且所述钝化层上形成有显露所述重新布线金属层的互联孔；
于所述互联孔处形成所述UBM金属层，所述UBM金属层与所述重新布线金属层电导通，且所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。
以下通过更具体的实施例对本申请中要求保护的技术方案和技术效果进行释明。
实施例1
具体地，参阅图1d示意了本实施例提供一种更具体的用于贴装的多层布线转接板，所述用于贴装的多层布线转接板至少包括：
基底101；
重新布线金属层102，形成于所述基底101表面且所述重新布线金属层上形成有用于显露所述基底的通孔1021，且所述重新布线金属层102上形成有第一凹槽结构1022；
钝化层103，所述钝化层103连续覆盖在所述重新布线金属层102和所述基底101的表面，且所述钝化层103在所述第一凹槽结构1021处形成有显露所述重新布线金属层的互联孔1031；
UBM金属层104，形成于覆盖有所述钝化层103的所述第一凹槽结构1022中，在所述互联孔1031处嵌入所述钝化层103中以与重新布线金属层102电导通；所述UBM金属层104的顶面低于所述钝化层的最高顶面。
本实施例中，在所述重新布线金属层上形成凹槽结构，并基于钝化层连续覆盖而仅在凹槽结构处形成显露所述重新布线金属层的通孔，再在凹槽结构处形成UBM金属层，并使得所述UBM金属层的顶面低于所述钝化层。由此形成的用于贴装的多层布线转接板上形成有凹陷的UBM结构，如此结构的转接板在后续的热压键合过程中，UBM区域不会承受压力，压力被分散到面积较大的钝化层上，由此分散了产品的压力，保证了产品压力均匀度，避免局部小面积集中受压导致的产品裂片问题。
如上述所述的具体的用于贴装的多层布线转接板的制备方法，具体实现步骤如图1a~图1d所示，具体说明如下：
S10: 提供基底101。
有关所述基底101的材质、厚度及尺寸不受具体限制。具体地，所述基底101可采用硅或氧化硅材质，如硅转接板，所述基底101也可以采用晶圆级基底。
S20: 如图1b所示，于所述基底101上形成重新布线金属层102，重新布线金属层102上形成有用于显露所述基底的通孔1021，所述重新布线金属层102上形成有第一凹槽结构1022；
带有第一凹槽结构1022的重新布线金属层102可以通过叠层结构获得。
作为具体的示例，形成带有第一凹槽结构1022的重新布线金属层102的步骤包括：
S21:如图1a所示，在基底101表面沉积第一种子层（未图示），通过光刻和电镀工艺在所述基底101表面制作第一重新布线金属层1023；
S22:如图1b所示，再次沉积种子层，并进一步通过光刻和电镀在所述第一重新布线金属层1023上形成图形化的第二重新布线金属层1024，以使得图形化的第二重新布线金属层1024形成有用于显露所述第一重新布线金属层1023的通孔，以形成所述重新布线金属层102的第一凹槽结构1022。本领域常规操作还包括去除种子层。
在本申请公开的上述技术方案中，有关种子层的形成方法、材质和厚度均无特殊限制。
作为具体的示例，所述种子层可以通过物理溅射、磁控溅射或者蒸镀工艺制作。
作为具体的示例，所述种子层的厚度可以为1μm~10μm，如1μm、5μm、10μm等。
作为具体的示例，种子层可以为一层也可以是多层叠层，其均可以如本申请中公开基于叠层而形成凹槽结构。
作为具体的示例，所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
S30: 如图1c所示，于所述重新布线金属层102和所述基底101的表面形成连续的钝化层103，且在所述第一凹槽结构1022的凹槽处，所述钝化层103形成显露所述重新布线金属层102的互联孔1031；
作为示例，所述钝化层103可以是光刻胶层，也可以是氧化硅或者氮化硅等无机物层，甚至可以是金属钛等惰性金属层，只要能够结合具体工艺使得重新布线金属层102的金属露出即可。
作为更为具体的示例，当所述钝化层103为光刻胶层时，仅通过光刻工艺就可以在钝化层103上制作互联孔。
作为更为具体的示例，当所述钝化层103为所述无机物层或所述惰性金属层时，通过光刻和干法刻蚀工艺在钝化层103表面制作互联孔。
钝化层103的厚度不受限制，在一个更具体的示例中，所述钝化层103的厚度为1~30μm，如可以为1μm、5μm、10μm、15μm、20μm、25μm或30μm。
S40:如图1d所示，于所述互联孔1031处进一步形成UBM金属层104，且所述UBM金属层104的顶面低于所述钝化层103的最大高度，所述UBM金属层104相对于所述钝化层103压边设置。
作为更具体的示例，在S30的基础上，在所述互联孔1031及其附近处继续沉积种子层（未图示），并通过光刻和电镀制作UBM金属层104。具体地，所述UBM金属层104与所述重新布线金属层102在互联孔1031结构处电导通。
通过控制电镀的厚度使得UBM金属层104的顶面高度低于所述钝化层103最大高度，同时，所述UBM金属层104压着钝化层103的边设置，用于防止植球熔化溢出进入钝化层103下从而导致钝化层103鼓包不平整的现象。
如图1d所示，所述UBM金属层包括连接的互联孔填充部和压边延伸部，所述压边延伸部的两端均延伸至所述钝化层上，且压边延伸部的顶面低于未覆盖有所述压边延伸部的所述钝化层的顶面。由此，UBM金属层104在所述互联孔处嵌入所述钝化层中，所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面。
一般情况下，还包括去除光刻胶和种子层的步骤，得到最终结构。
实施例2
具体地，参阅图2d示意了本实施例提供另外一种更具体的用于贴装的多层布线转接板，所述用于贴装的多层布线转接板至少包括：
基底101；
重新布线金属层102，形成于所述基底101表面，且所述重新布线金属层上形成有用于显露所述基底的通孔1021；
钝化层103，所述钝化层103连续覆盖在所述重新布线金属层102和所述基底101的表面，位于所述重新布线金属层上的所述钝化层形成有凹槽结构，且所述钝化层103在所述凹槽结构处形成有用于显露所述重新布线金属层102的互联孔1031；
UBM金属层104，形成于所述互联孔处，与所述重新布线金属层102电导通，且所述UBM金属层104相对于所述钝化层103压边设置；所述UBM金属层105的顶面低于所述钝化层的最高顶面。
本实施例中，在所述钝化层103上形成第二凹槽结构，并基于钝化层连续覆盖而仅在第二凹槽结构处形成显露所述重新布线金属层的通孔，再在第二凹槽结构处形成嵌入的UBM金属层104，并使得所述UBM金属层104的顶面低于所述钝化层103的最高顶面。
由此形成的另外一种用于贴装的多层布线转接板上形成有凹陷的UBM结构，如此结构的转接板在后续的热压键合过程中，UBM区域不会承受压力，压力被分散到面积较大的钝化层上，由此分散了产品的压力，保证了产品压力均匀度，避免局部小面积集中受压导致的产品裂片问题。
如上述所述的具体的用于贴装的多层布线转接板的制备方法，具体实现过程如图2a~图2d所示，具体说明如下：
S100:提供基底101。
有关所述基底101的材质、厚度级尺寸不受具体限制。具体地，所述基底101可采用硅或氧化硅材质，如硅转接板，且所述基底101可采用晶圆级基底。
S200: 如图2a所示，于所述基底101上形成重新布线金属层102，且所述重新布线金属层102上形成有用于显露所述基底101的通孔1021；
作为具体的示例，如图2a所示，在基底101表面沉积第一种子层（未图示），通过光刻和电镀工艺在所述基底101表面制作重新布线金属层102。
在本实施例公开的上述技术方案中，有关种子层的形成方法、材质和厚度均无特殊限制。作为具体的示例，所述种子层可以通过物理溅射、磁控溅射或者蒸镀工艺制作。作为具体的示例，所述种子层的厚度可以为1μm~10μm，如1μm、5μm、10μm等。作为具体的示例，种子层可以为一层也可以是多层叠层。作为具体的示例，所述种子层的材质可以是钛、铜、铝、银、钯、金、铊、锡、镍等。
S300: 如图2c所示，于所述重新布线金属层102和所述基底101的表面形成连续的钝化层103，且位于所述重新布线金属层102上的所述钝化层103形成有用于显露所述重新布线金属层102的互联孔1031，且在所述互联孔1031处上形成有与所述互联孔1031贯通的第二凹槽结构1034。
本实施例中，所述钝化层103可以是光刻胶层，也可以是氧化硅或者氮化硅等无机物层，甚至可以是金属钛等惰性金属层。
作为更为具体的示例，当所述钝化层103为光刻胶层时，仅通过光刻工艺就可以在钝化层103上制作互联孔。
作为更为具体的示例，当所述钝化层103为所述无机物层或所述惰性金属层时，通过光刻和干法刻蚀工艺在钝化层103表面制作互联孔，使重新布线金属层的金属露出。
钝化层的厚度不受限制，在一个更具体的示例中，所述钝化层103的厚度为1~30μm，如可以为1μm、5μm、10μm、15μm、20μm、25μm或30μm。
作为示例，带有第二凹槽结构1034的所述钝化层103的具体实现方式为：
S310:如图2b所示，首先在所述重新布线金属层102和所述基底101上形成连续的第一钝化层1032，所述第一钝化层1032形成有用于显露所述重新布线金属层102的互联孔1031；
S320:如图2c所示，再在位于所述基底上的所述第一钝化层1032上形成第二钝化层1033，且所述第二钝化层1033的顶面高于所述第一钝化层1032的最高顶面，以在所述钝化层103上形成与所述互联孔1031贯通的第二凹槽结构1034。
S400:如图2d所示，于所述互联孔1031处进一步形成嵌入至所述钝化层103中的UBM金属层104，且所述UBM金属层104相对于所述钝化层103压边设置，且所述UBM金属层104的顶面低于所述钝化层103的最高顶面。
作为更具体的示例，在S300的基础上，在互联孔1031处及其附近继续沉积种子层（未图示），并通过光刻和电镀制作UBM金属层104。具体地，所述UBM金属层104与所述重新布线金属层102在互联孔处电导通。
通过控制电镀的厚度使得UBM金属层104的顶面高度低于所述钝化层103最大高度，同时，所述UBM金属层104压着钝化层103的边设置，用于防止植球熔化溢出进入钝化层103下从而导致钝化层103鼓包不平整的现象。
一般情况下，还会去除光刻胶和种子层，得到最终结构。
综上所述，本发明通过创造性的提供一种新型结构的转接板，其带有相对于钝化层凹陷的UBM金属结构，从而避免了凸出的UBM金属结构承受单位压强过大而导致的硅基转接板脆裂损坏问题，大大的提高了转接板在热压过程中的稳定性。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种用于贴装的多层布线转接板，其特征在于，包括基底、重新布线金属层、钝化层和UBM金属层；所述重新布线金属层形成于所述基底表面，且所述重新布线金属层上形成有用于显露所述基底的通孔；所述钝化层连续覆盖在所述重新布线金属层和所述基底的表面，所述钝化层上形成有用于显露所述重新布线金属层的互联孔；所述UBM金属层在所述互联孔处嵌入所述钝化层中，所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面；所述多层布线转接板上形成相对于钝化层凹陷的UBM结构，在后续的热压键合过程中UBM区域不会承受压力，压力被分散到面积较大的钝化层上；UBM金属层包括连接的互联孔填充部和压边延伸部，所述压边延伸部的两端均延伸至所述钝化层上，且压边延伸部的顶面低于未覆盖有所述压边延伸部的所述钝化层的顶面。
2.根据权利要求1所述的多层布线转接板，其特征在于，所述UBM金属层与所述重新布线金属层通过互联孔实现电连接。
3.根据权利要求1所述的多层布线转接板，其特征在于，所述重新布线金属层上形成有凹槽结构，所述互联孔形成于所述重新布线金属层的所述凹槽结构处。
4.根据权利要求1所述的多层布线转接板，其特征在于，位于所述重新布线金属层上的所述钝化层形成有凹槽结构，所述互联孔形成于所述钝化层的所述凹槽结构处。
5.一种用于贴装的多层布线转接板的制备方法，其特征在于，包括以下步骤：
提供基底；
于所述基底上形成重新布线金属层，所述重新布线金属层上形成有用于显露所述基底的通孔；
于所述重新布线金属层和所述基底的表面形成连续的钝化层，且所述钝化层上形成有显露所述重新布线金属层的互联孔；
于所述互联孔处形成UBM金属层，所述UBM金属层与所述重新布线金属层电导通，且所述UBM金属层相对于所述钝化层压边设置，且所述UBM金属层的顶面低于所述钝化层的最高顶面；所述多层布线转接板上形成相对于钝化层凹陷的UBM结构，在后续的热压键合过程中UBM区域不会承受压力，压力被分散到面积较大的钝化层上；UBM金属层包括连接的互联孔填充部和压边延伸部，所述压边延伸部的两端均延伸至所述钝化层上，且压边延伸部的顶面低于未覆盖有所述压边延伸部的所述钝化层的顶面。
6.根据权利要求5所述的制备方法，其特征在于，所述重新布线金属层上形成有凹槽结构，所述互联孔形成于所述重新布线金属层的所述凹槽结构处。
7.根据权利要求6所述的制备方法，其特征在于，形成带有凹槽结构的重新布线金属层的方法为：先形成第一重新布线金属层，然后在所述第一重新布线金属层上形成图形化的第二重新布线金属层，以形成显露所述第一重新布线金属层的凹槽结构。
8.根据权利要求5所述的制备方法，其特征在于，位于所述重新布线金属层上的所述钝化层形成有凹槽结构，所述互联孔形成于所述钝化层的所述凹槽结构处。
9.根据权利要求8所述的制备方法，其特征在于，形成带有凹槽结构的所述钝化层的方法为：首先在所述重新布线金属层和所述基底上形成连续的第一钝化层，所述第一钝化层形成有用于显露所述重新布线金属层的互联孔；再在位于所述基底上的所述第一钝化层上形成第二钝化层，且所述第二钝化层的顶面高于所述第一钝化层的最高顶面，以在所述钝化层上形成与所述互联孔贯通的凹槽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311666710.3A CN117393523B (zh) | 2023-12-07 | 2023-12-07 | 一种用于贴装的多层布线转接板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311666710.3A CN117393523B (zh) | 2023-12-07 | 2023-12-07 | 一种用于贴装的多层布线转接板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117393523A CN117393523A (zh) | 2024-01-12 |
| CN117393523B true CN117393523B (zh) | 2024-03-08 |
Family
ID=89470556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311666710.3A Active CN117393523B (zh) | 2023-12-07 | 2023-12-07 | 一种用于贴装的多层布线转接板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117393523B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593220B1 (en) * | 2002-01-03 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Elastomer plating mask sealed wafer level package method |
| TW200709376A (en) * | 2005-08-24 | 2007-03-01 | Advanced Semiconductor Eng | Semiconductor chip structure and method for manufacturing the same |
| TW200943443A (en) * | 2008-04-03 | 2009-10-16 | Wei-Hua Lu | Tin processing method for surfaces of copper pads of wafer |
| KR20110091055A (ko) * | 2010-02-05 | 2011-08-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20110114912A (ko) * | 2010-04-14 | 2011-10-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| CN102496604A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 高可靠芯片级封装结构 |
| KR20160114750A (ko) * | 2015-03-24 | 2016-10-06 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 |
| KR20160145339A (ko) * | 2015-06-10 | 2016-12-20 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지의 제조 방법 |
| CN113078133A (zh) * | 2021-06-03 | 2021-07-06 | 浙江集迈科微电子有限公司 | 多层布线转接板及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100510543B1 (ko) * | 2003-08-21 | 2005-08-26 | 삼성전자주식회사 | 표면 결함이 제거된 범프 형성 방법 |
-
2023
- 2023-12-07 CN CN202311666710.3A patent/CN117393523B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593220B1 (en) * | 2002-01-03 | 2003-07-15 | Taiwan Semiconductor Manufacturing Company | Elastomer plating mask sealed wafer level package method |
| TW200709376A (en) * | 2005-08-24 | 2007-03-01 | Advanced Semiconductor Eng | Semiconductor chip structure and method for manufacturing the same |
| TW200943443A (en) * | 2008-04-03 | 2009-10-16 | Wei-Hua Lu | Tin processing method for surfaces of copper pads of wafer |
| KR20110091055A (ko) * | 2010-02-05 | 2011-08-11 | 앰코 테크놀로지 코리아 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20110114912A (ko) * | 2010-04-14 | 2011-10-20 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| CN102496604A (zh) * | 2011-12-19 | 2012-06-13 | 南通富士通微电子股份有限公司 | 高可靠芯片级封装结构 |
| KR20160114750A (ko) * | 2015-03-24 | 2016-10-06 | 앰코 테크놀로지 코리아 주식회사 | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 |
| KR20160145339A (ko) * | 2015-06-10 | 2016-12-20 | 주식회사 에스에프에이반도체 | 웨이퍼 레벨 패키지의 제조 방법 |
| CN113078133A (zh) * | 2021-06-03 | 2021-07-06 | 浙江集迈科微电子有限公司 | 多层布线转接板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117393523A (zh) | 2024-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI550795B (zh) | 半導體元件及其製造方法 | |
| TWI479601B (zh) | 用於形成一穿透一半導體裝置結構之導電連通之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置 | |
| US9818698B2 (en) | EMI package and method for making same | |
| TWI402939B (zh) | 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法 | |
| US8994188B2 (en) | Interconnect structures for substrate | |
| TWI645567B (zh) | 半導體裝置及其製造方法 | |
| TWI499002B (zh) | 封裝元件與其製法 | |
| US7830004B2 (en) | Packaging with base layers comprising alloy 42 | |
| US7825024B2 (en) | Method of forming through-silicon vias | |
| US8866258B2 (en) | Interposer structure with passive component and method for fabricating same | |
| US20220254708A1 (en) | Interposer and manufacturing method thereof | |
| TWI528505B (zh) | 半導體結構及其製造方法 | |
| US20210175194A1 (en) | Bond pad with micro-protrusions for direct metallic bonding | |
| US6551856B1 (en) | Method for forming copper pad redistribution and device formed | |
| US20100244251A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2010045371A (ja) | 導電性保護膜を有する貫通電極構造体及びその形成方法 | |
| TWI697085B (zh) | 半導體元件及其形成方法 | |
| US8456017B2 (en) | Filled through-silicon via with conductive composite material | |
| US9159673B2 (en) | Forming interconnect structures using pre-ink-printed sheets | |
| US11984403B2 (en) | Integrated substrate structure, redistribution structure, and manufacturing method thereof | |
| TW201806113A (zh) | 重配置線路結構的製造方法 | |
| CN111952244B (zh) | 一种柔性电路板侧壁互联工艺 | |
| US20140103522A1 (en) | Semiconductor substrate, semiconductor device, and method of manfacturing semiconductor substrate | |
| KR20200035197A (ko) | 반도체 장치 및 그 제조 방법 | |
| US7851911B2 (en) | Semiconductor chip used in flip chip process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |