CN102496604A - 高可靠芯片级封装结构 - Google Patents

高可靠芯片级封装结构 Download PDF

Info

Publication number
CN102496604A
CN102496604A CN2011104284916A CN201110428491A CN102496604A CN 102496604 A CN102496604 A CN 102496604A CN 2011104284916 A CN2011104284916 A CN 2011104284916A CN 201110428491 A CN201110428491 A CN 201110428491A CN 102496604 A CN102496604 A CN 102496604A
Authority
CN
China
Prior art keywords
layer
chip
metal
packaging structure
highly reliable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104284916A
Other languages
English (en)
Inventor
陶玉娟
石磊
高国华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Fujitsu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN2011104284916A priority Critical patent/CN102496604A/zh
Publication of CN102496604A publication Critical patent/CN102496604A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种高可靠芯片级封装结构,包括:芯片、凸点下金属层、保护胶和焊料凸点;所述芯片的上表面设有焊盘和钝化层,所述钝化层覆于芯片焊盘开口以外的上表面;所述焊盘上设有凸点下金属层,所述凸点下金属层由底部往上依次包括耐热金属层、金属浸润层、阻挡层和焊料保护层;所述保护胶覆于焊盘所在的芯片表面并围筑于凸点下金属层周围;所述凸点下金属层的上表面陷于保护胶中,表面上设有焊料凸点;所述焊料凸点的一部分陷于保护胶中。本发明提高了产品的电性能和可靠性。

Description

高可靠芯片级封装结构
技术领域
本发明涉及半导体器件封装领域,尤其涉及焊料凸点下金属层、晶圆级芯片尺寸封装(Wafer Level chip Scale Package,WLCSP)的封装结构。
背景技术
近年来,由于芯片的微电路制作朝向高集成度发展,因此,其芯片封装也需向高功率、高密度、轻薄与微小化的方向发展。芯片封装就是芯片制造完成后,以塑胶或陶磁等材料,将芯片包在其中,以达保护芯片,使芯片不受外界水汽及机械性损害。芯片封装主要的功能分别有电能传送(PowerDistribution)、信号传送(Signal Distribution)、热的散失(Heat Dissipation)与保护支持(Protection and Support)。
由于现今电子产品的要求是轻薄短小及高集成度,因此会使得集成电路制作微细化,造成芯片内包含的逻辑线路增加,而进一步使得芯片I/O(input/output)脚数增加,而为配合这些需求,产生了许多不同的封装方式,例如,球栅阵列封装(Ball grid array,BGA)、芯片尺寸封装(Chip Scale Package,CSP)、多芯片模块封装(Multi Chip Module package,MCM package)、倒装式封装(Flip Chip Package)、卷带式封装(Tape Carrier Package,TCP)及晶圆级封装(Wafer Level Package,WLP)等。
不论以何种形式的封装方法,大部分的封装方法都是将晶圆分离成独立的芯片后再完成封装的程序。而晶圆级封装是半导体封装方法中的一个趋势,晶圆级封装以整片晶圆为封装对象,因而封装与测试均需在尚未切割晶圆的前完成,是一种高度整合的封装技术,如此可省下填胶、组装、黏晶与打线等制作,因此可大量降低人工成本与缩短制造时间。
现有形成圆片级芯片尺寸封装的工艺如图1至5所示。首先请参照图1A,在圆片10上具有至少一个芯片100。
如图1B所示,在芯片100上配置有金属垫层104以及用以保护芯片100表面并将金属垫层104暴露的钝化层102;在钝化层102以及金属垫层104上通过溅射或者蒸镀工艺形成第一金属层106,第一金属层106的作用是在后续回流工艺中保护金属垫层104,第一金属层106可以是Al、Ni、Cu、Ti、Cr、Au、Pd中的一种或者它们的组合构成。
接着请参照图1C,在第一金属层106上形成光刻胶层107,通过现有光刻技术定义出金属垫层104形状,然后进行曝光、显影工艺,在光刻胶层107中形成开口暴露出下层的金属垫层104上的第一金属层106;以光刻胶层107为掩模,在开口内的第一金属层106上形第二金属层108,所述第二金属层108的材料为Cu、Ni或其组合构成,所述形成第二金属层108的方法为电镀法。
参考图1D,湿法去除光刻胶层107;刻蚀第一金属层106至曝露出钝化层102,使刻蚀后的第一金属层106a与第二金属层108构成凸点下金属层108a;用钢网印刷法在第二金属层108上形成助焊剂109。
如图1E所示,在助焊剂109上放置预制好的焊料球,然后在回流炉内保温回流,形成凸点110。
最后进行单体化切割步骤,以将圆片10上的各个芯片100单体化。
在申请号为200510015208.1的中国专利申请中还公布了更多相关信息。
现有技术形成圆片级芯片尺寸封装过程中,由于焊料凸点材料直接与金属浸润层接触,金属浸润层的铜极易扩散到焊料凸点的锡中形成铜锡合金,影响焊接质量。同时,在金属浸润层上形成焊料之前,裸露的浸润层容易氧化而使后续形成的焊料凸点性能及可靠性降低。另一方面,在焊料凸点的形成过程中,焊料间容易滴落而影响产品的可靠性,尤其对于金属垫密集的产品,更容易出现焊料凸点间短路的问题。
发明内容
本发明解决的问题是提供一种高可靠芯片级封装结构,防止芯片电性能及可靠性降低。
为解决上述问题,本发明提供一种高可靠芯片级封装结构,包括:芯片、凸点下金属层、保护胶和焊料凸点;所述芯片的上表面设有焊盘和钝化层,所述钝化层覆于芯片焊盘开口以外的上表面;所述焊盘上设有凸点下金属层,所述凸点下金属层由底部往上依次包括耐热金属层、金属浸润层、阻挡层和焊料保护层;所述保护胶覆于焊盘所在的芯片表面并围筑于凸点下金属层周围;所述凸点下金属层的上表面陷于保护胶中,表面上设有焊料凸点;所述焊料凸点的一部分陷于保护胶中。
可选地,所述耐热金属层的材料是钛、铬、钽或它们的组合。
可选地,所述金属浸润层的材料是铜、铝、镍或它们的组合。
可选地,所述阻挡层的材料是镍。
可选地,所述镍阻挡层的厚度是1.5~3μm。
可选地,所述焊料保护层是纯锡或锡合金。
可选地,所述焊料保护层的厚度是1~2μm。
可选地,所述焊料膏的材质与焊料保护层的材质一致。
可选地,所述保护胶的材质为一种光敏性的环氧树脂。
与现有技术相比,本发明形成的焊料凸点下的多层金属层中,厚度适宜的阻挡层(Ni)一方面能够避免自身因扩散效应而消失,进而有效地阻止焊料和金属浸润层之间因金属间化合物的形成而产生的孔隙;同时又不至于因镍阻挡层过厚而导致电阻率上升而影响产品的电热性能。
同时,焊料凸点下金属层中的焊料保护层,不但可以保护阻挡层不被氧化,还提高了阻挡层和焊料凸点的附着力,并且在回流过程中,焊料保护层有很好的湿化作用,提高了焊料凸点的形成质量。
另外,保护胶将由耐热金属层、金属浸润层、阻挡层和焊料保护层构成的凸点下金属层围筑起来,不但增强了凸点下金属层的物理结构,更主要的是避免后续形成焊料凸点过程中焊料的滴落而造成输出端子间的短路。
附图说明
图1A至图1E是现有圆片级封装方法的过程示意图;
图2是本发明高可靠芯片级封装结构的示意图;
图3是本发明形成高可靠芯片级封装结构的具体实施方式流程图;
图4A至图4H是本发明形成高可靠芯片级封装的实施例的工艺示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明一种高可靠芯片级封装结构的示意图,所述封装结构包括:芯片300、凸点下金属层、保护胶308和焊料凸点309。
所述芯片300的上表面设有焊盘301和钝化层302,所述钝化层302覆于芯片300焊盘301开口以外的上表面。
所述焊盘301上设有凸点下金属层,所述凸点下金属层由底部往上依次包括耐热金属层303、金属浸润层304、阻挡层306和焊料保护层307。具体的,耐热金属层303的材料是钛、铬、钽或它们的组合;金属浸润层304的材料是铜、铝、镍或它们的组合;阻挡层306为镍层,镍层的厚度为1.5μm~3μm;焊料保护层307为纯锡或锡合金,如锡银合金、锡铜合金、锡银铜合金等,焊料保护层307的厚度是1~2μm。其中,厚度适宜的阻挡层306镍层能够避免自身因扩散效应而消失,进而有效地阻止焊料和金属浸润层304之间因金属间化合物的形成而产生的孔隙;同时又不至于因镍层过厚而导致电阻率上升而影响产品的电热性能。而焊料保护层307则不但可以保护阻挡层306不被氧化,还提高了阻挡层306和焊料凸点309间的附着力,并且在回流过程中,焊料保护层307有很好的湿化作用,提高了焊料凸点309的形成质量。
所述保护胶308覆于焊盘301所在的芯片300表面并围筑于凸点下金属层周围,不但增强了凸点下金属层的物理结构,更主要的是避免后续形成焊料凸点309过程中因焊料的滴落而造成的电性短路。保护胶308的材质为光敏型环氧树脂的一种,可以释放不同材质间因热膨胀差异而导致的应力残留,进而提升了整个封装结构的可靠性。
所述凸点下金属层的顶部即焊料保护层307的表面上设有焊料凸点309,所述焊料凸点309的材质与焊料保护层307的材质一致,对应为纯锡或锡合金,如锡银合金、锡铜合金、锡银铜合金等。由于焊料保护层307的上表面陷于保护胶308中,位于焊料保护层307上表面的焊料凸点309的一部分也会陷于保护胶308中,能够有效减少最终产品在上母版焊接过程中发生短路的问题,也更能满足高密度焊料凸点309的产品应用需求。
为进一步说明本发明封装结构之优点,以下结合一个具体的封装方法实施例对本发明封装结构作进一步介绍。
图3是本发明形成焊料凸点的具体实施方式流程图,包括步骤:
S101,在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层;
S102,在金属浸润层上形成光刻胶,所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层;
S103,在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层;
S104,去除光刻胶;
S105,蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露;
S106,在芯片上形成保护胶层,所述保护胶将焊料保护层覆盖;
S107,曝光连接层上方的保护胶形成开口,裸露出焊料保护层的上表面;
S108,在焊料保护层上形成焊料凸点并回流。
首先执行步骤S101,在芯片的焊盘和钝化层上依次形成耐热金属层和金属浸润层,形成如图4A所示的结构。
在这一步骤中,芯片300上设有焊盘301和钝化层302,焊盘301是芯片300的功能输出端子,并最终通过后续形成的焊料凸点309实现电性功能的传导过渡;钝化层302的材料包括氧化硅、氮化硅、氮氧化硅、聚酰亚胺、苯三聚丁烯等介电材料或它们的混合物,用于保护芯片300中的线路。
需要说明的是,所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层,也可以是根据线路布图设计需要而形成的过渡焊盘、钝化层;形成过渡焊盘、钝化层的方式主要是采用再布线工艺技术,通过一层或多层再布线将初始焊盘、钝化层转载到过渡焊盘、钝化层上。所述再布线工艺技术为现有成熟工艺,已为本领域技术人员所熟知,在此不再赘述。
在本实施例中,所述耐热金属层303的材料可以是钛Ti、铬Cr、钽Ta或它们的组合构成,本发明优选为Ti。所述金属浸润层304的材料可以是铜Cu、铝Al、镍Ni中的一种或它们的组合构成,其中较优的金属浸润层304为Cu。耐热金属层303与金属浸润层304一起构成最终结构的种子层。所述耐热金属层303和金属浸润层304的方法同样可以采用现有的蒸发或溅射或物理气相沉积的方法,其中较优的方法为溅射。当然,根据本领域技术人员的公知常识,形成的方法不仅限于溅射方法,其他适用的方法均可应用于本发明,并且形成的耐热金属层303和金属浸润层304的厚度也是根据实际的工艺需求而定。
然后实施步骤S102,在金属浸润层上形成光刻胶,所述光刻胶设有开口曝露出芯片焊盘上方的金属浸润层,形成如图4B所示的结构。
在本实施例中,形成光刻胶305的方法可以是旋转涂布,这些方法的具体步骤已为本领域技术人员所熟知,在此不再赘述。形成光刻胶305后,具体可通过现有光刻显影技术定义出焊盘301的形状,使光刻胶305中形成开口以曝露出焊盘301上的金属浸润层304。
然后实施步骤S103,在上述开口中的金属浸润层上依次形成阻挡层和焊料保护层,形成如图4C所示的结构。
在这一步骤中,以芯片300上剩余的光刻胶305为掩膜,在上步中形成的光刻胶305的开口内、金属浸润层304的上方,依次形成阻挡层306、焊料保护层307,具体工艺可以通过用电镀的方式。当然,根据本领域技术人员的公知常识,形成的方法不仅限于电镀,其他适用的方法均可应用于本发明。所述阻挡层306的材料为镍Ni,所述焊料保护层307的材料与后续形成焊料凸点309的一致,为纯锡或锡合金,如锡银合金、锡铜合金、锡银铜合金等。
本实施例中,阻挡层306镍的厚度为1.5μm~3μm,具体厚度为1.5μm、2μm、2.5μm或3μm等。阻挡层306的作用为防止后续形成焊料凸点的材料扩散至金属浸润层304中,当Ni层厚度小于1.5μm时,Ni最终会因相邻金属间的扩散效应而消失,进而无法有效地阻挡后续焊料凸点扩散到金属浸润层304中;当Ni层厚度大于3μm时,会因Ni金属本身的电热性能较差而导致电阻率上升,进而影响最终产品的电热性能。
本实施例中,焊料保护层307的厚度为1μm~2μm,具体厚度例如1μm、1.5μm或2μm等。焊料保护层307的作用是使其下方的阻挡层306不被氧化,提高了阻挡层306的电性能和可靠性,同时,焊料保护层307还具有很好的湿化作用,能够有效提高焊料凸点309的形成质量。
然后实施步骤S104,去除光刻胶,形成如图4D所示的结构。
在完成上述工序后,光刻胶305可以去除了,可以使用湿法或剥离的方式去除,这些方法的具体步骤已为本领域技术人员所熟知,在此不再赘述。
接着实施步骤S105,蚀刻钝化层上的耐热金属层和金属浸润层至钝化层裸露,形成如图4E所示的结构。
在这一步骤中,具体可通过喷洒酸液或将晶片浸泡于酸液中的方法来去除焊料保护层307以外的芯片300表面的金属浸润层304和耐热金属层303。
至此,也就是说,在焊盘301上形成多层金属层,从底部往上依次包括耐热金属层303、金属浸润层304、阻挡层306、焊料保护层307,这些多层金属层即构成了本技术领域内惯称的凸点下金属层(Under Bump Metallurgy,简称UBM)。
然后实施步骤S106,在芯片上形成保护胶层,所述保护胶将焊料保护层覆盖,形成如图4F所示的结构。
在这一步骤中,形成保护胶308的方法可以是印刷、旋涂等方式,这些方法的具体步骤已为本领域技术人员所熟知,在此不再赘述。
需要说明的是,由于焊料保护层307上方的保护胶308在后续工艺中将被去除,余下的带有开口的保护胶308将会被当作掩膜板使用,在保护胶308的开口内形成焊料凸点309,故而焊料凸点309的厚度取决于此时的掩膜板即保护胶308的厚度;因此,在这一步骤中,保护胶308的形成厚度尤其是覆盖于焊料保护层307上方的胶体厚度可根据具体的产品要求来调整工艺参数。
本实施例中,芯片300表面及焊料保护层307均被保护胶308覆盖,保护胶308既保护了钝化层302,又稳固了UBM的物理结构;同时,保护胶308的材质为环氧树脂,可以释放芯片300及多层金属层间因热膨胀差异而导致的应力残留,提升了整个封装结构的可靠性;另外,各UBM结构间被保护胶308填充,可以避免后续焊料凸点309形成过程中因焊料的滴落而造成的电性短路。
然后实施步骤S107,曝光焊料保护层上方的保护胶形成开口,裸露出焊料保护层的上表面,形成如图4G所示的结构。
在这一步骤中,由于保护胶308也是光敏胶的一种,通过曝光/显影/固化工艺,在保护胶308中形成开口裸露出焊料保护层307的上表面;此时UBM嵌入在保护胶308中被保护胶308围筑,UBM的顶部即焊料保护层307的上表面陷于保护胶308中,余下的带有开口的保护胶308在保护芯片300表面、强化UBM结构的同时为后续工艺做好掩膜准备。
最后,实施步骤S108,在焊料保护层上形成焊料凸点并回流,形成如图4H所示的结构。
在这一步骤中,以芯片300上余下的带有开口的保护胶308为掩膜,在保护胶308的开口内、焊料保护层307的上方,形成焊料凸点309并湿化回流。形成焊料凸点309的具体工艺可以通过印刷焊料膏或是将预制好的焊料球直接植入等方式,当然,根据本领域技术人员的公知常识,形成的方法不仅限于印刷和植入,其他适用的方法均可应用于本发明。
如前所述,焊料凸点309的厚度取决于保护胶308中开口的厚度,可根据最终产品对焊料凸点309的规格要求调整保护胶308的形成厚度;焊料凸点309的材质为纯锡或锡合金,如锡银合金、锡铜合金、锡银铜合金等。
需要说明的是,在陷于保护胶308中的焊料保护层307上形成的焊料凸点309,焊料凸点309的一部分也会陷于保护胶308中,使得焊料凸点309间有保护胶308的绝缘保护,可避免在形成焊料凸点309过程中因焊料滴落、或最终产品上板焊接时而造成的输出端子间的短路。
至此,也就是说,从焊盘301底部往上形成包括耐热金属层303、金属浸润层304、阻挡层306、焊料保护层307和焊料凸点309;其中由耐热金属层303、金属浸润层304、阻挡层306和焊料保护层307构成的UBM结构嵌入在保护胶308中被保护胶308围筑以提高产品整体的可靠性能,最终实现了由焊盘301到焊料凸点309间电性传输的封装过渡。
虽然本发明以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种高可靠芯片级封装结构,其特征在于,包括:芯片、凸点下金属层、保护胶和焊料凸点;所述芯片的上表面设有焊盘和钝化层,所述钝化层覆于芯片焊盘开口以外的上表面;所述焊盘上设有凸点下金属层,所述凸点下金属层由底部往上依次包括耐热金属层、金属浸润层、阻挡层和焊料保护层;所述保护胶覆于焊盘所在的芯片表面并围筑于凸点下金属层周围;所述凸点下金属层的上表面陷于保护胶中,表面上设有焊料凸点;所述焊料凸点的一部分陷于保护胶中。
2.根据权利要求1所述的一种高可靠芯片级封装结构,其特征在于,所述耐热金属层的材料是钛、铬、钽或它们的组合。
3.根据权利要求1所述的一种高可靠芯片级封装结构,其特征在于,所述金属浸润层的材料是铜、铝、镍或它们的组合。
4.根据权利要求1所述的一种高可靠芯片级封装结构,其特征在于,所述阻挡层的材料是镍。
5.根据权利要求4所述的一种高可靠芯片级封装结构,其特征在于,所述镍阻挡层的厚度是1.5~3μm。
6.根据权利要求1所述的一种高可靠芯片级封装结构,其特征在于,所述焊料保护层是纯锡或锡合金。
7.根据权利要求6所述的一种高可靠芯片级封装结构,其特征在于,所述焊料保护层的厚度是1~2μm。
8.根据权利要求1或6所述的一种高可靠芯片级封装结构,其特征在于,所述焊料膏的材质与焊料保护层的材质一致。
9.根据权利要求1所述的一种高可靠芯片级封装结构,其特征在于,所述保护胶的材质为一种光敏性的环氧树脂。
CN2011104284916A 2011-12-19 2011-12-19 高可靠芯片级封装结构 Pending CN102496604A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104284916A CN102496604A (zh) 2011-12-19 2011-12-19 高可靠芯片级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104284916A CN102496604A (zh) 2011-12-19 2011-12-19 高可靠芯片级封装结构

Publications (1)

Publication Number Publication Date
CN102496604A true CN102496604A (zh) 2012-06-13

Family

ID=46188410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104284916A Pending CN102496604A (zh) 2011-12-19 2011-12-19 高可靠芯片级封装结构

Country Status (1)

Country Link
CN (1) CN102496604A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915986A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 芯片封装结构
CN102931158A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装结构
CN103681558A (zh) * 2012-09-03 2014-03-26 矽品精密工业股份有限公司 半导体封装件中的连接结构
CN104617069A (zh) * 2014-12-19 2015-05-13 南通富士通微电子股份有限公司 半导体圆片级封装结构
US9589815B2 (en) 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
CN108517520A (zh) * 2018-06-15 2018-09-11 北京铂阳顶荣光伏科技有限公司 一种金刚石复合薄膜及其制备方法和应用
WO2021179612A1 (zh) * 2020-03-13 2021-09-16 颀中科技(苏州)有限公司 植球结构及制备工艺
WO2021179185A1 (zh) * 2020-03-10 2021-09-16 华为技术有限公司 芯片堆叠结构、制作方法及电子设备
CN117393523A (zh) * 2023-12-07 2024-01-12 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]
JP2006049427A (ja) * 2004-08-02 2006-02-16 Nec Electronics Corp 半導体装置の製造方法
CN101211878A (zh) * 2006-12-28 2008-07-02 国际商业机器公司 互连结构及其形成方法
CN201859866U (zh) * 2010-10-27 2011-06-08 胡迪群 半导体封装装置
CN202502990U (zh) * 2011-12-19 2012-10-24 南通富士通微电子股份有限公司 高可靠芯片级封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050006759A1 (en) * 2003-07-10 2005-01-13 Min-Lung Huang [wafer structure and bumping process thereof]
JP2006049427A (ja) * 2004-08-02 2006-02-16 Nec Electronics Corp 半導体装置の製造方法
CN101211878A (zh) * 2006-12-28 2008-07-02 国际商业机器公司 互连结构及其形成方法
CN201859866U (zh) * 2010-10-27 2011-06-08 胡迪群 半导体封装装置
CN202502990U (zh) * 2011-12-19 2012-10-24 南通富士通微电子股份有限公司 高可靠芯片级封装结构

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681558A (zh) * 2012-09-03 2014-03-26 矽品精密工业股份有限公司 半导体封装件中的连接结构
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
CN102931158A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 芯片封装结构
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
CN102931158B (zh) * 2012-11-08 2015-12-09 南通富士通微电子股份有限公司 芯片封装结构
CN102915986A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 芯片封装结构
US9589815B2 (en) 2012-11-08 2017-03-07 Nantong Fujitsu Microelectronics Co., Ltd. Semiconductor IC packaging methods and structures
CN104617069A (zh) * 2014-12-19 2015-05-13 南通富士通微电子股份有限公司 半导体圆片级封装结构
CN108517520A (zh) * 2018-06-15 2018-09-11 北京铂阳顶荣光伏科技有限公司 一种金刚石复合薄膜及其制备方法和应用
WO2021179185A1 (zh) * 2020-03-10 2021-09-16 华为技术有限公司 芯片堆叠结构、制作方法及电子设备
WO2021179612A1 (zh) * 2020-03-13 2021-09-16 颀中科技(苏州)有限公司 植球结构及制备工艺
CN117393523A (zh) * 2023-12-07 2024-01-12 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法
CN117393523B (zh) * 2023-12-07 2024-03-08 浙江集迈科微电子有限公司 一种用于贴装的多层布线转接板及其制备方法

Similar Documents

Publication Publication Date Title
CN102496604A (zh) 高可靠芯片级封装结构
CN102130101B (zh) 围绕凸块形成区形成具有多层ubm的凸块结构的半导体器件和方法
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
CN102163561B (zh) 半导体器件和使用相同载体在wlcsp中形成tmv和tsv的方法
TWI680540B (zh) 形成低輪廓的嵌入式晶圓級球柵陣列模製的雷射封裝之半導體裝置及方法
CN102437065A (zh) 高可靠芯片级封装方法
CN102543923B (zh) 半导体器件及其制造方法
CN102496606B (zh) 一种高可靠圆片级柱状凸点封装结构
TWI588921B (zh) 半導體裝置以及形成用於傳導互連結構之保護和支撐結構之方法
TWI520287B (zh) 半導體裝置以及形成沿著第一軸較寬於接觸墊並且沿著第二軸較窄於接觸墊之重新分配層的方法
TWI280641B (en) Chip structure
CN102496580B (zh) 一种焊料凸点的形成方法
CN102437066A (zh) 一种高可靠圆片级柱状凸点封装方法
CN108630598A (zh) 具有分层柱的半导体装置及其制造方法
CN102543766A (zh) 一种柱状凸点封装工艺
TW201347053A (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
CN102446780A (zh) 一种圆片级封装方法
KR100842921B1 (ko) 반도체 패키지의 제조 방법
CN202502990U (zh) 高可靠芯片级封装结构
CN102543781A (zh) 圆片级封装优化工艺
CN102496585A (zh) 一种新型圆片级封装方法
CN101645407A (zh) 凸点下金属层、晶圆级芯片尺寸封装结构及形成方法
CN102496605B (zh) 一种圆片级封装结构
CN102543898A (zh) 一种柱状凸点封装结构
CN102437135A (zh) 圆片级柱状凸点封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120613