CN102931158A - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN102931158A
CN102931158A CN201210443748XA CN201210443748A CN102931158A CN 102931158 A CN102931158 A CN 102931158A CN 201210443748X A CN201210443748X A CN 201210443748XA CN 201210443748 A CN201210443748 A CN 201210443748A CN 102931158 A CN102931158 A CN 102931158A
Authority
CN
China
Prior art keywords
ball
under
metal
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210443748XA
Other languages
English (en)
Other versions
CN102931158B (zh
Inventor
林仲珉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Nantong Fujitsu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Fujitsu Microelectronics Co Ltd filed Critical Nantong Fujitsu Microelectronics Co Ltd
Priority to CN201210443748.XA priority Critical patent/CN102931158B/zh
Publication of CN102931158A publication Critical patent/CN102931158A/zh
Priority to US14/074,598 priority patent/US9589815B2/en
Application granted granted Critical
Publication of CN102931158B publication Critical patent/CN102931158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种芯片封装结构,包括:半导体衬底;位于所述半导体衬底内的金属焊盘;位于所述半导体衬底上的绝缘层,所述绝缘层具有暴露所述金属焊盘的开口;位于所述金属焊盘上的球下金属电极,所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部;位于所述球下金属电极表面的焊球。本发明的芯片封装结构的球下金属电极和焊球之间的附着力强,可靠性高。

Description

芯片封装结构
技术领域
本发明涉及半导体技术领域,尤其涉及一种芯片封装结构。
背景技术
传统技术上,IC芯片与外部电路的连接是通过金属引线键合(WireBonding)的方式实现。随着IC芯片特征尺寸的缩小和集成电路规模的扩大,引线键合技术不再适用。晶圆级芯片尺寸封装(Wafer Level Chip ScalePackaging,WLCSP)技术是对整片晶圆进行封装测试后再切割得到单个成品芯片的技术,封装后的芯片尺寸与裸片完全一致。晶圆级芯片尺寸封装技术彻底颠覆了传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)的模式,顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。经晶圆级芯片尺寸封装技术封装后的芯片尺寸达到了高度微型化,芯片成本随着芯片尺寸的减小和晶圆尺寸的增大而显著降低。晶圆级芯片尺寸封装技术是可以将IC设计、晶圆制造、封装测试、整合为一体的技术,是当前封装领域的热点和未来发展的趋势。
现有技术公开了一种晶圆级芯片尺寸封装技术,请参考图1,图1为现有技术晶圆级芯片尺寸封装结构的剖面示意图,包括:半导体衬底101;位于所述半导体衬底101内部的金属焊盘103;位于所述半导体衬底101表面的绝缘层102,所述绝缘层102具有暴露出所述金属焊盘103的开口;位于所述开口内且覆盖部分所述金属焊盘103的球下金属电极104;位于所述球下金属电极104上的焊球105,所述焊球105覆盖球下金属电极104的上表面。
现有技术中焊球105与球下金属电极104的接触面积小,焊球105与球下金属电极104之间的附着力差。同时球下金属电极104的侧面完全裸漏,容易氧化失去与绝缘层102的可靠接合。另外,现有技术中焊球105直接位于球下金属电极104之上,球下金属电极104的材料通常为铜,焊球105的材料通常为锡,锡原子会扩散进入铜电极中去,而铜原子也同时会扩散进入锡球中,形成介面合金共化物(IMC:Intermetallic Compound)和空洞,介面合金共化物具有脆性,将会影响焊点的机械强度和寿命。
现有技术的芯片封装结构可靠性差。
其他有关芯片的分装方法还可以参考公开号为CN101211791的中国发明专利申请,其公开了一种晶圆级芯片封装制程与芯片封装结构。
发明内容
本发明解决的问题是现有技术焊球和球下金属电极之间附着力差,可靠性差。
为解决上述问题,本发明提供了一种芯片封装结构,包括:半导体衬底;位于所述半导体衬底内的金属焊盘;位于所述半导体衬底上的绝缘层,所述绝缘层具有暴露所述金属焊盘的开口;位于所述金属焊盘上的球下金属电极,所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部;位于所述球下金属电极表面的焊球。
可选的,所述金属焊盘的材料为金、铜、铝或者银。
可选的,所述金属焊盘为再分布式焊盘。
可选的,所述金属焊盘表面具有过渡金属层。
可选的,所述球下金属电极的材料为金、铜、银中的一种,或者所述球下金属电极的材料为含金、铜、或银的合金。
可选的,所述电极尾部高度为所述电极体部高度的0.005~1.5倍。
可选的,还包括位于所述球下金属电极表面的覆盖层,所述覆盖层还覆盖所述球下金属电极底部周围的金属焊盘。
可选的,所述覆盖层为防扩散层和浸润层的堆叠结构,所述防扩散层位于所述球下金属电极表面,所述浸润层位于所述防扩散层表面。
可选的,所述防扩散层的材料为镍。
可选的,所述防扩散层的厚度为0.05μm至5μm。
可选的,所述浸润层的材料为锡、金、银中的一种,或者所述浸润层的材料为含锡、金、或银的合金。
可选的,所述浸润层的厚度为0.05μm至10μm。
可选的,所述焊球的材料为锡或者锡合金。
与现有技术相比,本发明具有以下优点:
所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部。所述电极尾部嵌入所述焊球体内,增大了球下金属电极与焊球的接触面积,因此球下金属电极与焊球的附着力增强,使得焊球在受外力作用时,更不容易从球下金属电极表面脱落。
所述球下金属电极表面具有覆盖层,所述覆盖层为防扩散层和浸润层的堆叠结构,所述防扩散层位于所述球下金属电极表面,所述浸润层位于所述防扩散层表面。现有技术中,焊球直接位于球下金属电极之上,球下金属电极与焊球之间通过原子的扩散会形成介面合金共化物和空洞,介面合金共化物具有脆性,将会影响焊点的机械强度和寿命。在本发明中,球下金属电极表面具有防扩散层,所述防扩散层的材料为镍,与球下金属电极相比防扩散层与焊球形成介面合金共化物要慢很多,可以作为球下金属电极和焊球之间的阻隔层,防止形成介面合金共化物。而由于防扩散层容易氧化,进一步的在防扩散层表面具有浸润层以防止防扩散层的氧化,另外,浸润层与焊球的材料浸润,附着力更好,所述浸润层的材料为锡、金、银中的一种,或者所述浸润层的材料为含锡、金、或银的合金。与现有技术相比,在球下金属电极表面具有覆盖层改善了介面合金共化物问题,提升了芯片封装的可靠性。
附图说明
图1是现有技术芯片封装结构示意图;
图2为本发明第一实施例芯片封装结构示意图;
图3为本发明第二实施例芯片封装结构示意图;
图4为本发明第三实施例芯片封装结构示意图。
具体实施方式
由背景技术可知,现有技术中,焊球直接位于球下金属电极之上,球下金属电极与焊球的接触面积有限,附着力差;球下金属电极的材料通常为铜,焊球的材料通常为锡,在铜电极表面形成焊球时,锡原子会扩散进入铜电极中去,而铜原子也同时会扩散进入锡球中,形成介面合金共化物和空洞,介面合金共化物具有脆性,将会影响焊点的机械强度和寿命。
本发明的发明人经过创造性劳动,提出一种新的芯片封装结构,包括:半导体衬底;位于所述半导体衬底内的金属焊盘;位于所述半导体衬底上的绝缘层,所述绝缘层具有暴露所述金属焊盘的开口;位于所述金属焊盘上的球下金属电极,所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部;位于所述球下金属电极表面的焊球。
下面结合说明书附图描述本发明提供的三个具体实施例,上述的目的和本发明的优点将更加清楚。需要说明的是,提供这些附图的目的是有助于理解本发明的实施例,而不应解释为对本发明的不当的限制。为了更清楚起见,图中所示尺寸并未按比例绘制,可能会做放大、缩小或其他改变。下面的描述中阐述了很多具体细节以便充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
第一实施例
请参考图2,图2为本发明第一实施例的芯片封装结构示意图,包括:半导体衬底201;位于所述半导体衬底201内的金属焊盘203;位于所述半导体衬底201上的绝缘层202,所述绝缘层202具有暴露所述金属焊盘203的开口;位于所述金属焊盘203上的球下金属电极204,所述球下金属电极204具有电极体部204a和电极尾部204b,所述电极体部204a位于所述球下金属电极204底部且与所述金属焊盘203相接,所述电极尾部204b位于所述球下金属电极204顶部;位于所述球下金属电极204表面的覆盖层;位于所述覆盖层表面的焊球207。
具体地,所述半导体衬底201可以为单晶硅、SOI(绝缘体上硅)、SiGe或III-V族化合物晶圆,所述半导体衬底201包括位于其内部和表面的一层或若干层介质层,所述半导体衬底201还应当包括制作于其上的半导体器件、金属互连以及其他半导体结构。
所述金属焊盘203位于所述半导体衬底201内,所述金属焊盘203为所述半导体衬底201的顶层互连金属电极,所述金属焊盘203的材料可以为金,铜、铝或者银。所述金属焊盘203在封装结构中用于连接芯片内部电路和外部封装部件。
所述绝缘层202位于所述半导体衬底201上,所述绝缘层202具有暴露所述金属焊盘203的开口。所述绝缘层202包括钝化层和聚合物层(未示出),所述钝化层用于保护金属焊盘203、电性隔离和形成暴露所述金属焊盘203的开口,所述钝化层的材料可以为氧化硅、氮化硅或者低K材料;所述聚合物层位于所述钝化层上,所述聚合物层具有暴露所述金属焊盘203的开口,所述聚合物的材料可以为聚酰亚胺(Polyimide)、环氧树脂(Epoxy)、苯并环丁烯树脂(Benzocyclobutene)或者其它类似功能聚合物。
在一具体实施例中,所述半导体衬底201为单晶硅,所述半导体衬底201还包括了制作于其上的半导体器件、金属互联以及其他半导体结构。所述绝缘层202包括材料为氧化硅的钝化层和材料为聚酰亚胺的聚合物层,所述绝缘层202具有暴露金属焊盘203的开口,所述金属焊盘203为所述半导体衬底201的顶层互联金属电极,所述金属焊盘203的材料为Cu。
所述球下金属电极204位于所述金属焊盘203上,所述球下金属电极204具有电极体部204a和电极尾部204b,所述电极体部204a位于所述球下金属电极204底部且与所述金属焊盘203相接,所述电极尾部204b位于所述球下金属电极204顶部。所述球下金属电极204具有电极尾部204b,所述电极尾部204b嵌入焊球207内,增大了球下金属电极204与焊球207的接触面积,因此球下金属电极与焊球的附着力增强,机械强度增强。所述球下金属电极204的材料为金、铜、银中的一种,或者所述球下金属电极204的材料为含金、铜、或银的合金。所述电极尾部204b的高度为所述电极体部204a高度的0.005~1.5倍,当电极尾部204b的高度低于电极体部204a高度的0.005倍时,电极尾部204b陷入后继形成的焊球的长度有限,对球下金属电极204和焊球的附着力增强有限;而当电极尾部204b的高度高于电极体部204a的高度的1.5倍时,由于电极尾部204b与电极体部204a相比直径较细,且金属质地较软,制造过程中容易变形弯曲并影响焊球的形状,成品率降低,且不利于倒芯片封装。
需要说明的是,所述球下金属电极204可以通过引线键合(Wire Bonding)的工艺来形成,下面结合一具体实施例中所述球下金属电极204的形成方法来进一步说明其特征。使用引线键合方法形成所述球下金属电极204的具体工艺为:金属引线通过键合头到达金属焊盘203顶部,利用氢氧焰或者电气放电系统产生电火花以熔化金属引线,在表面张力的作用下,熔融金属凝固形成球形(球直径一般是金属引线直径的1.5倍至4倍),降下键合头,在适当的压力,温度,动能和时间内将金属球压在金属焊盘203上,在此过程中,通过键合头向金属球施加压力,同时促进引线金属和金属焊盘203发生塑性形变和原子之间相互扩散,形成电极体部204a;然后,键合头抬起,金属引线起弧到特定高度(待形成电极尾部204b高度),利用键合线夹切断金属引线,电极体部204a上金属引线即电极尾部204b,形成球下金属电极204。需要说明的是,引线键合常用于半导体封装内部芯片和外部管脚以及芯片之间连接的工艺,而本发明的发明人通过改进引线键合工艺,将其应用于球下金属电极204的形成工艺中,能够在形成电极体部204a的同时采用键合头抬起后金属引线起弧形成电极尾部204b,工艺简单,形成效率高。
在一具体实施例中,所述球下金属电极204的材料为铜,所述电极尾部204b的高度与所述电极体部204a的高度相同。
所述球下金属电极204表面还具有覆盖层,所述覆盖层还覆盖所述球下金属电极204底部周围的金属焊盘203。所述覆盖层为防扩散层205和浸润层206的堆叠结构,所述防扩散层205位于所述球下金属电极204表面,所述浸润层206位于所述防扩散层205表面。
所述防扩散层205的材料为镍,与球下金属电极204相比防扩散层205与焊球形成介面合金共化物要慢很多,可以作为球下金属电极204和焊球之间的阻隔层,防止球下金属电极204与焊球形成介面合金共化物。介面合金共化物会影响焊点的机械强度和寿命,所以形成防扩散层可以有效改善介面合金共化物问题,提升了芯片封装的可靠性。所述防扩散层205的厚度为0.05μm至5μm,所述防扩散层205的厚度跟芯片封装过程的工艺有关,当芯片封装过程的工艺温度越低时,所述防扩散层205的厚度可以减小。
在一实施例中,所述防扩散层205的为镍层,所述镍层作为球下金属电极204和焊球之间的阻隔层,所述镍层的厚度为0.5μm至3μm。
所述浸润层206位于所述防扩散层205表面。所述防扩散层205的材料为镍,镍容易氧化,造成界面电阻率增大,所以进一步的在防扩散层205表面形成浸润层206以防止防扩散层的氧化,另外,浸润层206与后续形成的焊球的材料浸润,附着力更好。所述浸润层206的材料为锡、金、银中的一种,或者所述浸润层206的材料为含锡、金、或银的合金,所述浸润层206的材料在空气中不容易氧化。所述浸润层206的厚度为0.05μm至10μm,所述浸润层206的厚度也与芯片封装的工艺有关。
在一实施例中,所述浸润层206的材料为锡层,锡层在空气中不容易被氧化,且与焊球材料浸润,附着力更好,所述锡层的厚度为0.1μm至5μm。
所述焊球207位于所述覆盖层表面。所述焊球207用于与外部基板的连接,所述焊球207包裹具有覆盖层的球下金属电极204,所述焊球207的材料为锡或者锡合金。
第二实施例
请参考图3,图3为本发明第二实施例的芯片封装结构示意图,包括:半导体衬底301;位于所述半导体衬底301内的金属电极308;位于所述半导体衬底301上的第一绝缘层309,所述第一绝缘层309覆盖部分所述金属电极308,所述第一绝缘层309具有暴露所述金属电极308的第一开口;位于所述第一绝缘层309上的过渡金属层310,所述过渡金属层310覆盖所述第一开口的侧壁和底表面,所述过渡金属层310沿所述第一开口表面形成第二开口;位于过渡金属层310上的金属焊盘303,所述金属焊盘303填充满所述第二开口;位于所述金属焊盘303上的第二绝缘层302,所述第二绝缘层具有暴露所述金属焊盘303的第三开口;位于所述金属焊盘303上的球下金属电极304,所述球下金属电极304具有电极体部304a和电极尾部304b,所述电极体部304a位于所述球下金属电极304底部且与所述金属焊盘303相接,所述电极尾部304b位于所述球下金属电极304顶部;位于所述球下金属电极304表面的覆盖层,所述覆盖层为防扩散层305和浸润层306的堆叠结构,所述防扩散层305位于所述球下金属电极304表面,所述浸润层306位于所述防扩散层305表面;位于所述覆盖层表面的焊球307。
本实施例与第一实施例相比,区别在于:所述金属焊盘303为再分布式焊盘(RDL)。所述再分布式焊盘通过在芯片表面增加第一绝缘层309、过渡金属层310和第二绝缘层302形成,所述再分布式焊盘的形成方法与结构为本领域技术人员所熟知,在此不再赘述。再分布式焊盘可以根据封装工艺的设计规则将半导体衬底301内的金属电极308的位置重新排布为再分布式焊盘的位置。再分布式焊盘可以大大缩小芯片封装尺寸,达到高密度封装的需求,且提升了数据传输的速度和稳定性。
本实施例中所述半导体衬底301、所述球下金属电极304、所述防扩散层305、所述浸润层306、所述焊球307的材料和结构与第一实施例类似,详细介绍请参考第一实施例,在此不再赘述。
第三实施例
请参考图4,图4为本发明第三实施例的芯片封装结构示意图,包括:半导体衬底401;位于所述半导体衬底401内的金属焊盘403,所述金属焊盘403可以为半导体衬底401的顶层互连金属电极,也可以是再分布式焊盘;位于所述半导体衬底401上的绝缘层402,所述绝缘层402具有暴露所述金属焊盘403的开口;位于所述金属焊盘403表面的过渡金属层408;位于所述过渡金属层408上的球下金属电极404,所述球下金属电极404具有电极体部404a和电极尾部404b,所述电极体部404a位于所述球下金属电极404底部且与所述过渡金属层408相接,所述电极尾部404b位于所述球下金属电极404顶部;位于所述球下金属电极404表面的覆盖层,所述覆盖层为防扩散层405和浸润层406的堆叠结构,所述防扩散层405位于所述球下金属电极404表面,所述浸润层406位于所述防扩散层405表面;位于所述覆盖层表面的焊球407。
本实施例与第一实施例相比,区别在于:所述金属焊盘403表面具有过渡金属层408。所述过渡金属层408起到防扩散、增加粘附力和保护金属焊盘403的作用。形成所述过渡金属层408的工艺可以为物理气相沉积、化学气相沉积、电化学沉积和电镀工艺。所述过渡金属层408可以为NiPdAu层,Ag层,Ti层、Ta层、TiN层、TaN层、Cu层或者Cu合金层中的一种或几种的叠层。所述过渡金属层408的厚度为0.1μm至3μm。
本实施例中所述半导体衬底401、所述绝缘层402、所述球下金属电极404、所述防扩散层405、所述浸润层406、所述焊球407的材料和结构与第一实施例类似,详细介绍请参考第一实施例,在此不再赘述。
综上所述,与现有技术相比,本发明具有以下优点:
所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部。所述电极尾部嵌入所述焊球内,增大了球下金属电极与焊球的接触面积,因此球下金属电极与焊球的附着力增强,机械强度增强。
所述球下金属电极表面具有覆盖层,所述覆盖层为防扩散层和浸润层的堆叠结构。现有技术中,焊球直接位于球下金属电极之上,球下金属电极与焊球之间通过原子的扩散会形成介面合金共化物和空洞,介面合金共化物具有脆性,将会影响焊点的机械强度和寿命。在本发明中,球下金属电极表面具有防扩散层,所述防扩散层的材料为为镍,与球下金属电极相比防扩散层与焊球形成介面合金共化物要慢很多,可以作为球下金属电极和焊球之间的阻隔层,防止形成介面合金共化物和空洞。而由于防扩散层容易氧化,进一步的在防扩散层表面具有浸润层防止防扩散层的氧化,另外,浸润层与后续形成的焊球的材料浸润,附着力更好,所述浸润层的材料为锡、金、银中的一种,或者所述浸润层的材料为含锡、金、或银的合金。与现有技术相比,球下金属电极表面具有覆盖层改善了介面合金共化物问题,提升了芯片封装的可靠性。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。

Claims (13)

1.一种芯片封装结构,其特征在于,包括:
半导体衬底;
位于所述半导体衬底内的金属焊盘;
位于所述半导体衬底上的绝缘层,所述绝缘层具有暴露所述金属焊盘的开口;
位于所述金属焊盘上的球下金属电极,所述球下金属电极具有电极体部和电极尾部,所述电极体部位于所述球下金属电极底部且与所述金属焊盘相接,所述电极尾部位于所述球下金属电极顶部;
位于所述球下金属电极表面的焊球。
2.如权利要求1所述的芯片封装结构,其特征在于,所述金属焊盘的材料为金、铜、铝或者银。
3.如权利要求1所述的芯片封装结构,其特征在于,所述金属焊盘为再分布式焊盘。
4.如权利要求1所述的芯片封装结构,其特征在于,所述金属焊盘表面具有过渡金属层。
5.如权利要求1所述的芯片封装结构,其特征在于,所述球下金属电极的材料为金、铜、银中的一种,或者所述球下金属电极的材料为含金、铜、或银的合金。
6.如权利要求1所述的芯片封装结构,其特征在于,所述电极尾部高度为所述电极体部高度的0.005~1.5倍。
7.如权利要求1所述的芯片封装结构,其特征在于,还包括位于所述球下金属电极表面的覆盖层,所述覆盖层还覆盖所述球下金属电极底部周围的金属焊盘。
8.如权利要求7所述的芯片封装结构,其特征在于,所述覆盖层为防扩散层和浸润层的堆叠结构,所述防扩散层位于所述球下金属电极表面,所述浸润层位于所述防扩散层表面。
9.如权利要求8所述的芯片封装结构,其特征在于,所述防扩散层的材料为镍。
10.如权利要求8所述的芯片封装结构,其特征在于,所述防扩散层的厚度为0.05μm至5μm。
11.如权利要求8所述的芯片封装结构,其特征在于,所述浸润层的材料为锡、金、银中的一种,或者所述浸润层的材料为含锡、金、或银的合金。
12.如权利要求8所述的芯片封装结构,其特征在于,所述浸润层的厚度为0.05μm至10μm。
13.如权利要求1所述的芯片封装结构,其特征在于,所述焊球的材料为锡或者锡合金。
CN201210443748.XA 2012-11-08 2012-11-08 芯片封装结构 Active CN102931158B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210443748.XA CN102931158B (zh) 2012-11-08 2012-11-08 芯片封装结构
US14/074,598 US9589815B2 (en) 2012-11-08 2013-11-07 Semiconductor IC packaging methods and structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210443748.XA CN102931158B (zh) 2012-11-08 2012-11-08 芯片封装结构

Publications (2)

Publication Number Publication Date
CN102931158A true CN102931158A (zh) 2013-02-13
CN102931158B CN102931158B (zh) 2015-12-09

Family

ID=47645927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210443748.XA Active CN102931158B (zh) 2012-11-08 2012-11-08 芯片封装结构

Country Status (1)

Country Link
CN (1) CN102931158B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915986A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 芯片封装结构
WO2014071814A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 芯片封装结构和封装方法
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
WO2023164842A1 (zh) * 2022-03-02 2023-09-07 厦门三安光电有限公司 发光二极管及其制造工艺、显示装置及其制造工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315915A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体装置
CN101346812A (zh) * 2005-12-27 2009-01-14 泰塞拉公司 具有柔顺性端子安装装置的微电子元件及其制造方法
CN101436559A (zh) * 2007-11-16 2009-05-20 台湾积体电路制造股份有限公司 半导体元件的制造方法
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
CN102496604A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 高可靠芯片级封装结构
CN202917476U (zh) * 2012-11-08 2013-05-01 南通富士通微电子股份有限公司 芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101346812A (zh) * 2005-12-27 2009-01-14 泰塞拉公司 具有柔顺性端子安装装置的微电子元件及其制造方法
CN101315915A (zh) * 2007-05-29 2008-12-03 台湾积体电路制造股份有限公司 半导体装置
CN101436559A (zh) * 2007-11-16 2009-05-20 台湾积体电路制造股份有限公司 半导体元件的制造方法
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
CN102496604A (zh) * 2011-12-19 2012-06-13 南通富士通微电子股份有限公司 高可靠芯片级封装结构
CN202917476U (zh) * 2012-11-08 2013-05-01 南通富士通微电子股份有限公司 芯片封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915986A (zh) * 2012-11-08 2013-02-06 南通富士通微电子股份有限公司 芯片封装结构
WO2014071814A1 (zh) * 2012-11-08 2014-05-15 南通富士通微电子股份有限公司 芯片封装结构和封装方法
CN102915986B (zh) * 2012-11-08 2015-04-01 南通富士通微电子股份有限公司 芯片封装结构
US9293432B2 (en) 2012-11-08 2016-03-22 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for chip packaging structure
US9379077B2 (en) 2012-11-08 2016-06-28 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
US9548282B2 (en) 2012-11-08 2017-01-17 Nantong Fujitsu Microelectronics Co., Ltd. Metal contact for semiconductor device
CN104485295A (zh) * 2014-12-16 2015-04-01 南通富士通微电子股份有限公司 晶圆级封装方法
WO2023164842A1 (zh) * 2022-03-02 2023-09-07 厦门三安光电有限公司 发光二极管及其制造工艺、显示装置及其制造工艺

Also Published As

Publication number Publication date
CN102931158B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
CN102915986B (zh) 芯片封装结构
CN102931101B (zh) 芯片封装方法
US8917521B2 (en) Etch-back type semiconductor package, substrate and manufacturing method thereof
CN202917476U (zh) 芯片封装结构
CN102931158B (zh) 芯片封装结构
KR20190062243A (ko) 패키지 구조체 및 그 제조 방법
CN103681607A (zh) 半导体器件及其制作方法
TWI398933B (zh) 積體電路元件之封裝結構及其製造方法
US20090189261A1 (en) Ultra-Thin Semiconductor Package
CN103515260A (zh) 封装内封装及其形成方法
CN102280418A (zh) 带有散热装置的半导体封装
CN102931098B (zh) 芯片封装方法
CN109285828A (zh) 具有空气腔的扇出型天线封装结构及其制备方法
JP5358089B2 (ja) 半導体装置
CN202917475U (zh) 芯片封装结构
US9263335B2 (en) Discrete semiconductor device package and manufacturing method
US8368173B2 (en) Semiconductor package and method for making the same
CN104576417A (zh) 封装结构和封装方法
CN203351587U (zh) 半导体器件
US9589815B2 (en) Semiconductor IC packaging methods and structures
CN107611092A (zh) 晶圆级芯片封装结构及其制备方法
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
CN103531487B (zh) 半导体封装结构的形成方法
CN102683264A (zh) 半导体结构的制作方法
CN205959973U (zh) 半导体器件的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Jiangsu province Nantong City Chongchuan road 226006 No. 288

Patentee after: Tongfu Microelectronics Co., Ltd.

Address before: 226006 Jiangsu Province, Nantong City Chongchuan District Chongchuan Road No. 288

Patentee before: Fujitsu Microelectronics Co., Ltd., Nantong

CP03 Change of name, title or address