JP5600427B2 - 貫通配線基板の材料基板 - Google Patents

貫通配線基板の材料基板 Download PDF

Info

Publication number
JP5600427B2
JP5600427B2 JP2009294989A JP2009294989A JP5600427B2 JP 5600427 B2 JP5600427 B2 JP 5600427B2 JP 2009294989 A JP2009294989 A JP 2009294989A JP 2009294989 A JP2009294989 A JP 2009294989A JP 5600427 B2 JP5600427 B2 JP 5600427B2
Authority
JP
Japan
Prior art keywords
substrate
hole
main surface
conductor
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009294989A
Other languages
English (en)
Other versions
JP2011134982A (ja
Inventor
敏 山本
孝直 鈴木
雅美 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2009294989A priority Critical patent/JP5600427B2/ja
Priority to EP10839574.0A priority patent/EP2503859A4/en
Priority to PCT/JP2010/073396 priority patent/WO2011078345A1/ja
Priority to CN2010800586357A priority patent/CN102668728A/zh
Priority to EP14166887.1A priority patent/EP2763514A1/en
Publication of JP2011134982A publication Critical patent/JP2011134982A/ja
Priority to US13/529,729 priority patent/US20120261179A1/en
Application granted granted Critical
Publication of JP5600427B2 publication Critical patent/JP5600427B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、基板の内部を貫通する貫通配線を有する貫通配線基板の材料基板に関する。
従来、基板の一方の主面と他方の主面とに個別に実装されたデバイスの間を電気的に接続する方法として、基板の内部を貫通する貫通配線を設ける方法が用いられている。
貫通配線基板の一例として、特許文献１には、基板の厚み方向とは異なる方向に延びる部分を有する貫通孔に導体を充填してなる貫通配線を備えた貫通配線基板が記載されている。
その一例として、図１７に示すものが挙げられる。この貫通配線基板１００は、石英ガラス等からなる基板１０１を構成する一方の主面１０２と側面１０３とを結ぶように貫通孔１０４を配し、該貫通孔１０４に銅（Ｃｕ）、タングステン（Ｗ）、金錫（Ａｕ−Ｓｎ）等の導体１０５を充填してなる貫通配線１０６を備える。
従来、このような貫通配線１０６を基板１０１内部に形成するには、基板１０１内部を斜めに延びる貫通孔１０４を形成後、めっき法、スパッタ法、溶融金属充填法、ＣＶＤ法、超臨界成膜法などにより、前記導体１０５を充填する方法が用いられている。
これらの方法の中でも、半導体プロセスとの整合性等のため、めっき法による導体充填がしばしば用いられている。
一例として、電界めっきによる貫通配線基板１００の従来の製造方法のを図１８に示す。まず、基板１０１の内部に基板１０１の一方の主面１０２に対して斜め方向に延伸する貫通孔１０４を形成する（図１８（ａ））。次いで、その内壁面および一方の主面１０２に電界めっきのためのシード層１１５を形成する（図１８（ｂ））。つづいて、一方の主面１０２のシード層１１５上にレジスト１１３で適宜パターンを施した後（図１８（ｃ））、電界めっきによって導体１０５を貫通孔１０４内に充填するために、基板１０１をめっき液に浸漬し、シード層１０７とめっき液内に別途設けたアノード電極（不図示）との間に適当な電流を流して、貫通孔１０４内で導体１０５を析出させて、貫通配線１０６を形成する（図１８（ｄ））。その後、適当な方法によって、一方の主面１０２上のシード層１１５及びレジスト１１３を除いて、貫通配線基板１００を得る（図１７）。なお、図１７ではシード層１１５を省略して示していない。
上記では電界めっき法を用いて貫通孔内に導体を充填する手法を説明したが、無電界めっき法によっても貫通孔内に導体充填することができる。
特開２００６−３０３３６０号公報
ところが、前記従来の製造方法では、めっきの際に貫通孔１０４の内部に導体１０５が充填されないボイド（空隙）１０９が形成されて、該ボイド１０９が残ったままで、貫通孔１０４の開口部１０７が導体１０５によって閉塞してしまう問題がしばしば起きている（図１９）。ボイド１０９が生じてしまうと、その内部にめっき液等の異物が残留し、貫通配線１０６、貫通配線基板１００、及び実装した電子デバイスに少なからず悪影響を与える恐れがある。
本発明は、上記事情に鑑みてなされたものであり、貫通孔内に充填された導体に欠陥となるボイドの無い貫通配線が配された貫通配線基板、および貫通孔又は非貫通孔に導体を充填する際のボイドの発生を抑制しうる貫通配線基板の製造方法を提供することを課題とする。
従来の製造方法における問題を本発明者らが鋭意検討したところ、貫通孔１０４の開口部１０７及び１０８の形状に問題を解決する手掛かりを得た（図２０参照）。すなわち、開口部１０７及び１０８は、その断面において形状が尖った部分１１０及び１１１をそれぞれ有している。ここで、めっきの性質上、その尖った部分１１０及び１１１において優先的にめっきが成長してしまい、貫通孔１０４の内部に導体１０５が充填される前に、該開口部１１０及び１１１が閉塞してしまうために空隙１０９が生じることを発見し、以下の解決手段を見出すに至った。
本発明の請求項１に記載の貫通配線基板の材料基板は、平版状の基板を構成する一方の主面と他方の主面とを結ぶ貫通孔を配し、且つその貫通孔に導体を充填してなる貫通配線を備えた貫通配線基板、を製造する際に使用される材料基板であって、前記材料基板には、該材料基板の一方の主面に開口部を有するブラインドビアと、該ブラインドビアに充填された導体と、が備えられ、前記材料基板の一縦断面おいて、前記貫通配線基板の前記貫通孔となる、前記ブラインドビアを見たとき、 前記ブラインドビアは、該ブラインドビアの内側面を側辺とする台形状をなし、 前記台形の２つの側辺は、互いに非平行であり、且つ 前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線に対して、前記台形の２つの側辺がそれぞれ同じ側に傾いており、前記ブラインドビアに充填された導体が、前記ブラインドビアの開口部の周辺の前記一方の主面上まで延在するように設けられていることを特徴とする。

本発明の請求項２に記載の貫通配線基板の材料基板は、請求項１において、前記導体は、めっき法により形成されたことを特徴とする。
本発明の貫通配線基板によれば、貫通孔内に充填された導体に欠陥となるボイドの無い貫通配線が配されているので、該貫通孔内で該導体が剥離したり、該ボイド内にトラップされていた異物が漏出する恐れが無く、デバイス実装時の信頼性が高められた貫通配線基板を提供することができる。
また、本発明の貫通配線基板の製造方法によれば、貫通孔又は非貫通孔に導体を充填する際のボイドの発生を抑制することができるので、デバイス実装時の信頼性が高められた貫通配線基板を製造することができる。
本発明にかかる貫通配線基板の一例を示す断面図である。 本発明にかかる貫通配線基板の一例を示す断面図である。 本発明にかかる貫通配線基板の一例を示す斜視図である。 本発明にかかる貫通配線基板の一例における製造方法を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第一態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第一態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第一態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第一態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第二態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第二態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第二態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第二態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第三態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第三態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第三態様を示す平面図および断面図である。 本発明にかかる貫通配線基板の製造方法の第三態様を示す平面図および断面図である。 従来の貫通配線基板の一例を示す断面図である。 従来の貫通配線基板の製造方法を示す断面図である。 従来の貫通配線基板の製造方法において、貫通孔内にボイドが生じた状態を示す断面図である。 従来の貫通配線基板の製造方法における途中段階を示す断面図である。
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。
図１は、本発明にかかる貫通配線基板の一例である貫通配線基板１０の厚み方向に切った縦断面図である。この貫通配線基板１０は、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺とする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは、互いに非平行であり、且つ前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線Ｔ１及びＴ２に対して、前記台形の２つの側辺４ｐ及び４ｑがそれぞれ同じ側に傾いている。
前記台形の上底は、一方の主面２における貫通孔４の第一の開口部７が構成し、前記台形の下底は、他方の主面３における貫通孔４の第二の開口部８が構成し、前記台形の２つの側辺は、貫通孔４の内側面（辺４ｐ及び辺４ｑ）が構成する。図１では、前記上底の長さ＞前記下底の長さである。
図１において、垂線Ｔ１及びＴ２はそれぞれ前記台形の下底をなす２つの頂点（下底の両端）から対辺である上底を含む直線（基板１の一方の主面２）へ引かれている。図１の矢印で示すように、前記台形の側辺４ｐは垂線Ｔ１に対して左側に傾いており、前記台形の側辺４ｐは垂線Ｔ２に対して左側に傾いている。すなわち、側辺４ｐ及び４ｑは、それぞれ垂線Ｔ１及びＴ２に対して、同じ左側に傾いている。
図２は、本発明にかかる貫通配線基板の一例である貫通配線基板１０の厚み方向に切った縦断面図であり、図１と同じ断面を示す。ただし、図２では、基板１の両主面を貫く垂線Ｔに対する、前記側辺４ｐ及び４ｑの向きを示している。
すなわち、この貫通配線基板１０は、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺４ｐ及び４ｑとする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは互いに非平行であり、且つ前記台形の各々の側辺に沿う、一方の主面２から他方の主面３への２つの向き（矢印α及び矢印βで表される向き）は、基板１の両主面を貫く垂線Ｔに対して同じ側に向いている。
図２において、前記台形の各々の側辺に沿う、一方の主面２から他方の主面３への前記２つの向きが垂線Ｔに対して同じ側に向いているとは、矢印α及び矢印βの指し示す方向が、両方とも垂線Ｔに対して紙面の右側を向いていることをいう。
これに対して、仮に矢印αの指し示す方向が垂線Ｔに対して紙面の右側を向いていて、矢印ベータの指し示す方向が垂線Ｔに対して紙面の左側を向いている場合は、前記２つの向きが垂線Ｔに対して異なる側に向いているという。
貫通配線基板１０の上記説明を言い換えると、貫通配線基板１０は、単一の基板１を構成する一方の主面２と他方の主面３とを結ぶように貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、貫通孔４は一方の主面２及び他方の主面３に対して傾いて延伸し、且つ、その第一の開口部７から第二の開口部８へ向けて略テーパー状に細くなるものである。
図２の貫通配線基板１０の断面は、貫通孔４における第一の開口部７の中心部と第二の開口部８の中心部に沿った断面である。貫通孔４は一方の主面２及び他方の主面３に対して傾いて延伸している。すなわち、図３の斜視図に示すように、貫通孔４の中心軸Ｊが基板１の厚み方向とは異なる方向に延伸している。前記中心軸Ｊは、一方の主面２又は他方の主面３に平行な任意の面に含まれる貫通孔４の領域の中心を通るものである。なお、図１及び２は、図３のＸ−Ｘ線に沿う断面図である。
図２の断面図において、貫通孔４の相対する辺４ｐ及び辺４ｑが一方の主面２となす角をそれぞれ角度θ及び角度φとして表すと、角度θと角度φの和は１８０度（°）超である。ここで、角度θは鋭角であり、角度φは鈍角である。この場合、辺４ｐ及び辺４ｑは一方の主面２を貫く垂線Ｔに対して同じ側に向いている。また、貫通孔４の形状は、第一の開口部７から第二の開口部８へ向けて略テーパー状に細くなる。なお、辺４ｐ及び辺４ｑは、前記台形の２つの側辺である。
前記台形の２つの側辺が互いに非平行であり、且つ基板１の一方の主面２を貫く垂線Ｔに対して同じ側に向いて、貫通孔４が基板１の一方の主面２及び他方の主面３に対して傾いて延伸していることにより、一方の主面２における開口部７の位置と他方の主面３における開口部８の位置とを自由度高く設計することができるので、貫通配線基板１０の両面に実装するそれぞれのデバイスの各電極部の配置に合わせて、貫通配線６を自在に配することができる。
また、貫通孔４が、第一の開口部７から第二の開口部８へ向けて細くなる略テーパー状であることにより、貫通配線基板１０の製造時に、貫通孔４内に導体５を充填して貫通配線６を形成する際に、ボイド（空隙）の形成を抑制することができる。このため、欠陥となるボイドが無い貫通配線６が配された貫通配線基板１０は、その使用時における信頼性を高いものとすることができる。
以上で示した、本発明の貫通配線基板１０における基板１の材料としては、例えばガラス、サファイア、プラスチック、セラミックス等の絶縁体や、シリコン（Ｓｉ）等の半導体が挙げられる。これらの材料のなかでも、絶縁性の石英ガラスが好ましい。基板材料が石英ガラスであると、後述する貫通孔の内壁に絶縁層を形成する必要がなく、浮遊容量成分の存在等による高速伝送の阻害要因がない等の利点がある。
基板１の厚さ（一方の主面２から他方の主面３までの距離）としては、約１５０μｍ〜１ｍｍの範囲で適宜設定できる。
貫通配線基板１０に配された貫通孔４に充填する前記導体５としては、例えば金錫（Ａｕ−Ｓｎ）、銅（Ｃｕ）等が挙げられる。
本発明の貫通配線基板１０に備えられる貫通配線６のパターンは、以上の例示に限定されるものではなく、適宜設計することが可能である。
＜貫通配線基板の製造方法の第一態様＞
次に、本発明の貫通配線基板の一例である貫通配線基板１０を製造する方法の第一態様を図４〜図８に示す。
ここで、図４〜図８は、貫通配線基板１０を製造する基板１の平面図および断面図である。当該図中、（Ａ）は該基板１の平面図であり、（Ｂ）は該平面図のＸ−Ｘ線間に沿う基板１の断面図である。
本発明に係る貫通配線基板１０の製造方法の第一態様は、以下の工程Ａ〜Ｅの５工程を少なくとも有する。
ここで、該貫通配線基板１０は、図１を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺とする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは、互いに非平行であり、且つ前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線Ｔ１及びＴ２に対して、前記台形の２つの側辺４ｐ及び４ｑがそれぞれ同じ側に傾いている。
また、該貫通配線基板１０は、図２を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺４ｐ及び４ｑとする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは互いに非平行であり、且つ前記台形の各々の側辺に沿う、一方の主面２から他方の主面３への２つの向き（矢印α及び矢印βで表される向き）は、基板１の両主面を貫く垂線Ｔに対して同じ側に向いている。
すなわち、貫通配線基板１０は、単一の基板１を構成する一方の主面２と他方の主面３とを結ぶように貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、貫通孔４は一方の主面２及び他方の主面３に対して傾いて延伸し、且つ、その第一の開口部７から第二の開口部８へ向けて略テーパー状に細くなるものである。
＜工程Ａ＞
工程Ａでは、基板１の両主面を結ぶ貫通孔４となる領域をレーザー照射することにより改質する。
その方法の一例として、図４に示すように、基板１にレーザー光Ｌを照射して、基板１内に基板１の材料が改質されてなる改質部１６を形成する方法が挙げられる。改質部１６は、貫通配線６となる領域に設けられる。
基板１の材料としては、例えばガラス、サファイア、プラスチック、セラミックス等の絶縁体や、シリコン（Ｓｉ）等の半導体が挙げられる。これらの材料のなかでも、絶縁性の石英ガラスが好ましい。基板材料が石英ガラスであると、後述する貫通孔の内壁に絶縁層を形成する必要がなく、浮遊容量成分の存在等による高速伝送の阻害要因がない、等の利点がある。
基板１の厚さ（一方の主面２から他方の主面３までの距離）としては、約１５０μｍ〜１ｍｍの範囲で適宜設定できる。
レーザー光Ｌは、例えば基板１の一方の主面２側から照射され、基板１内の所望の位置で焦点Ｓを結ぶ。焦点Ｓを結んだ位置で、該基板１の材料が改質される。したがって、レーザー光Ｌを照射しながら焦点Ｓの位置を順次ずらして移動（走査）して、貫通孔４となる領域の全部に対して、焦点Ｓを結ぶことにより、改質部１６を形成することができる。
レーザー光Ｌの光源としては、例えばフェムト秒レーザーを挙げることができる。該レーザー光Ｌを照射することによって、例えば径が数μｍ〜数十μｍとした改質部１６を得ることができる。また、基板１内部におけるレーザー光Ｌの焦点Ｓを結ぶ位置を制御することにより、所望の形状を有する改質部１６を形成することができる。
そのレーザー照射の方法としては、例えば貫通孔４の第二の開口部８となる基板１に内在する第二の端部１８から、第一の開口部７となる第一の端部１７に向けてレーザー照射して改質する際、レーザー光を適宜走査して、第二の端部１８から第一の端部１７に向けて徐々に太くなる形状（すなわち、第一の端部１７から第二の端部１８に向けて細くなる略テーパー形状）の改質部１６を形成する方法が挙げられる。
本実施例では、第一の端部１７及び第二の端部１８の半径が、それぞれ１５μｍ及び５μｍとなるように、角度θ及び角度φが、それぞれ７０度及び１２０度となるように、改質部１６を形成した。
図４の断面図（Ｂ）に示した矢印は、レーザー光Ｌの焦点Ｓを走査する向きを表す。すなわち、前記矢印は、第二の端部１８から第一の端部１７まで該焦点Ｓを走査することを表す。このとき、矢印の向きで一筆書きの走査を行うことが、製造効率上好ましい。
以上のように、改質部１６を形成する際、レーザー光Ｌを照射する方向としては、基板１の一方または他方の主面からのみレーザー光Ｌを照射してもよいし、基板１の両主面からレーザー光Ｌを照射してもよい。
＜工程Ｂ＞
工程Ｂでは、工程Ａで形成した改質部１６を除去して、基板１の一方の主面２に第一の開口部７を有し、第二の開口部８となる第二の端部１８が基板１に内在する非貫通孔１４を形成する。
その方法の一例として、図５に示すように、改質部１６を形成した基板１をエッチング液（薬液）１９に浸漬して、改質部１６をエッチング（ウエットエッチング）することにより基板１から除去する方法が挙げられる。その結果、改質部１６が存在した部分に、非貫通孔１４（ブラインドビア）が形成される。本実施態様では基板１の材料として厚さ５００μｍの石英ガラス板を用い、エッチング液１９としてフッ酸（ＨＦ）を主成分とする溶液を用いた。このエッチングは、基板１の改質されていない部分に比べて改質部１６が非常に速くエッチングされる現象を利用するものであり、結果として改質部１６の形状に応じた非貫通孔１４を形成することができる。
前記エッチング液１９は特に限定されず、例えばフッ酸（ＨＦ）を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板１の材料に応じて、他の薬液を用いることもできる。
＜工程Ｃ＞
工程Ｃでは、工程Ｂで形成した非貫通孔１４の内壁および一方の主面２にシード層１５を形成する。
その方法の一例として、図６に示すように、まず５０ｎｍの厚さのチタン（Ｔｉ）薄膜をスパッタ法により成膜し、次いで１５０ｎｍの厚さの銅（Ｃｕ）薄膜をスパッタ法により成膜する二段階の成膜によって、Ｃｕ／Ｔｉ薄膜からなるシード層１５を形成する方法が挙げられる。
シード層１５の材質としては、前記チタン及び銅に限定されず、金（Ａｕ）や金錫（Ａｕ−Ｓｎ）を用いることができる。後段の工程Ｄで充填される導体５の材質に合わせて適宜選択すればよい。
＜工程Ｄ＞
工程Ｄでは、工程Ｃで形成したシード層１５を介して非貫通孔１６の内部に導体５を充填する。
その方法の一例として、図７に示すように、めっきする部分以外のシード層１５の表面をレジスト１３で覆った後、めっき液（不図示）に浸漬する方法が挙げられる。ここでは、非貫通孔１４の内壁及び第一の開口部７の周辺を除いて、レジスト１３をパターニングしてある。前記めっき液の成分としては、非貫通孔１４の充填に適した硫酸銅めっき液が好適に用いられる。
前記めっき液にレジストパターンを施した基板１を浸漬して、シード層１５と別途設けたアノード電極（不図示）との間に適当な電流を流すことにより、レジスト１３で覆われなかったシード層１５を介して、めっき金属である導体５が析出することにより非貫通孔１４内部に導体５が充填される。一方の主面上のシード層１５及びレジスト層１３は、導体５の充填終了後に適宜取り除かれる。
ここで非貫通孔１４の形状は、前述のように、第一の開口部７から第二の端部１８（第二の開口部８）に向けて略テーパー状に細くなるように加工されているため、導体５が第一の開口部７を閉塞して、非貫通孔１４内に導体５が充填されない領域（ボイド）を発生してしまうことを抑制することができる。すなわち、シード層１５が形成された非貫通孔１４は、第二の端部１８から第一の開口部７に向けて徐々に太くなる形状であるため、めっきによってシード層１５を介して導体５が析出するとき、細い側の第二の端部１８の方が太い側の第一の開口部よりも早く充填される。このため、充填された導体５内部に、欠陥となるボイドが発生することを抑制して、非貫通孔１４内に導体５を密に充填した非貫通配線１２を得ることができる。
＜工程Ｅ＞
工程Ｅでは、工程Ｄで形成した非貫通配線１２を有する基板１の他方の主面３を研削（研磨）して、非貫通孔１４及び非貫通配線１２をそれぞれ貫通孔４及び貫通配線６となし、他方の主面３に第二の開口部８を形成する。
より具体的には、他方の主面３を研削して、基板１に内在する第二の端部１８が他方の主面３に露呈するように、基板１を所望の厚さまで薄くする。また、所望により一方の主面２を研削してもよい。一方の主面２を研削することにより、第一の開口部７における導体５の表面を平滑にすることができる。
前記研削の方法としては、メカノケミカルポリシング（ＭＣＰ）等の物理・化学的方法を適用すればよい。
以上の工程Ａ〜Ｅにより、図８に示した貫通配線基板１０が得られる。
＜貫通配線基板の製造方法の第二態様＞
次に、本発明の貫通配線基板の一例である貫通配線基板１０を製造する方法の第二態様を図９〜図１２に示す。
ここで、図９〜図１２は、貫通配線基板１０を製造する基板１の平面図および断面図である。当該図中、（Ａ）は該基板１の平面図であり、（Ｂ）は該平面図のＹ−Ｙ線間に沿う基板１の断面図である。
本発明に係る貫通配線基板１０の製造方法の第二態様は、以下の工程Ｇ〜Ｊの４工程を少なくとも有する。
ここで、該貫通配線基板１０は、図１を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺とする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは、互いに非平行であり、且つ前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線Ｔ１及びＴ２に対して、前記台形の２つの側辺４ｐ及び４ｑがそれぞれ同じ側に傾いている。
また、該貫通配線基板１０は、図２を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺４ｐ及び４ｑとする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは互いに非平行であり、且つ前記台形の各々の側辺に沿う、一方の主面２から他方の主面３への２つの向き（矢印α及び矢印βで表される向き）は、基板１の両主面を貫く垂線Ｔに対して同じ側に向いている。
すなわち、貫通配線基板１０は、単一の基板１を構成する一方の主面２と他方の主面３とを結ぶように貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、貫通孔４は一方の主面２及び他方の主面３に対して傾いて延伸し、且つ、その第一の開口部７から第二の開口部８へ向けて略テーパー状に細くなるものである。
＜工程Ｇ＞
工程Ｇでは、基板１の両主面を結ぶ貫通孔４となる領域をレーザー照射することにより改質する。
その方法の一例として、図９に示すように、基板１にレーザー光Ｌを照射して、基板１内に基板１の材料が改質されてなる改質部１６を形成する方法が挙げられる。改質部１６は、貫通配線６となる領域に設けられる。
基板１の材料の説明、レーザー光Ｌの焦点Ｓにおける基板１の改質、レーザー光Ｌの光源の説明は、前述の貫通配線基板の製造方法の第一態様における説明と同じである。
レーザー光Ｌの照射の方法としては、例えば貫通孔４の第二の開口部８となる第二の端部１８から、第一の開口部７となる第一の端部１７に向けてレーザー照射して改質する際、レーザー光を適宜走査して、第二の端部１８から第一の端部１７に向けて徐々に太くなる形状（すなわち、第一の端部１７から第二の端部１８に向けて細くなる略テーパー形状）の改質部１６を形成する方法が挙げられる。
本実施例では、第一の端部１７及び第二の端部１８の半径が、それぞれ１５μｍ及び５μｍとなるように、角度θ及び角度φが、それぞれ７０度及び１２０度となるように、改質部１６を形成した。
図９の断面図（Ｂ）に示した矢印は、レーザー光Ｌの焦点Ｓを走査する向きを表す。すなわち、前記矢印は、第二の端部１８から第一の端部１７まで該焦点Ｓを走査することを表す。このとき、矢印の向きで一筆書きの走査を行うことが、製造効率上好ましい。
以上のように、改質部１６を形成する際、レーザー光Ｌを照射する方向としては、基板１の一方または他方の主面からのみレーザー光Ｌを照射してもよいし、基板１の両主面からレーザー光Ｌを照射してもよい。
＜工程Ｈ＞
工程Ｈでは、工程Ｇで形成した改質部１６を除去して、基板１の一方の主面２に第一の開口部７を有し、他方の主面３に第二の開口部８を有する貫通孔４を形成する。
その方法の一例として、図１０に示すように、改質部１６を形成した基板１をエッチング液（薬液）１９に浸漬して、改質部１６をエッチング（ウエットエッチング）することにより基板１から除去する方法が挙げられる。その結果、改質部１６が存在した部分に、貫通孔４（ビア）が形成される。本実施態様では基板１の材料として厚さ５００μｍの石英ガラス板を用い、エッチング液１９としてフッ酸（ＨＦ）を主成分とする溶液を用いた。このエッチングは、基板１の改質されていない部分に比べて改質部１６が非常に速くエッチングされる現象を利用するものであり、結果として改質部１６の形状に応じた貫通孔４を形成することができる。
そのほか、直線状に改質部を形成した後、エッチング液の選択比(改質層と非改質層のエッチングレートの比)が小さい液を適宜選択し、常に基板の片方の面からエッチングが進行するようにすることでテーパー形状の孔を形成することもできる。
前記エッチング液１９は特に限定されず、例えばフッ酸（ＨＦ）を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板１の材料に応じて、他の薬液を用いることもできる。
＜工程Ｉ＞
工程Ｉでは、他方の主面３に導体層２１を貼付する。
その方法の一例として、図１１に示すように、厚さ１ｍｍの銅板からなる導体層２１を治具（不図示）によって、他方の主面３に固着させる方法が挙げられる。
導体層２１の材質としては、銅に限定されず、チタン、金、金錫等の導電性物質からなるものが使用でき、その厚さは適宜設定される。
＜工程Ｊ＞
工程Ｊでは、工程Ｉで固着させた導体層２１を介して貫通孔４の内部に導体５を充填する。
その方法の一例として、導体層２１が他方の主面３に貼付された基板１をめっき液（不図示）に浸漬する方法が挙げられる。前記めっき液の成分としては、貫通孔４の充填に適した硫酸銅めっき液が好適に用いられる。
基板１を浸漬して、導電層２１と別途設けたアノード電極（不図示）との間に適当な電流を流すことにより、導電層２１が貫通孔４の第二の開口部８と接している部分を介して、めっき金属である導体５が析出することにより貫通孔４内部に導体５が充填される（図１２参照）。
ここで貫通孔４の形状は、前述のように、第一の開口部７から第二の開口部８に向けて略テーパー状に細くなるように加工されているため、導体５が第一の開口部７を閉塞して、貫通孔４内に導体５が充填されない領域（ボイド）を発生してしまうことを抑制することができる。すなわち、貫通孔４は、第二の開口部８から第一の開口部７に向けて徐々に太くなる形状であるため、めっきによって導電層２１を介して導体５が析出し、細い側の第二の開口部８から太い側の第一の開口部７向けて導体５が充填されるとき、貫通孔４内のめっき液がスムーズに置換し、貫通孔内に新鮮なめっき液が均一に満たされた状態となるため、析出異常のない安定しためっき成長が行われる。このため、充填された導体５内部に、欠陥となるボイドが発生することを抑制して、貫通孔４内に導体５を密に充填した貫通配線６を得ることができる。
貫通配線６が形成された貫通配線基板１０の他方の主面３から、導体層１５は適当な方法により除かれる。また、貫通配線基板１０の両主面を研磨することにより、第一の開口部７及び第二の開口部８に露呈する導体５の表面を平滑にしてもよい。
以上の工程Ｇ〜Ｊにより、図８に示した貫通配線基板１０が得られる。
ここで説明した第二態様の製造方法では、レジストパターニングや第二の主面３の研削等の工程が必須ではないため、前述の第一態様の製造方法と比べて、工程数を少なくすることができるので製造効率が良い。
また、第二の開口部８に接する導電層２１を介して導体５が析出するので、第二の開口部８から第一の開口部７に向けて導体５が貫通孔４を充填する傾向があり、ボイドの形成をより一層抑制することができる。
＜貫通配線基板の製造方法の第三態様＞
次に、本発明の貫通配線基板の一例である貫通配線基板１０を製造する方法の第三態様を図１３〜図１６に示す。
ここで、図１３〜図１６は、貫通配線基板１０を製造する基板１の平面図および断面図である。当該図中、（Ａ）は該基板１の平面図であり、（Ｂ）は該平面図のＺ−Ｚ線間に沿う基板１の断面図である。
本発明に係る貫通配線基板１０の製造方法の第三態様は、以下の工程Ｍ〜Ｐの４工程を少なくとも有する。
ここで、該貫通配線基板１０は、図１を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺とする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは、互いに非平行であり、且つ前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線Ｔ１及びＴ２に対して、前記台形の２つの側辺４ｐ及び４ｑがそれぞれ同じ側に傾いている。
また、該貫通配線基板１０は、図２を用いて説明したように、平版状の基板１を構成する一方の主面２と他方の主面３とを結ぶ貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、基板１の一縦断面おいて貫通孔４を見たとき、貫通孔４は、該貫通孔４の内側面を側辺４ｐ及び４ｑとする台形状をなし、前記台形の２つの側辺４ｐ及び４ｑは互いに非平行であり、且つ前記台形の各々の側辺に沿う、一方の主面２から他方の主面３への２つの向き（矢印α及び矢印βで表される向き）は、基板１の両主面を貫く垂線Ｔに対して同じ側に向いている。
すなわち、貫通配線基板１０は、単一の基板１を構成する一方の主面２と他方の主面３とを結ぶように貫通孔４を配し、その貫通孔４に導体５を充填してなる貫通配線６を備えた貫通配線基板１０であって、貫通孔４は一方の主面２及び他方の主面３に対して傾いて延伸し、且つ、その第一の開口部７から第二の開口部８へ向けて略テーパー状に細くなるものである。
＜工程Ｍ＞
工程Ｍでは、導体層２２を有する基材２３を、基板１の他方の面３に該導体層２２を接して貼付する。
その方法の一例として、図１３に示すように、厚さ５０μｍの銅薄膜からなる導体層２２が片面に設けられた樹脂製の基材２３を治具（不図示）を用いて、基板１の他方の面３に該導体層２２を接するように固着させる方法が挙げられる。
基材２３の片面に銅薄膜を形成する方法としては、例えばスパッタリング法が挙げられる。
導体層２２の材質としては、銅に限定されず、チタン、金、金錫等の導電性物質からなるものが使用でき、その厚さは適宜設定される。
基材２３の材質としては、樹脂に限定されず、Ｓｉ等からなる半導体基板や金属板であってもよい。その厚さは適宜設定される。
＜工程Ｎ＞
工程Ｎでは、基板１の両主面を結ぶ貫通孔４となる領域をレーザー照射することにより改質する。
その方法の一例として、図１４に示すように、基板１にレーザー光Ｌを照射して、基板１内に基板１の材料が改質されてなる改質部１６を形成する方法が挙げられる。改質部１６は、貫通配線６となる領域に設けられる。
基板１の材料の説明、レーザー光Ｌの焦点Ｓにおける基板１の改質、レーザー光Ｌの光源の説明は、前述の貫通配線基板の製造方法の第一態様における説明と同じである。
レーザー光Ｌの照射の方法としては、例えば貫通孔４の第二の開口部８となる第二の端部１８から、第一の開口部７となる第一の端部１７に向けてレーザー照射して改質する際、レーザー光を適宜走査して、第二の端部１８から第一の端部１７に向けて徐々に太くなる形状（すなわち、第一の端部１７から第二の端部１８に向けて細くなる略テーパー形状）の改質部１６を形成する方法が挙げられる。
本実施例では、第一の端部１７及び第二の端部１８の半径が、それぞれ１５μｍ及び５μｍとなるように、角度θ及び角度φが、それぞれ７０度及び１２０度となるように、改質部１６を形成した。
図１４の断面図（Ｂ）に示した矢印は、レーザー光Ｌの焦点Ｓを走査する向きを表す。すなわち、前記矢印は、第二の端部１８から第一の端部１７まで該焦点Ｓを走査することを表す。このとき、矢印の向きで一筆書きの走査を行うことが、製造効率上好ましい。
以上のように、改質部１６を形成する際、レーザー光Ｌを照射する方向としては、基板１の一方または他方の主面からのみレーザー光Ｌを照射してもよいし、基板１の両主面からレーザー光Ｌを照射してもよい。
＜工程Ｏ＞
工程Ｏでは、工程Ｐで形成した改質部１６を除去して、一方の主面２に第一の開口部７を有し、他方の主面３と導体層２２とが接する境界面に前記第二の開口部８を有する貫通孔４を形成する。
その方法の一例として、図１５に示すように、改質部１６を形成した基板１をエッチング液（薬液）１９に浸漬して、改質部１６をエッチング（ウエットエッチング）することにより基板１から除去する方法が挙げられる。その結果、改質部１６が存在した部分に、貫通孔４（ビア）が形成される。本実施態様では基板１の材料として厚さ５００μｍの石英ガラス板を用い、エッチング液１９としてフッ酸（ＨＦ）を主成分とする溶液を用いた。このエッチングは、基板１の改質されていない部分に比べて改質部１６が非常に速くエッチングされる現象を利用するものであり、結果として改質部１６の形状に応じた貫通孔４を形成することができる。
そのほか、直線状に改質部を形成した後、エッチング液の選択比(改質層と非改質層のエッチングレートの比)が小さい液を適宜選択し、常に基板の片方の面からエッチングが進行するようにすることでテーパー形状の孔を形成することもできる。
前記エッチング液１９は特に限定されず、例えばフッ酸（ＨＦ）を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板１の材料に応じて、他の薬液を用いることもできる。
＜工程Ｐ＞
工程Ｐでは、工程Ｍで基板１の他方の主面３に固着させた基材２３の片面に設けられた導電層２２を介して貫通孔４の内部に導体５を充填する。
その方法の一例として、導体層２２が他方の主面３に貼付された基板１をめっき液（不図示）に浸漬する方法が挙げられる。前記めっき液の成分としては、貫通孔４の充填に適した硫酸銅めっき液が好適に用いられる。
基板１を浸漬して、導電層２２と別途設けたアノード電極（不図示）との間に適当な電流を流すことにより、導電層２２が貫通孔４の第二の開口部８と接している部分を介して、めっき金属である導体５が析出することにより貫通孔４内部に導体５が充填される（図１６参照）。
ここで貫通孔４の形状は、前述のように、第一の開口部７から第二の開口部８に向けて略テーパー状に細くなるように加工されているため、導体５が第一の開口部７を閉塞して、貫通孔４内に導体５が充填されない領域（ボイド）を発生してしまうことを抑制することができる。すなわち、貫通孔４は、第二の開口部８から第一の開口部７に向けて徐々に太くなる形状であるため、めっきによって導電層２２を介して導体５が析出し、細い側の第二の開口部８から太い側の第一の開口部７向けて導体５が充填されるとき、貫通孔４内のめっき液がスムーズに置換し、貫通孔内に新鮮なめっき液が均一に満たされた状態となるため、析出異常のない安定しためっき成長が行われる。このため、充填された導体５内部に、欠陥となるボイドが発生することを抑制して、貫通孔４内に導体５を密に充填した貫通配線６を得ることができる。
貫通配線６が形成された貫通配線基板１０の他方の主面３から、導体層２２及び基材２３は適当な方法により除かれる。また、貫通配線基板１０の両主面を研磨することにより、第一の開口部７及び第二の開口部８に露呈する導体５の表面を平滑にしてもよい。
以上の工程Ｍ〜Ｐにより、図８に示した貫通配線基板１０が得られる。
ここで説明した第三態様の製造方法では、レジストパターニングや第二の主面３の研削等の工程が必須ではないため、前述の第一態様の製造方法と比べて、工程数を少なくすることができるので製造効率が良い。
また、第二の開口部８に接する導電層２２を介して導体５が析出するので、第二の開口部８から第一の開口部７に向けて導体５が貫通孔４を充填する傾向があり、ボイドの形成をより一層抑制することができる。
本発明の貫通配線基板を用いることにより、その両主面にデバイスを実装する３次元実装や、複数のデバイスを一つのパッケージ内でシステム化するシステムインパッケージ（ＳｉＰ）など、各種デバイスの高密度実装に好適に利用することができる。
１…基板１…一方の主面、３…他方の主面、４…貫通孔、５…導体、６…貫通配線、７…第一の開口部、８…第二の開口部、１０…貫通配線基板、１３…レジスト、１４…非貫通孔、１５…シード層、１６…改質部、１７…一方の端部、１８…他方の端部、１９…エッチング液、２１…導電層、２２…導電層、２３…基材、Ｌ…レーザー光線、Ｔ，Ｔ１，Ｔ２…垂線。

Claims (2)

  1. 平版状の基板を構成する一方の主面と他方の主面とを結ぶ貫通孔を配し、且つその貫通孔に導体を充填してなる貫通配線を備えた貫通配線基板、を製造する際に使用される材料基板であって、
    前記材料基板には、該材料基板の一方の主面に開口部を有するブラインドビアと、該ブラインドビアに充填された導体と、が備えられ、
    前記材料基板の一縦断面おいて、前記貫通配線基板の前記貫通孔となる、前記ブラインドビアを見たとき、
    前記ブラインドビアは、該ブラインドビアの内側面を側辺とする台形状をなし、
    前記台形の２つの側辺は、互いに非平行であり、且つ
    前記台形の上底又は下底をなす２つの頂点から、対辺を含む直線へ引かれる２本の垂線に対して、前記台形の２つの側辺がそれぞれ同じ側に傾いており、
    前記ブラインドビアに充填された導体が、前記ブラインドビアの開口部の周辺の前記一方の主面上まで延在するように設けられていることを特徴とする、貫通配線基板の材料基板。
  2. 前記導体は、めっき法により形成されたことを特徴とする請求項１に記載の、貫通配線基板の材料基板。
JP2009294989A 2009-12-25 2009-12-25 貫通配線基板の材料基板 Expired - Fee Related JP5600427B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009294989A JP5600427B2 (ja) 2009-12-25 2009-12-25 貫通配線基板の材料基板
EP10839574.0A EP2503859A4 (en) 2009-12-25 2010-12-24 THREADED THROUGH SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2010/073396 WO2011078345A1 (ja) 2009-12-25 2010-12-24 貫通配線基板及びその製造方法
CN2010800586357A CN102668728A (zh) 2009-12-25 2010-12-24 贯通布线基板及其制造方法
EP14166887.1A EP2763514A1 (en) 2009-12-25 2010-12-24 Interposer substrate and method of manufacturing the same
US13/529,729 US20120261179A1 (en) 2009-12-25 2012-06-21 Interposer substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294989A JP5600427B2 (ja) 2009-12-25 2009-12-25 貫通配線基板の材料基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013127533A Division JP2013225687A (ja) 2013-06-18 2013-06-18 貫通配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011134982A JP2011134982A (ja) 2011-07-07
JP5600427B2 true JP5600427B2 (ja) 2014-10-01

Family

ID=44195870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294989A Expired - Fee Related JP5600427B2 (ja) 2009-12-25 2009-12-25 貫通配線基板の材料基板

Country Status (5)

Country Link
US (1) US20120261179A1 (ja)
EP (2) EP2763514A1 (ja)
JP (1) JP5600427B2 (ja)
CN (1) CN102668728A (ja)
WO (1) WO2011078345A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022792B2 (ja) 2012-03-30 2016-11-09 国立大学法人東北大学 集積化デバイス及び集積化デバイスの製造方法
KR101857336B1 (ko) 2013-04-04 2018-05-11 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 기판을 분리시키기 위한 방법 및 장치
WO2014161534A2 (de) 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren und vorrichtung zum einbringen von durchbrechungen in ein substrat sowie ein derart hergestelltes substrat
DE102013103370A1 (de) * 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren zum Einbringen von Durchbrechungen in ein Glassubstrat sowie ein derart hergestelltes Glassubstrat
DE102014113339A1 (de) 2014-09-16 2016-03-17 Lpkf Laser & Electronics Ag Verfahren zur Erzeugung von Ausnehmungen in einem Material
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
JP6762793B2 (ja) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP2018120122A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
JP2019105721A (ja) * 2017-12-12 2019-06-27 株式会社ジャパンディスプレイ 表示装置
JP7407499B2 (ja) * 2017-12-26 2024-01-04 株式会社ディスコ 凹部又は貫通孔の形成方法、電極の形成方法
DE102019111634A1 (de) * 2019-05-06 2020-11-12 Lpkf Laser & Electronics Ag Verfahren zur Herstellung von Mikrostrukturen in einem Glassubstrat
DE102020114195A1 (de) 2020-05-27 2021-12-02 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zum Einbringen einer Ausnehmung in ein Substrat
EP4011846A1 (en) * 2020-12-09 2022-06-15 Schott Ag Method of structuring a glass element and structured glass element produced thereby
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9212760U1 (de) * 1992-09-23 1992-11-05 Hoechst Ag, 65929 Frankfurt Leiterplatte für gedruckte Schaltungen
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
JP4449975B2 (ja) * 2001-12-25 2010-04-14 日立化成工業株式会社 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2005026476A (ja) * 2003-07-02 2005-01-27 Fujikura Ltd 配線基板および配線基板の製造方法
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
JP2006032476A (ja) * 2004-07-13 2006-02-02 Fujikura Ltd ビアフィリングめっき方法
TWI246384B (en) * 2004-11-22 2005-12-21 Benq Corp Multi-layer printed circuit board layout and manufacturing method thereof
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
CN102668728A (zh) 2012-09-12
EP2503859A1 (en) 2012-09-26
EP2503859A4 (en) 2013-11-20
JP2011134982A (ja) 2011-07-07
US20120261179A1 (en) 2012-10-18
EP2763514A1 (en) 2014-08-06
WO2011078345A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5600427B2 (ja) 貫通配線基板の材料基板
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
JP2004311919A (ja) スルーホールフィル方法
JP2008053568A (ja) 半導体装置および半導体装置の製造方法
JP2003017558A (ja) 半導体装置およびその製造方法
CN103943600A (zh) 在芯片和基板之间的新型端接和连接
TW200938044A (en) Method for manufacturing wiring board
JP2009147241A (ja) 回路基板およびその製造方法並びに回路モジュール
JP6672859B2 (ja) 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法
JP4634735B2 (ja) 多層配線基板の製造方法
CN108463065B (zh) 基板及用于制造该基板的方法
JP5708762B2 (ja) 貫通電極基板の製造方法
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP2013225687A (ja) 貫通配線基板及びその製造方法
JP5453763B2 (ja) 貫通電極基板の製造方法
JP2007165497A (ja) 多層配線基板
KR20100023805A (ko) 전도성 비아 형성
JP4598438B2 (ja) 多層配線基板の製造方法
JP4268563B2 (ja) 多層配線基板およびその製造方法
WO2022173057A1 (ja) 貫通電極基板
JP7485223B2 (ja) プリント配線板
JP5228094B2 (ja) 半導体装置および半導体装置の製造方法
JP2012169669A (ja) 半導体装置
WO2023085366A1 (ja) 貫通電極基板、実装基板及び貫通電極基板の製造方法
TWI803002B (zh) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140722

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140818

R151 Written notification of patent or utility model registration

Ref document number: 5600427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees