JP6217465B2 - 配線構造の作製方法、配線構造、及びこれを用いた電子機器 - Google Patents

配線構造の作製方法、配線構造、及びこれを用いた電子機器 Download PDF

Info

Publication number
JP6217465B2
JP6217465B2 JP2014044181A JP2014044181A JP6217465B2 JP 6217465 B2 JP6217465 B2 JP 6217465B2 JP 2014044181 A JP2014044181 A JP 2014044181A JP 2014044181 A JP2014044181 A JP 2014044181A JP 6217465 B2 JP6217465 B2 JP 6217465B2
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring structure
resist pattern
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014044181A
Other languages
English (en)
Other versions
JP2015170713A (ja
Inventor
池田 淳也
淳也 池田
中田 義弘
義弘 中田
剛司 神吉
剛司 神吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2014044181A priority Critical patent/JP6217465B2/ja
Publication of JP2015170713A publication Critical patent/JP2015170713A/ja
Application granted granted Critical
Publication of JP6217465B2 publication Critical patent/JP6217465B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、配線構造の作製方法と配線構造、及びこれを用いた電子機器に関する。
近年、電子機器に対する小型化、高性能化及び低価格化の要求に伴い、半導体チップの微細化や、多端子化が進められている。半導体チップの微細化や多端子化に伴って、半導体チップを搭載する回路基板の微細化、多層化や、実装の高密度化が求められている。近年では、回路配線に用いられる配線幅が5μmを下回ってきており、従来にはなかった絶縁耐圧などの問題が浮上してきている。特に、配線間の間隔が小さくなると、配線断面の角部への電界集中によって電荷が放電され絶縁不良が生じる。
一般に、配線幅が1〜10μmのレベルの微細な配線は、サブトラクト法よりも微細化が可能なセミアディティブ法(SAP)と呼ばれる工法で作製される。セミアディティブ法は、図1(A)に示すように、基板上の下地絶縁膜111に、チタン(Ti)等の密着層112を介して銅(Cu)薄膜113を形成し、TiとCuの積層上に配線形状を反映したレジストパターン114を形成する。一般的なレジストを用いると、現像時にレジスト膜の上部から溶け出すので、ほとんどの場合、レジストパターン114の開口125の上端が広く、底部が狭くなる。図1(B)に示すように開口125内に配線材料を形成して、その後にレジストパターン114と不要な部分のCu薄膜113を除去すると、図1(C)に示すように、配線118の上面の幅が配線118の底部の幅よりも広くなる。配線118の下部では隣接する配線との間で適正な距離が保たれていても、配線118の上部で隣接する配線との距離が近接する。この状態で隣接する配線118間に電位差があると、配線118の角部Cに電界が集中して配線上部で絶縁破壊を起こす。
配線断面の鋭角部分への電界集中を防止するために、配線の断面形状で、底面の幅よりも配線高さ方向の中央部での配線幅を一定の割合で大きくし、配線上部の断面形状を円弧状にする構成が提案されている(たとえば、特許文献1参照)。この方法では、電気めっきで金属配線を形成する際に、光沢剤と平滑剤を適宜に添加して電流密度を調整することで配線のトップを円弧状にするか、あるいは配線形成後にソフトエッチングで円弧を形成している。
特開2006−196656号公報
微細な配線サイズでも絶縁破壊を防止して信頼性を維持することのできる配線構造の作製技術を提供する。
一つの態様では、配線構造の作製方法は、
基板上の絶縁膜上にめっき用シード層を形成し、
前記めっき用シード層上に、配線パターンに対応する開口を有するレジストパターンを形成し、
電解めっきにより前記開口内に配線層を形成し、
前記レジストパターンの表面に撥水化処理を施し、
前記撥水化処理の後に、前記配線層の幅方向の断面で両端部を除く領域に、前記配線層と異なる金属材料の無電解めっき層を成長し、
前記レジストパターンを除去してから、前記無電解めっき層をマスクとして、前記配線層の露出する角部と前記シード層の不要部分とを同時にエッチング除去して断面形状が樽型の配線を形成する。
微細な配線サイズであっても絶縁破壊を防止して信頼性を維持することができる。
一般的なSAP法で形成される微細配線の問題点を示す図である。 実施形態の配線構造の作製工程図である。 実施形態の配線構造の作製工程図である。 実施形態の配線構造を示す図である。 撥水処理後の無電解めっき膜の形成を示す図である。 実施形態の変形例1による配線構造の作製工程図である。 実施形態の変形例2による配線構造の作製工程図である。
図2及び図3は、実施形態の配線構造の作製工程図である。実施形態では、セミアディティブ法で形成された微細な配線パターンを有する場合でも、隣接する配線間での絶縁耐性を維持することのできる配線構造の作製方法と、この方法により作製された配線構造を提供する。これを実現するために、電解めっきで形成される銅(Cu)等の良導体の配線の上面に、配線のエッジ又は角部を除く領域に無電解めっき膜を自己整合的に形成し、ウェットエッチングにて配線上部のエッジ(角部)とシード層とを溶解させる。この方法により、配線の底部と上面に配線材料とは異なる材料の金属膜を有し、かつ配線の断面形状が配線の底部と上端部よりも中央部の幅の方が大きい樽型の配線が形成される。さらに、配線上部の金属膜は、配線の幅方向に中央部が盛り上がった円弧状の断面形状を有する。この構成は電界が集中するコーナー部を排除し、隣接する配線間の近接化を防止して、絶縁耐性を向上することができる。
まず、図2(A)に示すように、図示しない基板上に下地絶縁膜11を形成する。基板は、半導体チップを搭載するコア基板、ウェハレベルパッケージ(WLP)基板、マルチチップパッケージ(MCP)基板、インターポーザ基板など、微細な配線パターンを有する層が形成される任意の基板である。下地絶縁膜11は、耐熱性、耐薬性が良好なポリイミド等の樹脂材料、あるいは樹脂中にガラス繊維やガラス粒子を混合した絶縁材料等で形成されている。
次に、図2(B)に示すように、下地絶縁膜11上にシード層15を形成する。シード層15は、たとえば下地金属膜12とめっき電極となる薄膜13の積層であり、スパッタ法、めっき法、蒸着など、任意の方法で成膜する。下地金属膜12は、下地絶縁膜11との密着性を確保する膜であり、一例としてTi、Mo,Co、Pd等のターゲットを用いたスパッタリングにより5〜30nmの厚さに形成する。続いて、銅(Cu)、金(Au)、銀(Ag)などの良導性のターゲットを用いて厚さ80〜300nmの薄膜13を形成して、積層のシード層15とする。
次に、図2(C)に示すように、シード層15上にめっきレジストパターン14を形成する。めっきレジストパターン14は、シード層15上にたとえばポジ型のフォトレジストを塗布し、配線パターンを露光転写し現像することで形成される。レジストパターン14は、配線パターンに対応する開口25を有するが、現像液によるレジスト材料の溶解の関係で、開口25の上端部の幅が底部の幅よりも広くなっている。開口25内にシード層15の一部が露出する。
次に、図2(D)に示すように電解めっきにより開口25内に配線層16を成長する。電解めっき液に硫酸銅などを用いる場合、開口25内にCu層16が成長する。成長するCu層16の厚さは、たとえば2〜5μmである。
次に、図3(A)に示すように、ウェハ表面に撥水化処理を施す。撥水化処理は、たとえばCF4、CHF3、C2HF5などのフッ化炭素ガスのプラズマ照射により行う。フッ化炭素ガスと窒素やアルゴン等の不活性ガスとの混合ガス、またはフッ化炭素ガスと酸素の混合ガスでプラズマ照射してもよい。有機樹脂材料で形成されるレジストパターン14は、Cu層16と比較して表面の水素基や炭化水素基がフッ素(F)ラジカルやCF3ラジカルと置換されやすく、レジストパターン14の表面が優先的に撥水化される。Cu層16をマスクで覆ってレジストパターン14の表面にゲル状の撥水剤を塗布して紫外線照射することにより撥水処理してもよいし、薬液処理による撥水化であってもよい。フッ化炭素ガスのプラズマ照射により撥水化処理を行う場合は、たとえば、CF4ガスを流量200 SCCMで供給し、13.56MHzの高周波、電源パワー500W、圧力15Paで30秒間照射する。
次に、図3(B)に示すように、無電解めっきにより、Cu層16上に無電解めっき層17を選択的に形成する。図3(A)の工程で、レジストパターン14が撥水化処理されているため、Cu層16の表面のうち、レジストパターン14との境界付近では無電解めっき液がつきにくく、中央部分から無電解めっき層17が成長する。レジストパターン14の撥水化により、Cu層16の表面が相対的に親水性となり、無電解めっき時の液回りがCu層16上で良好になる。その結果、Cu層16の端部(レジストパターン14との境界)から離れた領域から無電解めっき層17が自己整合的に成長し、断面が円弧状の形状が得られる。無電解めっき層17として、たとえば、NiP(ニッケル・リン),CoP(コバルト・リン),CoWP(コバルト・タングステン・リン)、CoWB(コバルト・タングステン・ホウ素)等の膜を20nm〜100nmの厚さに形成する。一例として、中央部の厚さが40〜60nmのNiPの無電解めっき層17を形成する。
次に、図3(C)に示すように、レジストパターン14を除去する。レジストパターン14の除去後は、無電解めっき層17で覆われていない領域のCu層16の上部エッジが露出して、鋭角の角部を構成している。
次に、図3(D)に示すように、無電解めっき層17をマスクとして、Cu層16の露出した上部エッジと、不要な部分のCu薄膜13をエッチング除去する。この例では、エッチング液として銅エッチング液を用いたウェットエッチングとする。このウェットエッチングにより、Cu層16の角がとれて断面が樽型の配線層18になる。
最後に、図4に示すように、Ti等の密着層12をフッ酸等のエッチング液で除去して配線構造20を得る。配線構造20は、シード層15の一部と配線層18が一体となった断面形状が樽型のCu配線19を有し、Cu配線19の底部に金属(密着)層12を、Cu配線19の上面に断面が円弧状の無電解めっき層17を有する。その後、全面に絶縁膜22を塗布して一層分の配線層が完成する。絶縁膜22はたとえば、下地絶縁膜11と同様に樹脂絶縁膜や、ガラス繊維入りの絶縁膜である。
図5は、撥水化処理後に形成される実施形態の無電解めっき層17を、撥水化処理を行わないで形成される無電解めっき層117と比較して示す図である。図5(A)では、撥水化処理が行われていないので、無電解めっき液がCu層16の表面に万遍なくゆきわたり、Cu層16の表面に膜厚が均一な無電解めっき層117が形成される。
これに対し、図5(B)ではレジストパターン14の撥水化によって、レジストパターン14との境界近傍のCu層16には無電解めっき液が回りにくい。その結果、Cu層16の中央部から優先的に無電解めっき層17が成長して、配線幅方向に沿った断面で円弧状の無電解めっき層17が形成される。無電解めっき層17をマスクとしてウェットエッチングすることで、Cu層16のエッジ(角)部と、シード層15のうちの不要な部分のCu薄膜13を一度に除去することができる。また、無電解めっき層17自体が円弧状の断面形状で角部を有しないため、配線構造20の全体で電界の集中を防止することができる。
図6は、実施形態の変形例1の作製方法を示す図である。変形例1では、Cu層16のエッチング速度を制御して、精度よく断面形状が樽型の配線構造を実現する。
図3(c)の工程、すなわちウェハ表面を撥水化処理してレジストパターン14との境界近傍を除くCu層16の表面領域に自己整合的に無電解めっき層17を形成し、その後レジストパターン14を除去する工程までは、上述した実施形態と同じなので説明を省略する。
レジストパターン4を除去した後、図6(A)に示すように、エッチング液26にプラスの電荷を印加し、シード層15にマイナスの電荷を印可してエッチングを行う。エッチング液26にプラスの電荷を印加することで、Cu層16からCu2+イオンが溶けにくい状態となって、エッチング速度を緩やかに制御することができる。その結果、図6(B)に示すように樽型のCu配線18を精度よく形成することができる。同時に、シード層15のCu薄膜13の不要な部分を除去することができる。その後、Ti密着層12の不要な部分をフッ酸等のエッチング液にて除去し、絶縁膜22を形成することで、図6(C)の配線構造20が実現する。
図7は、実施形態の変形例2の作製方法を示す図である。図7(A)で、図3(A)と同様に、ウェハ表面を撥水化処理する。これにより、レジストパターン14の表面が撥水性となり、Cu層16の表面が相対的に無電解めっき液に対して親水性となる。
次に、図7(B)で、図3(B)と同様に、Cu層16上にレジストパターン14との境界近傍を除く領域に自己整合的に無電解めっき層17を形成する。ここまでは、上述した実施形態と同様である。
次に、図7(C)で、レジストパターン14を除去した後に酸素プラズマ処理を施す。酸素プラズマ照射により、露出した部分のCu層が酸化されて酸化銅31が形成される。具体的には、無電解めっき層17で覆われていないCu層16の角部と、シード層15のCu薄膜13の露出部分が酸化銅31となる。
次に、図7(D)で、希硫酸にて酸化銅31をエッチング除去する。この方法によっても、精度よく幅方向の断面形状が樽型の配線を実現することができる。その後、Ti密着層12の不要な部分をフッ酸で除去する。これによって、樽型のCu配線19の底部にTi密着層12を有し、上面に断面形状が円弧状の無電解めっき層17を有する配線構造20が得られる。その後、全面に樹脂、ガラスクロス等で絶縁膜22を形成する。
実施形態あるいは変形例の手法により、従来は配線上部で絶縁破壊を起こしていた配線サイズでも、絶縁破壊を低減して信頼性の高い配線構造を形成することができる。従来構造と異なり、配線の角部(エッジ)への電界集中による配線材料のイオンの溶出(イオンマイグレーション)を防止して、隣接配線との短絡不良を低減することができる。
多層プリント基板、LSIパッケージ基板、WLPやMCP等の配線基板の配線の信頼性を向上することができ、中でも、HAST(Highly Accelerated temperature and humidity Stress Test)試験による耐圧性能を向上することができる。従来構造では3μmL/S(配線幅3μm、配線間スペース3μm)程度の配線密度がHAST耐性的に限界であったが、本発明の構造、手法をとることにより、2μmL/S程度のサイズでも安定してHAST試験に耐える配線を製造することができる。これらの配線基板は、コンピュータ、サーバ、ルータ、光通信機器、医療機器などの電子機器に適用することができ、製品の信頼性も向上する。
上述した例では、Cu配線を例にとって説明したが、NiやAuなどの良導性の配線を電解めっきにて形成してもよい。この場合も、電解めっき後のウェハに撥水化処理を施して、配線層16上面のエッジを除く領域に自己整合的に無電解めっき層17を成長することができる。無電解めっき層17をマスクとして配線層16のエッジ(角部)をエッチング除去するとともに、シード層となる薄膜の不要部分を除去することができ、効率良く樽型の配線を形成することができる。樽型の断面形状は電界集中を防止でき、隣接する配線間の間隔を適切に維持することができる。
以下の説明に対し、以下の付記を提示する。
(付記1)
基板上の絶縁膜上にめっき用シード層を形成し、
前記めっき用シード層上に、配線パターンに対応する開口を有するレジストパターンを形成し、
電解めっきにより前記開口内に配線層を形成し、
前記レジストパターンの表面に撥水化処理を施し、
前記撥水化処理の後に、前記配線層の幅方向の断面で両端部を除く領域に、前記配線層と異なる金属材料の無電解めっき層を成長し、
前記レジストパターンを除去してから、前記無電解めっき層をマスクとして、前記配線層の露出する角部と前記シード層の不要部分とを同時にエッチング除去して断面形状が樽型の配線を形成する、
ことを特徴とする配線構造の作製方法。
(付記2)
前記エッチング除去はウェットエッチングであり、エッチング液にプラスの電荷を印加し、前記シード層にマイナスの電荷を印加してエッチング速度を制御することを特徴とする付記1に記載の配線構造の作製方法。
(付記3)
前記レジストパターンの除去後に、前記無電解めっき層をマスクとして、前記配線層の露出する角部と前記シード層の不要部分とを酸化して金属酸化物を形成し、前記金属酸化物をウェットエッチングにて除去することを特徴とする付記1に記載の配線構造の作製方法。
(付記4)
前記無電解めっき層は、前記撥水化処理により、前記配線層の上面の幅方向の中央部で盛り上がった断面が円弧状に形成されることを特徴とする付記1〜3のいずれかに記載の配線構造の作製方法。
(付記5)
前記撥水化処理は、フッ化炭素ガスによるプラズマ照射であることを特徴とする付記1〜4のいずれかに記載の配線構造の作製方法。
(付記6)
前記配線層は銅の配線層であり、前記無電解めっき層は、NiP、CoP、CoWP、及びCoWBから選択されることを特徴とする付記1〜5のいずれかに記載の配線構造の作製方法。
(付記7)
幅方向の断面形状が樽型の配線層と、
前記配線層の上面に位置し、前記配線層と異なる金属材料で形成され、前記幅方向に円弧状の断面形状を有する第1金属層と、
を有することを特徴とする配線構造。
(付記8)
前記配線層は銅配線層であり、前記第1金属層は、NiP、CoP、CoWP、及びCoWBから選択されることを特徴とする付記7に記載の配線構造。
(付記9)
前記配線層の底部に位置し、前記配線層と異なる金属材料の第2金属層を有することを特徴とする付記7に記載の配線構造。
(付記10)
付記7〜9のいずれかに記載の配線構造を有する基板と、
前記基板に搭載される電子部品と、
を有する電子機器。
11 下地絶縁膜
12 密着層
13 金属薄膜
14 レジストパターン
15 シード層
16 配線層
17 無電解めっき層(第1金属層)
18 エッチング後の配線層
19 配線
25 開口
26 エッチング液

Claims (6)

  1. 基板上の絶縁膜上にめっき用シード層を形成し、
    前記めっき用シード層上に、配線パターンに対応する開口を有するレジストパターンを形成し、
    電解めっきにより前記開口内に配線層を形成し、
    前記レジストパターンの表面に撥水化処理を施し、
    前記撥水化処理の後に、前記配線層の幅方向の断面で両端部を除く領域に、前記配線層と異なる金属材料の無電解めっき層を成長し、
    前記レジストパターンを除去してから、前記無電解めっき層をマスクとして、前記配線層の露出する角部と前記シード層の不要部分とを同時にエッチング除去して断面形状が樽型の配線を形成する、
    ことを特徴とする配線構造の作製方法。
  2. 前記エッチング除去はウェットエッチングであり、エッチング液にプラスの電荷を印加し、前記シード層にマイナスの電荷を印加してエッチング速度を制御することを特徴とする請求項1に記載の配線構造の作製方法。
  3. 前記レジストパターンの除去後に、前記無電解めっき層をマスクとして、前記配線層の露出する角部と前記シード層の不要部分とを酸化して金属酸化物を形成し、前記金属酸化物をウェットエッチングにて除去することを特徴とする請求項1に記載の配線構造の作製方法。
  4. 前記無電解めっき層は、前記撥水化処理により、前記配線層の上面の幅方向の中央部で盛り上がった断面が円弧状に形成されることを特徴とする請求項1〜3のいずれか1項に記載の配線構造の作製方法。
  5. 幅方向の断面形状が樽型の配線層と、
    前記配線層の上面に位置し、前記配線層と異なる金属材料で形成され、前記幅方向に円弧状の断面形状を有する第1金属層と、
    を有することを特徴とする配線構造。
  6. 請求項5に記載の配線構造を有する基板と、
    前記基板に搭載される電子部品と、
    を有する電子機器。
JP2014044181A 2014-03-06 2014-03-06 配線構造の作製方法、配線構造、及びこれを用いた電子機器 Expired - Fee Related JP6217465B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014044181A JP6217465B2 (ja) 2014-03-06 2014-03-06 配線構造の作製方法、配線構造、及びこれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014044181A JP6217465B2 (ja) 2014-03-06 2014-03-06 配線構造の作製方法、配線構造、及びこれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2015170713A JP2015170713A (ja) 2015-09-28
JP6217465B2 true JP6217465B2 (ja) 2017-10-25

Family

ID=54203192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044181A Expired - Fee Related JP6217465B2 (ja) 2014-03-06 2014-03-06 配線構造の作製方法、配線構造、及びこれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP6217465B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439652B2 (ja) * 2020-06-02 2024-02-28 トヨタ自動車株式会社 配線基板の製造方法
JPWO2022102357A1 (ja) * 2020-11-10 2022-05-19
JP2022127486A (ja) 2021-02-19 2022-08-31 トヨタ自動車株式会社 配線基板の製造方法
WO2023026403A1 (ja) * 2021-08-25 2023-03-02 株式会社レゾナック 樹脂硬化膜、半導体装置、及び半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6487781A (en) * 1987-09-30 1989-03-31 Canon Kk Partial plating method
JPH10107394A (ja) * 1996-09-26 1998-04-24 Ibiden Co Ltd セラミック配線基板
JP4663394B2 (ja) * 2005-05-11 2011-04-06 ダイセルポリマー株式会社 難めっき性被覆剤及びめっきの前処理方法
JP2007039709A (ja) * 2005-07-29 2007-02-15 Fujifilm Holdings Corp 導電性パターン形成方法

Also Published As

Publication number Publication date
JP2015170713A (ja) 2015-09-28

Similar Documents

Publication Publication Date Title
TWI291221B (en) Printed circuit board, flip chip ball grid array board and method of fabricating the same
WO2014192270A1 (ja) 貫通電極付き配線基板、その製造方法及び半導体装置
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
US11876012B2 (en) Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the same
TW201840255A (zh) 電路板結構及其形成方法
TWI550768B (zh) 半導體裝置及其形成方法
US7563703B2 (en) Microelectronic interconnect device comprising localised conductive pins
JP2016092245A (ja) 電子デバイス装置及びその製造方法
US20140042122A1 (en) Method of manufacturing printed circuit board
JP2015156424A (ja) 印刷回路基板、半導体装置、およびそれらの製造方法
JP5942867B2 (ja) 半導体装置の製造方法
KR20100111858A (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
JP2011258871A (ja) 回路基板及びその製造方法
JP2019012771A (ja) 回路基板、電子装置、及び、回路基板の製造方法
JP7172105B2 (ja) 配線基板、配線基板を有する半導体装置、および半導体装置の作製方法
JP2004022898A (ja) 半導体装置及びその製造方法
JP2013084842A (ja) 配線構造及びその製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
KR101558579B1 (ko) 인쇄회로기판 및 그 제조방법
JP2001332577A (ja) 半導体装置の製造方法
TWI621379B (zh) 電路板及其製造方法
KR100841777B1 (ko) 솔더 범프 제조공정
JP2017011147A (ja) 配線板および配線板の製造方法
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170911

R150 Certificate of patent or registration of utility model

Ref document number: 6217465

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees