CN102668728A - 贯通布线基板及其制造方法 - Google Patents

贯通布线基板及其制造方法 Download PDF

Info

Publication number
CN102668728A
CN102668728A CN2010800586357A CN201080058635A CN102668728A CN 102668728 A CN102668728 A CN 102668728A CN 2010800586357 A CN2010800586357 A CN 2010800586357A CN 201080058635 A CN201080058635 A CN 201080058635A CN 102668728 A CN102668728 A CN 102668728A
Authority
CN
China
Prior art keywords
hole
interarea
substrate
circuit board
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800586357A
Other languages
English (en)
Inventor
山本敏
铃木孝直
松山雅美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Publication of CN102668728A publication Critical patent/CN102668728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明的贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔填充导体而成。在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行。所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点与所述第1主面或者所述第2主面垂直的2条垂线，分别向相同侧倾斜。

Description

贯通布线基板及其制造方法
技术领域
本发明涉及具有贯通基板的内部的贯通布线的贯通布线基板及其制造方法。
本申请基于2009年12月25日向日本国提出的特愿2009－294989号主张优先权，并将其内容援引至此。
背景技术
以往，使用设置贯通该基板的内部的贯通布线的方法，作为电连接单独安装于基板的第1主面（一主面）与第2主面（另一主面）的器件之间的方法。
作为贯通布线基板的一个例子，专利文献1中记载有具备下述贯通布线的贯通布线基板，即该贯通布线向具有在与基板的厚度方向不同的方向上延伸的部分的贯通孔填充导体而成。
作为这样的一个例子，可以举出图17所示的贯通布线基板。该贯通布线基板100具备：由石英玻璃等构成的基板101；以及贯通布线106，其向形成为连结该基板101的第1主面102与侧面103的贯通孔104填充铜（Cu）、钨（W）、金锡（Au－Sn）等导体105而成。
以往，为了在基板101的内部形成这样的贯通布线106，使用下述方法：形成在基板101的内部倾斜地延伸的贯通孔104后，利用镀敷法、溅射法、熔融金属填充法、CVD法、超临界成膜法等，向所述贯通孔104内填充所述导体105。
在这些方法中，由于与半导体工艺的配合性等，经常使用基于镀敷法的导体的填充。
作为一个例子，图18A～18D表示基于电镀的贯通布线基板100的以往的制造方法。首先，在基板101的内部形成沿相对于基板101的第1主面102倾斜的方向延伸的贯通孔104（图18A）。接着，在其内壁面以及第1主面102形成用于电镀的晶种层115（图18B）。接下来，在第1主面102的晶种层115上通过抗蚀剂113施以适当的图案（图18C）。之后，为了利用电镀在贯通孔104内填充导体105，将基板101浸渍于镀敷液，在晶种层115与另设置于镀敷液内的阳极电极（不图示）之间流动适当的电流。由此，在贯通孔104内析出导体105来形成贯通布线106（图18D）。之后，通过适当的方法，除去第1主面102上的晶种层115以及抗蚀剂113，来得到贯通布线基板100（图17）。图17中省略了晶种层115。
上述说明了使用电镀法在贯通孔内填充导体的方法，利用无电镀法也能够在贯通孔内填充导体。
专利文献1：日本特开2006－303360号公报
然而，在所述以往的制造方法中，经常会发生下述问题：镀敷时在贯通孔104的内部形成有未填充导体105的孔隙（空隙）109，该孔隙109残留在贯通孔104内，导体105就堵塞了贯通孔104的开口部107（图19）。若产生孔隙109，则其内部会残留镀敷液等异物，成为导电性降低、龟裂等的原因。结果，有可能对贯通布线106、贯通布线基板100以及安装的电子器件造成不少恶劣的影响。
发明内容
本发明鉴于上述情况而提出，课题在于提供配置有填充于贯通孔内的导体中不存在成为缺陷的孔隙的贯通布线的贯通布线基板、以及可以抑制向贯通孔或者非贯通孔中填充导体时的孔隙的产生的贯通布线基板的制造方法。
本发明者们深入研究了以往的制造方法中的问题，得到了解决贯通孔104的开口部107以及108的形状中的问题的以下的线索（参照图20）。即，开口部107以及108的剖面上分别具有形状尖的部分110以及111。这里，根据镀敷的性质，镀敷会优先在该尖的部分110以及111生长。因此，在向贯通孔104的内部填充导体105前，该开口部107以及108堵塞而产生孔隙109。由此，本发明者们得以发现以下的解决方法。
（1）本发明的贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成。在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行。所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜。
（2）贯通布线基板的制造方法是下述贯通布线基板的制造方法，即该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成。对于该贯通布线基板而言，在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行。另外，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜。该贯通布线基板的制造方法包括：通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；除去所述改性的部分，来形成在所述第1主面上具有第一开口部、并将要成为所述贯通孔的第二开口部的端部内置于所述基板中的非贯通孔的工序；在所述非贯通孔的内壁上形成晶种层的工序；经由所述晶种层，来向所述非贯通孔的内部填充导体的工序；以及研磨所述第2主面，来使所述非贯通孔成为贯通孔，在所述第2主面上形成所述第二开口部的工序。
（3）本发明的贯通布线基板的制造方法是下述贯通布线基板的制造方法，即该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成。对于该贯通布线基板而言，在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行。另外，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜。该贯通布线基板的制造方法包括：通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；除去所述改性的部分，来形成在所述第1主面上具有第一开口部，并且在所述第2主面上具有第二开口部的贯通孔的工序；向所述第2主面粘贴导电层的工序；以及经由所述导电层，来向所述贯通孔的内部填充导体的工序。
（4）本发明的贯通布线基板的制造方法是下述贯通布线基板的制造方法，即该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成。对于该贯通布线基板而言，在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行。另外，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜。该贯通布线基板的制造方法包括：使具有导电层的基材以接触所述导电层的方式粘贴于所述基板的所述第2主面的工序；通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；除去所述改性的部分，来形成在所述第1主面上具有第一开口部、在所述第2主面与所述导电层接触的边界面具有第二开口部的贯通孔的工序；以及经由所述导电层，来向所述贯通孔的内部填充导体的工序。
根据上述（1）所述的贯通布线基板，配置有填充于贯通孔内的导体中不存在成为缺陷的孔隙的贯通布线，因此在该贯通孔内，不存在导体的剥离，陷于孔隙内的异物的漏出。结果，能够提供提高了器件安装时的可靠性的贯通布线基板。
根据上述（2）～（4）所述的贯通布线基板的制造方法，能够抑制向贯通孔或者非贯通孔中填充导体时的孔隙的产生。结果，能够制造提高了器件安装时的可靠性的贯通布线基板。
附图说明
图1是表示本发明的贯通布线基板的一个例子的剖视图。
图2是表示该贯通布线基板的一个例子的剖视图。
图3是表示该贯通布线基板的一个例子的立体图。
图4A是表示本发明的贯通布线基板的一个例子的制造方法的俯视图。
图4B是图4A的剖视图。
图5A是表示本发明的贯通布线基板的制造方法的第一方式的俯视图。
图5B是图5A的剖视图。
图6A是表示继图5A的工序的俯视图。
图6B是图6A的剖视图。
图7A是表示继图6A的工序的俯视图。
图7B是图7A的剖视图。
图8A是表示继图7A的工序的俯视图。
图8B是图8A的剖视图。
图9A是表示本发明的贯通布线基板的制造方法的第二方式的俯视图。
图9B是图9A的剖视图。
图10A是表示继图9A的工序的俯视图。
图10B是图10A的剖视图。
图11A是表示继图10A的工序的俯视图。
图11B是图11A的剖视图。
图12A是表示继图11A的工序的俯视图。
图12B是图12A的剖视图。
图13A是表示本发明的贯通布线基板的制造方法的第三方式的俯视图。
图13B是图13A的剖视图。
图14A是表示继图13A的工序的俯视图。
图14B是图14A的剖视图。
图15A是表示继图14A的工序的俯视图。
图15B是图15A的剖视图。
图16A是表示继图15A的工序的俯视图。
图16B是图16A的剖视图。
图17是表示以往的贯通布线基板的一个例子的剖视图。
图18A是表示以往的贯通布线基板的制造方法的剖视图。
图18B是表示以往的贯通布线基板的制造方法的剖视图。
图18C是表示以往的贯通布线基板的制造方法的剖视图。
图18D是表示以往的贯通布线基板的制造方法的剖视图。
图19是表示在以往的贯通布线基板的制造方法中，在贯通孔内产生了孔隙的状态的剖视图。
图20是表示以往的贯通布线基板的制造方法中的中间阶段的剖视图。
具体实施方式
以下，参照附图来说明本申请发明的实施方式。
图1是将作为本发明的一实施方式的贯通布线基板10在其厚度方向切开后的纵剖视图。该贯通布线基板10具备平板状的基板1和贯通布线6。该贯通布线6具备:贯通孔4，其贯通该基板1的第1主面(一主面)2和第2主面(另一主面)3；以及导体5，其被填充于该贯通孔4内。在基板1的一纵剖面上观察贯通孔4时，贯通孔4的剖面形状形成以该贯通孔4的内侧面为侧边的梯形形状。该梯形的2个侧边4p以及4q相互不平行。进而，所述梯形的2个侧边4p以及4q相对于在形成该梯形的上底（第1主面）或者下底（第2主面）的2个顶点与第1主面或者第2主面垂直的2条垂线T1以及T2，分别向相同侧倾斜。其中，图1表示了在形成下底的2个顶点引出2条垂线T1以及T2的情况，在形成上底的2个顶点引出2条垂线的情况也相同，所述梯形的2个侧边4p以及4q分别向相同侧倾斜。
所述梯形的上底构成第1主面2上的贯通孔4的第一开口部7，所述梯形的下底构成第2主面3上的贯通孔4的第二开口部8，所述梯形的2个侧边构成贯通孔4的内侧面（边4p以及边4q）。在图1中，所述上底的长度大于所述下底的长度（上底的长度＞下底的长度）。
在图1中，垂线T1以及T2分别从形成所述梯形的下底的2个顶点（下底的两端）向包含作为对边的上底的直线（基板1的第1主面2）引出。如图1的箭头所示，所述梯形的侧边4p相对于垂线T1向左侧倾斜，所述梯形的侧边4q相对于垂线T2向左侧倾斜。即，侧边4p以及4q分别相对于垂线T1以及T2向相同的左侧倾斜。
图2是将该实施方式的贯通布线基板在其厚度方向切开后的纵剖视图，表示与图1相同的剖面。其中，在图2中，表示出相对于贯穿基板1的两主面的垂线T的、所述侧边4p以及4q的朝向（角度）。
如图2所示，沿着所述梯形的各个侧边4p以及4q的从第1主面2向第2主面3的2个朝向（用箭头α以及箭头β表示的朝向）相对于贯穿基板1的两主面2以及3的垂线T朝向相同侧。
在图2中，沿着所述梯形的各个侧边4p以及4q的从第1主面2向第2主面3的所述2个朝向相对于垂线T朝向相同侧是指箭头α以及箭头β所指示的方向双方均相对于垂线T朝向纸面的右侧。
与此相对，假设箭头α所指示的方向相对于垂线T朝向纸面的右侧、箭头β所指示的方向相对于垂线T朝向纸面的左侧的情况，该情况指所述2个朝向相对于垂线T朝向不同侧。
换一种说法来描述贯通布线基板10的上述说明，贯通布线基板10具备：单一的基板1；以及贯通布线6，其向形成为连结该基板1的第1主面2与第2主面3的贯通孔4内填充导体5而成。贯通孔4相对于基板1的第1主面2以及第2主面3倾斜地延伸。另外，贯通孔4从其第一开口部7向第二开口部8变细而形成大致锥形形状。
图2的贯通布线基板10的剖面是沿着贯通孔4的第一开口部7的中心部与第二开口部8的中心部的剖面。贯通孔4相对于第1主面2以及第2主面3倾斜地延伸。即，如图3的立体图所示，贯通孔4的中心轴J向与基板1的厚度方向不同的方向延伸。所述中心轴J通过与第1主面2或者第2主面3平行的任意的面所包含的贯通孔4的区域的中心。其中，图1以及2是沿着图3的X－X线的剖视图。
在图2的剖视图中，若将贯通孔4的侧边4p与第1主面2所成的角表示为角度θ，将侧边4q与第1主面2所成的角表示为角度φ，则角度θ与角度φ之和比180度（°）大。这里，角度θ为锐角，角度φ为钝角。该情况下，侧边4p以及侧边4q相对于贯穿基板1的两主面2以及3的垂线T朝向相同侧。因此，贯通孔4的形状从第一开口部7朝向第二开口部8变细而形成大致锥形形状。
所述梯形的2个侧边相互不平行，并且相对于贯穿基板1的两主面2以及3的垂线T朝向相同侧，贯通孔4相对于基板1的第1主面2以及第2主面3倾斜地延伸，从而能够高自由度地设计第1主面2上的第一开口部7的位置与第2主面3上的第二开口部8的位置。因此，能够配合安装在贯通布线基板10的两面的各个器件的各电极部的配置，来自如地配置贯通布线6。
另外，贯通孔4为从第一开口部7朝向第二开口部8变细的大致锥形形状，从而在制造贯通布线基板10时，在向贯通孔4内填充导体5来形成贯通布线6之际，能够抑制孔隙（空隙）的形成。因此，配置了不存在成为缺陷的孔隙的贯通布线6的贯通布线基板10能够提高其使用时的可靠性。
作为如上所述的本发明的贯通布线基板10中的基板1的材料，例如可以举出玻璃（例如石英玻璃）、蓝宝石、塑料、陶瓷等绝缘体、硅（Si）等半导体。在这些材料之中，优选具有绝缘性的石英玻璃。若基板的材料为石英玻璃，则不需要后述的在贯通孔的内壁形成绝缘层，有不存在寄生电容成分的存在等所引起的高速传输的阻碍的主要因素等优点。
作为基板1的厚度（从第1主面2到第2主面3的距离），可以在大约150μm～1mm的范围内适当设定。
作为向配置于贯通布线基板10的贯通孔4中填充的所述导体5，例如可以举出金锡（Au－Sn）、铜（Cu）等。
本发明的贯通布线基板10所具备的贯通布线6的图案不限于以上的例示，可以适当设计。
然后，以下示出上述的贯通布线基板10的制造方法。作为本发明的贯通布线基板的制造方法，举出以下的第一方式至第三方式。
＜贯通布线基板的制造方法的第一方式＞
图4A～图8B表示本发明的贯通布线基板10的制造方法的第一方式。
这里，图4A～图8B是构成贯通布线基板10的基板1的俯视图以及剖视图。在这些图中，图4A、图5A、图6A、图7A、图8A是该基板1的俯视图。另一方面，图4B、图5B、图6B、图7B、图8B是沿着上述俯视图的X－X线之间的基板1的剖视图。
本发明的贯通布线基板10的制造方法的第一方式可以具有以下的工序A～E5道工序。
＜工序A＞
在工序A中，通过向将要成为连结基板1的两主面2以及3的贯通孔4的区域照射激光来使其改性。
作为该方法的一个例子，如图4A、4B所示，可以举出如下方法，即向基板1照射激光L，在基板1内形成基板1的材料被改性而成的改性部16。改性部16设置于将要成为贯通布线6的区域。
激光L例如从基板1的第1主面2侧照射，在基板1内的希望的位置连结焦点S。在连结过焦点S的位置，该基板1的材料被改性。因此，一边照射激光L，一边依次挪动（扫描）焦点S的位置，对将要成为贯通孔4的区域的全部连结焦点S，从而能够形成改性部16。
作为激光L的光源，例如可以举出飞秒激光器。通过该激光L的照射，例如可以得到直径为数μm～数十μm的范围的改性部16。另外，通过控制基板1内部的连结激光L的焦点S的位置，可以形成具有希望的形状的改性部16。
作为该激光L的照射的方法，例如从将要成为贯通孔4的第二开口部8的内置于基板1的第二端部18朝向将要成为第一开口部7的第一端部17照射激光L来改性基板1。此时，适当扫描激光L，来形成改性部16的直径从第二端部18朝向第一端部17慢慢地变大的形状（即，从第一端部17朝向第二端部18变细的大致锥形形状）。
在本实施方式中，作为一个例子，将改性部16形成为第一端部17的半径为15μm、第二端部18的半径为5μm、角度θ为70度、角度φ为120度。
图4B所示的箭头表示扫描激光L的焦点S的朝向。即，所述箭头表示从第二端部18到第一端部17扫描该焦点S。此时，从制造效率上来看优选按箭头的朝向连续地进行扫描。
如上所述，在形成改性部16时，可以仅从基板1的第1主面2或者第2主面3照射激光L，也可以从基板1的两主面2以及3同时或者交替地照射激光L。
＜工序B＞
在工序B中，除去在工序A中形成的改性部16，来形成在基板1的第1主面2具有第一开口部7、将要成为第二开口部8的第二端部18内置于基板1的非贯通孔14。
作为该方法的一个例子，如图5A、5B所示，可以举出如下的方法，即通过将形成了改性部16的基板1浸渍于蚀刻液（药液）19来蚀刻（湿法蚀刻）改性部16而从基板1除去改性部16。结果，在存在过改性部16的部分中，形成非贯通孔14（盲孔）。在本实施方式中，使用厚度500μm的石英玻璃板来作为基板1的材料，使用以氢氟酸（HF）为主要成分的溶液来作为蚀刻液19。该蚀刻利用与基板1的未被改性的部分相比，改性部16非常快地被蚀刻的现象，作为结果，可以形成依照改性部16的形状的非贯通孔14。
所述蚀刻液19未特别被限定，例如可以使用以氢氟酸（HF）为主要成分的溶液、在氢氟酸中适量添加了硝酸等的含氟硝酸系的混酸等。另外，根据基板1的材料，也可以使用其他的药液。
＜工序C＞
在工序C中，在工序B中所形成的非贯通孔14的内壁以及第1主面2上形成晶种层15。
作为该方法的一个例子，如图6A、6B所示，首先，通过溅射法在基板1的第1主面2与非贯通孔14的内壁形成50nm的厚度的钛（Ti）薄膜。接着，通过溅射法在钛薄膜上形成150nm的厚度的铜（Cu）薄膜。通过这两个阶段的成膜，来形成由Cu/Ti薄膜构成的晶种层15。
作为晶种层15的材质，不限于所述钛以及铜，可以使用金（Au）、金锡（Au－Sn）。晶种层15的材质按照在后面的工序D中所填充的导体5的材质适当选择即可。
＜工序D＞
在工序D中，经由在工序C中形成的晶种层15来向非贯通孔16的内部填充导体5。
作为该方法的一个例子，如图7A、7B所示，可以举出如下的方法，即用抗蚀剂13覆盖除要镀敷的部分以外的晶种层15的表面后，将其浸渍于镀敷液（不图示）中。这里，除了非贯通孔14的内壁以及第一开口部7的周边，将抗蚀剂13图案成形。作为所述镀敷液的成分，优选使用适于非贯通孔14的填充的硫酸铜镀敷液。
向所述镀敷液中浸渍施以抗蚀剂图案后的基板1，在晶种层15与另设置的阳极电极（不图示）之间流动适当的电流。由此，经由未被抗蚀剂13覆盖的晶种层15，析出作为镀敷金属的导体5，从而在非贯通孔14内部填充导体5。第1主面2上的晶种层15以及抗蚀剂层13可在导体5的填充结束后适当除去。
这里，非贯通孔14的形状如前所述，被加工成从第一开口部7朝向第二端部18（第二开口部8）变细而形成大致锥形形状。因此，能够抑制导体5堵塞第一开口部7，在非贯通孔14内产生未填充导体5的区域（孔隙）。即，形成了晶种层15的非贯通孔14为从第二端部18朝向第一开口部7渐渐变大的形状，因此当利用镀敷，经由晶种层15来析出导体5时，较细一侧的第二端部18比较粗一侧的第一开口部较早被填充导体5。因此，可以抑制在被填充的导体5的内部产生成为缺陷的孔隙，来得到在非贯通孔14内密实地填充了导体5的非贯通布线12。
＜工序E＞
在工序E中，研磨（mill）具有在工序D中形成的非贯通布线12的基板1的第2主面3，使非贯通孔14以及非贯通布线12分别成为贯通孔4以及贯通布线6，从而在第2主面3形成第二开口部8。
更具体而言，研磨第2主面3，使基板1变薄到希望的厚度，以使内置于基板1的第二端部18在第2主面3上露出。另外，也可以研磨第1主面2。通过研磨第1主面2，可以使第一开口部7中的导体5的表面平滑。
作为所述研磨的方法，应用机械化学抛光（MCP）等物理、化学的方法即可。
通过以上的工序A～E，可以得到图8A、8B所示的贯通布线基板10。
＜贯通布线基板的制造方法的第二方式＞
接下来，图9A～图12B表示本发明的贯通布线基板10的制造方法的第二方式。
这里，图9A～图12B是制造贯通布线基板10的基板1的俯视图以及剖视图。在这些图中，图9A、图10A、图11A、图12A是该基板1的俯视图。另一方面，图9B、图10B、图11B、图12B是沿着上述俯视图的Y－Y线之间的基板1的剖视图。
本发明的贯通布线基板10的制造方法的第二方式可以具有以下的工序G～J这4道工序。
＜工序G＞
在工序G中，通过向将要成为连结基板1的两主面2以及3的贯通孔4的区域照射激光，来改性基板1。
作为该方法的一个例子，如图9A、9B所示，可以举出如下的方法，即向基板1照射激光L，在基板1内形成基板1的材料被改性而成的改性部16。改性部16设置于将要成为贯通布线6的区域。
基板1的材料的说明、激光L的焦点S处的基板1的改性、激光L的光源的说明与前述的贯通布线基板的制造方法的第一方式中的说明相同。
作为激光L的照射的方法，例如从将要成为贯通孔4的第二开口部8的第二端部18朝向将要成为第一开口部7的第一端部17照射激光L来改性基板1。此时，适当扫描激光L，来形成改性部16的直径从第二端部18朝向第一端部17慢慢变大的形状（即，从第一端部17朝向第二端部18变细的大致锥形形状）。
在本实施方式中，将改性部16形成为第一端部17的半径为15μm、第二端部18的半径为5μm、角度θ为70度、角度φ为120度。
图9B所示的箭头表示扫描激光L的焦点S的朝向。即，所述箭头表示从第二端部18到第一端部17扫描该焦点S。这时，从制造效率上来看优选按箭头的朝向连续地扫描。
如上所述，在形成改性部16时，作为照射激光L的方向，可以仅从基板1的第1主面2或者第2主面3照射激光L，也可以从基板1的两主面2以及3同时或者交替地照射激光L。
＜工序H＞
在工序H中，除去在工序G中形成的改性部16，来形成在基板1的第1主面2具有第一开口部7、在第2主面3具有第二开口部8的贯通孔4。
作为该方法的一个例子，如图10A、10B所示，可以举出如下的方法，即通过将形成了改性部16的基板1浸渍于蚀刻液（药液）19来蚀刻（湿法蚀刻）改性部16而从基板1除去改性部16。结果，在存在过改性部16的部分形成贯通孔4（通孔）。在本实施方式中，使用厚度500μm的石英玻璃板来作为基板1的材料，使用以氢氟酸（HF）为主要成分的溶液来作为蚀刻液19。该蚀刻利用与基板1的未被改性的部分相比，改性部16非常快地被蚀刻的现象，作为结果，可以形成依照改性部16的形状的贯通孔4。
此外，将改性部形成为直线状后，适当选择蚀刻液的选择比(改性层与非改性层的蚀刻率之比)小的液体，蚀刻总是从基板1的单面（例如第1主面2侧）进行，所以也能够形成锥形形状的孔。
所述蚀刻液19未特别被限定，例如可以使用以氢氟酸（HF）为主要成分的溶液、向氢氟酸中适量添加了硝酸等的含氟硝酸系的混酸等。另外，根据基板1的材料，也可以使用其他的药液。
＜工序I＞
在工序I中，向第2主面3粘贴导电层21。
作为该方法的一个例子，如图11B所示，可以举出如下的方法，即利用夹具（不图示），使由厚度1mm的铜板构成的导电层21黏着于第2主面3。
作为导电层21的材质，不限于铜，可以使用由钛、金、金锡等导电性物质构成的材质，其厚度可以适当设定。
＜工序J＞
在工序J中，经由在工序I中黏着的导电层21来向贯通孔4的内部填充导体5。
作为该方法的一个例子，可以举出将导电层21被粘贴于第2主面3的基板1浸渍于镀敷液（不图示）的方法。作为所述镀敷液的成分，优选使用适于贯通孔4的填充的硫酸铜镀敷液。
将基板1浸渍于镀敷液，在导电层21与另设置的阳极电极（不图示）之间流动适当的电流。由此，经由导电层21与贯通孔4的第二开口部8接触的部分，析出作为镀敷金属的导体5，从而在贯通孔4内部填充导体5（参照图12A、图12B）。
这里，贯通孔4的形状如前所述，被加工成从第一开口部7朝向第二开口部8变细成大致锥形形状。因此，能够抑制导体5堵塞第一开口部7，从而在贯通孔4内产生未被导体5填充的区域（孔隙）。即，贯通孔4为从第二开口部8朝向第一开口部7慢慢变粗的形状，因此当通过镀敷经由导电层21来析出导体5，从较细一侧的第二开口部8朝向较粗一侧的第一开口部7来填充导体5时，贯通孔4内的镀敷液顺利地置换为析出的导体。因此，形成为该贯通孔4内均匀地充满新鲜的镀敷液的状态，从而可以进行无析出异常的稳定的镀敷生长。结果，能够抑制在被填充的导体5的内部产生成为缺陷的孔隙，可以得到在贯通孔4内密实地填充了导体5的贯通布线6。
导电层21通过适当的方法从形成了贯通布线6的贯通布线基板10的第2主面3被除去。另外，也可以通过研磨贯通布线基板10的两主面，来使在第一开口部7以及第二开口部8露出的导体5的表面平滑。
通过以上的工序G～J，可以得到图8A、图8B所示的贯通布线基板10。
在这里说明的第二方式的制造方法中，不一定需要抗蚀剂图案化、第二主面3的研磨等工序，因此与前述的第一方式的制造方法相比，能够减少工序数，因此制造效率良好。
另外，经由与第二开口部8接触的导电层21来析出导体5，因此存在导体5从第二开口部8朝向第一开口部7来填充贯通孔4的倾向。结果，能够进一步抑制贯通布线6中的孔隙的形成。
＜贯通布线基板的制造方法的第三方式＞
接下来，图13A～图16B表示本发明的贯通布线基板10的制造方法的第三方式。
这里，图13A～图16B是制造贯通布线基板10的基板1的俯视图以及剖视图。在这些图中，图13A、图14A、图15A、图16A是该基板1的俯视图。另一方面，图13B、图14B、图15B、图16B是沿着上述俯视图的Z－Z线之间的基板1的剖视图。
本发明的贯通布线基板10的制造方法的第三方式可以具有以下的工序M～P这4道工序。
＜工序M＞
在工序M中，使具有导电层22的基材23以接触该导电层22的方式粘贴于基板1的第2主面3。
作为该方法的一个例子，如图13B所示，可以举出如下的方法，使用夹具（不图示），使在单面设置有由厚度50μm的铜薄膜构成的导电层22的树脂制的基材23以接触该导电层22的方式黏着于基板1的第2主面3。
作为在基材23的单面形成铜薄膜的方法，例如可以举出溅射法。
作为导电层22的材质，不限于铜，可以使用由钛、金、金锡等导电性物质构成的材质，其厚度可以适当被设定。
作为基材23的材质，不限于树脂，也可以是由Si等构成的半导体基板、金属板。其厚度可以适当被设定。
＜工序N＞
在工序N中，通过向将要成为连结基板1的两主面2以及3的贯通孔4的区域照射激光L，来进行改性。
作为该方法的一个例子，如图14A、图14B所示，可以举出如下的方法，即向基板1照射激光L，在基板1内形成基板1的材料被改性而成的改性部16。改性部16被设置于将要成为贯通布线6的区域。
基板1的材料的说明、激光L的焦点S处的基板1的改性、激光L的光源的说明与前述的贯通布线基板的制造方法的第一方式中的说明相同。
作为激光L的照射的方法，例如从将要成为贯通孔4的第二开口部8的第二端部18朝向将要成为第一开口部7的第一端部17照射激光L来改性基板1。此时，适当扫描激光L，来形成改性部16的直径从第二端部18朝向第一端部17慢慢变大的形状（即，从第一端部17朝向第二端部18变细的大致锥形形状）。
在本实施方式中，将改性部16形成为第一端部17的半径为15μm、第二端部18的半径为5μm、角度θ为70度、角度φ为120度。
图14B所示的箭头表示扫描激光L的焦点S的朝向。即，所述箭头表示从第二端部18到第一端部17扫描该焦点S。此时，从制造效率上来看优选按箭头的朝向连续地进行扫描。
如上所述，在形成改性部16时，可以仅从基板1的第1主面2或者第2主面3照射激光L，也可以从基板1的两主面2以及3同时或者交替地照射激光L。
＜工序O＞
在工序O中，除去在工序N中形成的改性部16，来形成在第1主面2具有第一开口部7、在第2主面3与导电层22接触的边界面具有所述第二开口部8的贯通孔4。
作为该方法的一个例子，如图15A、图15B所示，可以举出如下的方法，即将形成了改性部16的基板1浸渍于蚀刻液（药液）19，通过蚀刻（湿法蚀刻）从基板1除去改性部16。结果，在存在过改性部16的部分形成贯通孔4（通孔）。在本实施方式中，使用厚度500μm的石英玻璃板作为基板1的材料，使用以氢氟酸（HF）为主成分的溶液作为蚀刻液19。该蚀刻利用与基板1的未被改性的部分相比，改性部16非常快地被蚀刻的现象，作为结果，可以形成依照改性部16的形状的贯通孔4。
此外，在将改性部形成为直线状后，适当选择蚀刻液的选择比(改性层与非改性层的蚀刻率之比)小的液体，由于蚀刻总是从基板1的单面（例如第1主面2侧）进行，也能够形成锥形形状的孔。
所述蚀刻液19未特别被限定，例如可以使用以氢氟酸（HF）为主成分的溶液、向氢氟酸中适量添加了硝酸等的含氟硝酸系的混酸等。另外，根据基板1的材料，也可以使用其他的药液。
＜工序P＞
在工序P中，经由在工序M中黏着于基板1的第2主面3的基材23的单面所设置的导电层22，向贯通孔4的内部填充导体5。
作为该方法的一个例子，可以举出将导电层22被粘贴于第2主面3的基板1浸渍于镀敷液（不图示）的方法。作为所述镀敷液的成分，优选使用适于贯通孔4的填充的硫酸铜镀敷液。
将基板1浸渍于镀敷液，在导电层22与另设置的阳极电极（不图示）之间流动适当的电流。由此，经由导电层22与贯通孔4的第二开口部8接触的部分来析出作为镀敷金属的导体5，从而向贯通孔4的内部填充导体5（图16A、图16B）。
这里，贯通孔4的形状如前所述，被加工成从第一开口部7朝向第二开口部8变细成大致锥形形状。因此，能够抑制导体5堵塞第一开口部7，从而在贯通孔4内产生未填充导体5的区域（孔隙）。即，贯通孔4为从第二开口部8朝向第一开口部7慢慢变粗的形状，因此当通过镀敷经由导电层22来析出导体5，从较细一侧的第二开口部8朝向较粗一侧的第一开口部7来填充导体5时，贯通孔4内的镀敷液顺利地置换为析出的导体。因此，形成为该贯通孔4内均匀地充满新鲜的镀敷液的状态，从而可以进行无析出异常的稳定的镀敷生长。结果，能够抑制在被填充的导体5内部产生成为缺陷的孔隙，可以得到在贯通孔4内密实地填充了导体5的贯通布线6。
导电层22以及基材23通过适当的方法从形成了贯通布线6的贯通布线基板10的第2主面3被除去。另外，也可以通过研磨贯通布线基板10的两主面，来使在第一开口部7以及第二开口部8露出的导体5的表面平滑。
通过以上的工序M～P，可以得到图8A、图8B所示的贯通布线基板10。
在这里所说明的第三方式的制造方法中，不一定需要抗蚀剂的图案化、第二主面3的研磨等工序，因此与前述的第一方式的制造方法相比，能够减少工序数，因此制造效率良好。
另外，经由与第二开口部8接触的导电层22来析出导体5，因此存在导体5从第二开口部8朝向第一开口部7来填充贯通孔4的倾向。结果，能够进一步抑制贯通布线6中的孔隙的形成。
产业上的可利用性
通过使用本发明的贯通布线基板，可以优选用于在其两主面安装器件的3维安装、使多个器件在一个封装内系统化的系统级封装（SiP）等各种器件的高密度安装。
附图标记的说明
1基板；2第1主面；3第2主面；4贯通孔；5导体；6贯通布线；7第一开口部；8第二开口部；10贯通布线基板；13抗蚀剂；14非贯通孔；15晶种层；16改性部；17第一（一）端部；18第二（另一）端部；19蚀刻液；21导电层；22导电层；23基材；L激光线；T、T1、T2垂线

Claims (4)

1.一种贯通布线基板，其特征在于，
具备：
平板状的基板；以及
贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成；
其中，在所述基板的纵剖面上观察所述贯通孔时，
所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，
所述梯形的2个侧边相互不平行，
所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜。
2.一种贯通布线基板的制造方法，其特征在于，
该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成；
在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜，
该贯通布线基板的制造方法包括：
通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；
除去所述改性的部分，来形成非贯通孔的工序，其中，所述非贯通孔在所述第1主面上具有第一开口部，并将要成为所述贯通孔的第二开口部的端部内置于所述基板中；
在所述非贯通孔的内壁上形成晶种层的工序；
经由所述晶种层，来向所述非贯通孔的内部填充导体的工序；以及
研磨所述第2主面，来使所述非贯通孔成为贯通孔，在所述第2主面上形成所述第二开口部的工序。
3.一种贯通布线基板的制造方法，其特征在于，
该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成；
在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜，
该贯通布线基板的制造方法包括：
通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；
除去所述改性的部分，来形成在所述第1主面上具有第一开口部、并且在所述第2主面上具有第二开口部的贯通孔的工序；
向所述第2主面粘贴导电层的工序；以及
经由所述导电层，来向所述贯通孔的内部填充导体的工序。
4.一种贯通布线基板的制造方法，其特征在于，
该贯通布线基板具备：平板状的基板；以及贯通布线，其向连结该基板的第1主面与第2主面的贯通孔中填充导体而成；
在所述基板的纵剖面上观察所述贯通孔时，所述贯通孔形成以该贯通孔的内侧面为侧边的梯形形状，所述梯形的2个侧边相互不平行，所述梯形的所述2个侧边相对于在形成所述梯形的上底或者下底的2个顶点处与所述第1主面或者所述第2主面垂直的2根垂线，分别向相同侧倾斜，
该贯通布线基板的制造方法包括：
使具有导电层的基材以接触所述导电层的方式粘贴于所述基板的所述第2主面的工序；
通过向将要成为连结所述基板的所述第1主面以及所述第2主面的所述贯通孔的区域照射激光，来改性所述区域的工序；
除去所述改性的部分，来形成贯通孔的工序，其中，所述贯通孔在所述第1主面上具有第一开口部，并在所述第2主面与所述导电层接触的边界面具有第二开口部；以及
经由所述导电层，来向所述贯通孔的内部填充导体的工序。
CN2010800586357A 2009-12-25 2010-12-24 贯通布线基板及其制造方法 Pending CN102668728A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009294989A JP5600427B2 (ja) 2009-12-25 2009-12-25 貫通配線基板の材料基板
JP2009-294989 2009-12-25
PCT/JP2010/073396 WO2011078345A1 (ja) 2009-12-25 2010-12-24 貫通配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN102668728A true CN102668728A (zh) 2012-09-12

Family

ID=44195870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800586357A Pending CN102668728A (zh) 2009-12-25 2010-12-24 贯通布线基板及其制造方法

Country Status (5)

Country Link
US (1) US20120261179A1 (zh)
EP (2) EP2503859A4 (zh)
JP (1) JP5600427B2 (zh)
CN (1) CN102668728A (zh)
WO (1) WO2011078345A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022792B2 (ja) 2012-03-30 2016-11-09 国立大学法人東北大学 集積化デバイス及び集積化デバイスの製造方法
KR101857336B1 (ko) 2013-04-04 2018-05-11 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 기판을 분리시키기 위한 방법 및 장치
DE102013103370A1 (de) * 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren zum Einbringen von Durchbrechungen in ein Glassubstrat sowie ein derart hergestelltes Glassubstrat
MY178429A (en) 2013-04-04 2020-10-13 Lpkf Laser & Electronics Ag Method and device for providing through-openings in a substrate and a substrate produced in said manner
DE102014113339A1 (de) 2014-09-16 2016-03-17 Lpkf Laser & Electronics Ag Verfahren zur Erzeugung von Ausnehmungen in einem Material
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
JP6762793B2 (ja) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP2018120122A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
JP2019105721A (ja) * 2017-12-12 2019-06-27 株式会社ジャパンディスプレイ 表示装置
JP7407499B2 (ja) * 2017-12-26 2024-01-04 株式会社ディスコ 凹部又は貫通孔の形成方法、電極の形成方法
DE102019111634A1 (de) 2019-05-06 2020-11-12 Lpkf Laser & Electronics Ag Verfahren zur Herstellung von Mikrostrukturen in einem Glassubstrat
DE102020114195A1 (de) 2020-05-27 2021-12-02 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zum Einbringen einer Ausnehmung in ein Substrat
EP4011846A1 (en) * 2020-12-09 2022-06-15 Schott Ag Method of structuring a glass element and structured glass element produced thereby
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
CN100483653C (zh) * 2003-09-23 2009-04-29 微米技术股份有限公司 导电通道的制造方法和半导体器件及系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9212760U1 (zh) * 1992-09-23 1992-11-05 Hoechst Ag, 6230 Frankfurt, De
JP4449975B2 (ja) * 2001-12-25 2010-04-14 日立化成工業株式会社 接続基板、および該接続基板を用いた多層配線板、ならびにこれらの製造方法
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
JP2005026476A (ja) * 2003-07-02 2005-01-27 Fujikura Ltd 配線基板および配線基板の製造方法
JP2006032476A (ja) * 2004-07-13 2006-02-02 Fujikura Ltd ビアフィリングめっき方法
TWI246384B (en) * 2004-11-22 2005-12-21 Benq Corp Multi-layer printed circuit board layout and manufacturing method thereof
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
CN100483653C (zh) * 2003-09-23 2009-04-29 微米技术股份有限公司 导电通道的制造方法和半导体器件及系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法

Also Published As

Publication number Publication date
EP2763514A1 (en) 2014-08-06
JP2011134982A (ja) 2011-07-07
EP2503859A1 (en) 2012-09-26
JP5600427B2 (ja) 2014-10-01
WO2011078345A1 (ja) 2011-06-30
US20120261179A1 (en) 2012-10-18
EP2503859A4 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
CN102668728A (zh) 贯通布线基板及其制造方法
CN101373720B (zh) 制造半导体器件的方法
US6611052B2 (en) Wafer level stackable semiconductor package
US5019943A (en) High density chip stack having a zigzag-shaped face which accommodates connections between chips
KR101542478B1 (ko) 도전성 포스트를 갖는 상호접속 소자의 제조 방법
US11282802B2 (en) Semiconductor device structure and method for forming the same
JP2002217196A (ja) 半導体装置およびその製造方法
TW200828465A (en) Methods for fabricating semiconductor structures and probing dies
CN106252241A (zh) 芯片封装侧壁焊盘或凸点的制作工艺
KR960039248A (ko) 프로브카드의 제조방법
JP2010129870A (ja) 半導体発光装置及びその製造方法
US6320127B1 (en) Method and structure for reducing the incidence of voiding in an underfill layer of an electronic component package
TWI260753B (en) Semiconductor device, method of manufacturing thereof, circuit board and electronic apparatus
KR100728978B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP2018010993A (ja) 電子部品およびその製造方法
JP2006041512A (ja) マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
JP2005311117A (ja) 半導体装置及びその製造方法
CN109346419B (zh) 半导体器件及其制造方法
KR102257933B1 (ko) 평탄화에 의한 감소된 땜납 패드 토폴로지 차이를 포함하는 전자 구조를 제조하는 방법, 및 대응하는 전자 구조
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法
JP2001332579A (ja) 半導体回路装置及びその製造方法
CN110660896B (zh) 一种led封装结构及其封装方法
US20070267730A1 (en) Wafer level semiconductor chip packages and methods of making the same
TWI222734B (en) High density module card, substrate and fabrication for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120912