WO2011078345A1 - 貫通配線基板及びその製造方法 - Google Patents

貫通配線基板及びその製造方法 Download PDF

Info

Publication number
WO2011078345A1
WO2011078345A1 PCT/JP2010/073396 JP2010073396W WO2011078345A1 WO 2011078345 A1 WO2011078345 A1 WO 2011078345A1 JP 2010073396 W JP2010073396 W JP 2010073396W WO 2011078345 A1 WO2011078345 A1 WO 2011078345A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
main surface
substrate
conductor
wiring
Prior art date
Application number
PCT/JP2010/073396
Other languages
English (en)
French (fr)
Inventor
山本 敏
孝直 鈴木
雅美 松山
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Priority to EP10839574.0A priority Critical patent/EP2503859A4/en
Priority to CN2010800586357A priority patent/CN102668728A/zh
Publication of WO2011078345A1 publication Critical patent/WO2011078345A1/ja
Priority to US13/529,729 priority patent/US20120261179A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836Oblique hole, via or bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a through wiring substrate having a through wiring penetrating the inside of the substrate and a method for manufacturing the same.
  • Patent Document 1 describes a through wiring substrate including a through wiring in which a through hole having a portion extending in a direction different from the thickness direction of the substrate is filled with a conductor.
  • the through wiring substrate 100 includes a substrate 101 made of quartz glass or the like, and copper (Cu), tungsten (W), and a through hole 104 formed so as to connect the first main surface 102 and the side surface 103 of the substrate 101. And a through wire 106 filled with a conductor 105 such as gold tin (Au—Sn).
  • a conductor 105 such as gold tin (Au—Sn).
  • FIGS. 18A to 18D show a conventional manufacturing method of the through wiring substrate 100 by electroplating.
  • a through hole 104 extending in an oblique direction with respect to the first main surface 102 of the substrate 101 is formed in the substrate 101 (FIG. 18A).
  • a seed layer 115 for electroplating is formed on the inner wall surface and the first main surface 102 (FIG. 18B).
  • a pattern is appropriately formed with a resist 113 on the seed layer 115 of the first main surface 102 (FIG. 18C).
  • the substrate 101 is immersed in a plating solution, and an appropriate amount is provided between the seed layer 115 and an anode electrode (not shown) separately provided in the plating solution. Apply current. Thereby, the conductor 105 is deposited in the through hole 104 to form the through wiring 106 (FIG. 18D). Thereafter, the penetrating wiring substrate 100 is obtained by an appropriate method except the seed layer 115 and the resist 113 on the first main surface 102 (FIG. 17). In FIG. 17, the seed layer 115 is omitted.
  • the method of filling the through hole with the conductor using the electroplating method has been described, but the through hole can be filled with the conductor also by the electroless plating method.
  • a void (void) 109 that is not filled with the conductor 105 is formed in the through hole 104 during plating, and the void 109 remains in the through hole 104.
  • the opening 107 is blocked by the conductor 105 (FIG. 19). If the void 109 is generated, foreign matter such as a plating solution remains in the inside of the void 109, causing a decrease in conductivity and a crack. As a result, the through wiring 106, the through wiring substrate 100, and the mounted electronic device may be adversely affected.
  • the present invention has been made in view of the above circumstances, and includes a through-wiring board on which a through-wiring without a void is formed in the conductor filled in the through-hole, and a conductor in the through-hole or the non-through-hole. It is an object of the present invention to provide a method of manufacturing a through wiring substrate that can suppress the generation of voids during filling.
  • the openings 107 and 108 of the through hole 104 have portions 110 and 111 with sharp shapes in their cross sections, respectively.
  • the plating grows preferentially at the sharp portions 110 and 111. Therefore, before the through hole 104 is filled with the conductor 105, the openings 107 and 108 are closed and a void 109 is generated. From this, the present inventors came to find the following solution.
  • the through wiring board of the present invention includes a flat board and through wiring in which a through hole connecting the first main surface and the second main surface of the substrate is filled with a conductor.
  • the through hole When the through hole is viewed in the longitudinal section of the substrate, the through hole has a trapezoidal shape with the inner side surface of the through hole as a side, and the two sides of the trapezoid are not parallel to each other.
  • the two side edges of the trapezoid are inclined to the same side with respect to two perpendicular lines perpendicular to the first main surface or the second main surface at two vertices forming the upper base or the lower base of the trapezoid. ing.
  • a method for manufacturing a through wiring board includes a flat board and a through wiring board having a through hole in which a through hole connecting the first main surface and the second main surface of the substrate is filled with a conductor. It is a manufacturing method.
  • the through wiring board has a trapezoidal shape with the inner side surface of the through hole as a side, and the two sides of the trapezoid are not mutually adjacent. Parallel.
  • the two sides of the trapezoid are respectively on the same side with respect to two perpendiculars perpendicular to the first main surface or the second main surface at two vertices forming the upper base or the lower base of the trapezoid. Leaning on.
  • the method of manufacturing the through wiring substrate includes a step of modifying the region by irradiating a region that becomes the through hole connecting the first main surface and the second main surface of the substrate with the laser beam, and the modification. Removing the processed portion, forming a first through-hole in the first main surface, and forming a non-through-hole in which the end serving as the second opening of the through-hole is inherent in the substrate. A step of forming a seed layer on the inner wall of the non-through hole, a step of filling a conductor in the non-through hole through the seed layer, and grinding the second main surface to form the non-penetration Forming a hole as a through hole and forming the second opening in the second main surface.
  • a method for manufacturing a through wiring board of the present invention includes a flat board and through wiring in which a through hole connecting the first main surface and the second main surface of the substrate is filled with a conductor. It is a manufacturing method of a penetration wiring board.
  • the through-hole wiring board When the through-hole wiring board is viewed in the longitudinal section of the board, the through-hole has a trapezoidal shape with the inner side surface of the through-hole as a side, and the two sides of the trapezoid are Non-parallel. The two sides of the trapezoid are respectively on the same side with respect to two perpendiculars perpendicular to the first main surface or the second main surface at two vertices forming the upper base or the lower base of the trapezoid. Leaning on.
  • the method of manufacturing the through wiring substrate includes a step of modifying the region by irradiating a region that becomes the through hole connecting the first main surface and the second main surface of the substrate with the laser beam, and the modification. Forming a through-hole having a first opening on the first main surface and a second opening on the second main surface; A step of attaching a conductive layer to the surface, and a step of filling a conductor into the through hole through the conductive layer.
  • a method of manufacturing a through wiring board of the present invention includes a flat board and through wiring in which a through hole connecting the first main surface and the second main surface of the substrate is filled with a conductor. It is a manufacturing method of a penetration wiring board.
  • the through wiring board When the through hole is viewed in the longitudinal section of the substrate, the through wiring board has a trapezoidal shape with the inner side surface of the through hole as a side, and the two sides of the trapezoid are: They are non-parallel to each other. The two sides of the trapezoid are respectively on the same side with respect to two perpendiculars perpendicular to the first main surface or the second main surface at two vertices forming the upper base or the lower base of the trapezoid.
  • the through wiring substrate manufacturing method includes a step of attaching a base material having a conductive layer to the second main surface of the substrate in contact with the conductive layer, and the first main surface and the second main surface of the substrate. Irradiating the region to be the through-hole connecting the laser, the step of modifying the region, removing the modified portion, and having a first opening on the first main surface, Forming a through hole having a second opening at a boundary surface where the second main surface and the conductive layer are in contact with each other, and filling a conductor into the through hole through the conductive layer. Including.
  • the conductor filled in the through hole is provided with the through wiring without a void that becomes a defect.
  • the foreign matter trapped inside does not leak out.
  • the method for manufacturing a through wiring substrate described in (2) to (4) above it is possible to suppress the generation of voids when a through hole or a non-through hole is filled with a conductor. As a result, it is possible to manufacture a through wiring board with improved reliability during device mounting.
  • FIG. 5A It is a top view which shows the process of following FIG. 5A.
  • FIG. 6A It is sectional drawing of FIG. 6A.
  • FIG. 6B is a plan view showing a step following FIG. 6A.
  • FIG. 7A It is a top view which shows the process of following FIG.
  • FIG. 7A It is sectional drawing of FIG. 8A. It is a top view which shows the 2nd aspect of the manufacturing method of the penetration wiring board concerning this invention. It is sectional drawing of FIG. 9A. It is a top view which shows the process of following FIG. 9A. It is sectional drawing of FIG. 10A. It is a top view which shows the process of following FIG. 10A. It is sectional drawing of FIG. 11A. It is a top view which shows the process of following FIG. 11A. It is sectional drawing of FIG. 12A. It is a top view which shows the 3rd aspect of the manufacturing method of the penetration wiring board concerning this invention. It is sectional drawing of FIG. 13A. It is a top view which shows the process of following FIG. 13A.
  • FIG. 14A It is a top view which shows the process of following FIG. 14A. It is sectional drawing of FIG. 15A. It is a top view which shows the process of following FIG. 15A. It is sectional drawing of FIG. 16A. It is sectional drawing which shows an example of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the state in which the void produced in the through-hole in the manufacturing method of the conventional penetration wiring board. It is sectional drawing which shows the middle stage in the manufacturing method of the conventional penetration wiring board.
  • FIG. 1 is a longitudinal sectional view of a through wiring board 10 according to an embodiment of the present invention cut in the thickness direction.
  • the through wiring substrate 10 includes a flat substrate 1 and a through wiring 6.
  • the through wiring 6 is filled in the through hole 4 penetrating the first main surface (one main surface) 2 and the second main surface (the other main surface) 3 of the substrate 1 and the through hole 4.
  • a conductor 5 When the through-hole 4 is viewed in one longitudinal section of the substrate 1, the cross-sectional shape of the through-hole 4 has a trapezoidal shape with the inner side surface of the through-hole 4 being the side. The two sides 4p and 4q of the trapezoid are not parallel to each other.
  • two perpendiculars T 1 and T 2 perpendicular to the first main surface or the second main surface at two vertices forming the upper base (first main surface) or the lower base (second main surface) of the trapezoid are used.
  • the two sides 4p and 4q of the trapezoid are inclined to the same side.
  • the case where two dropping a perpendicular T 1 and T 2 of the two vertices forming the lower base 1 similarly when minus two perpendicular at the two vertices forming the upper base
  • the two side edges 4p and 4q of the trapezoid are each inclined to the same side.
  • the upper base of the trapezoid forms the first opening 7 of the through hole 4 in the first main surface 2 and the lower base of the trapezoid is the second opening 8 of the through hole 4 in the second main surface 3.
  • the two sides of the trapezoid form the inner surface (side 4p and side 4q) of the through-hole 4.
  • the length of the upper base is larger than the length of the lower base (the length of the upper base> the length of the lower base).
  • Figure 1 drawn to a straight line including an upper base perpendicular T 1 and T 2 are opposite sides of the two vertices forming the lower base of the trapezoid, respectively (both ends of the lower base) (first main surface 2 of the substrate 1) ing.
  • the trapezoid sides 4p is inclined to the left with respect to the perpendicular T
  • the trapezoid sides 4q is inclined to the left with respect to the perpendicular T 2. That is, the sides 4p and 4q, to the perpendicular line T 1 and T 2, respectively, are inclined in the same left side.
  • FIG. 2 is a longitudinal sectional view of the through wiring board according to the embodiment cut in the thickness direction, and shows the same cross section as FIG. However, FIG. 2 shows the directions (angles) of the side edges 4p and 4q with respect to the normal T passing through both main surfaces of the substrate 1.
  • two directions (directions represented by arrows ⁇ and ⁇ ) from the first main surface 2 to the second main surface 3 along the side edges 4p and 4q of the trapezoid are as follows. It faces the same side with respect to the normal T passing through both main surfaces 2 and 3 of the substrate 1.
  • the two directions from the first principal surface 2 to the second principal surface 3 along the side edges 4p and 4q of the trapezoid are directed to the same side with respect to the perpendicular T.
  • Both ⁇ and the direction indicated by the arrow ⁇ are directed to the right side of the page with respect to the perpendicular T.
  • the direction indicated by the arrow ⁇ is directed to the right side of the paper with respect to the perpendicular T and the direction indicated by the arrow beta is directed to the left side of the paper with respect to the vertical T
  • the through wiring board 10 has a single substrate 1 and through holes 4 formed so as to connect the first main surface 2 and the second main surface 3 of the substrate 1. And a through wire 6 filled with a conductor 5.
  • the through hole 4 is inclined and extended with respect to the first main surface 2 and the second main surface 3 of the substrate 1. Moreover, the through-hole 4 becomes thin in a substantially tapered shape from the first opening 7 toward the second opening 8.
  • the through hole 4 is inclined and extended with respect to the first main surface 2 and the second main surface 3. That is, as shown in the perspective view of FIG. 3, the central axis J of the through hole 4 extends in a direction different from the thickness direction of the substrate 1.
  • the central axis J passes through the center of the region of the through hole 4 included in an arbitrary plane parallel to the first main surface 2 or the second main surface 3.
  • 1 and 2 are cross-sectional views taken along line XX in FIG.
  • the two sides of the trapezoid are not parallel to each other and are directed to the same side with respect to the normal T passing through both main surfaces 2 and 3 of the substrate 1, and the through hole 4 is formed on the first main surface 2 and the substrate 1.
  • the position of the first opening 7 on the first main surface 2 and the position of the second opening 8 on the second main surface 3 are flexible. Can be designed high.
  • the penetration wiring 6 can be freely arranged according to the arrangement of each electrode part of each device mounted on both surfaces of the penetration wiring substrate 10.
  • the through hole 4 has a substantially tapered shape that becomes narrower from the first opening 7 toward the second opening 8, the conductor 5 is filled in the through hole 4 when the through wiring substrate 10 is manufactured.
  • formation of voids voids
  • the through-wiring board 10 provided with the through-wiring 6 having no defective voids can have high reliability in use.
  • Examples of the material of the substrate 1 in the through wiring substrate 10 of the present invention described above include insulators such as glass (for example, quartz glass), sapphire, plastic, and ceramics, and semiconductors such as silicon (Si). Among these materials, insulating quartz glass is preferable.
  • the material of the substrate is quartz glass, there is an advantage that there is no need to form an insulating layer on the inner wall of the through-hole described later, and there is no hindrance to high-speed transmission due to the presence of stray capacitance components.
  • the thickness of the substrate 1 (distance from the first main surface 2 to the second main surface 3) can be appropriately set within a range of about 150 ⁇ m to 1 mm.
  • Examples of the conductor 5 that fills the through hole 4 disposed in the through wiring substrate 10 include gold tin (Au—Sn) and copper (Cu).
  • the pattern of the through wiring 6 provided in the through wiring substrate 10 of the present invention is not limited to the above examples, and can be designed as appropriate.
  • FIGS. 4A to 8B show a first embodiment of the method for manufacturing the through wiring board 10 of the present invention.
  • FIGS. 4A to 8B are a plan view and a cross-sectional view of the substrate 1 constituting the through wiring substrate 10.
  • 4A, FIG. 5A, FIG. 6A, FIG. 7A, and FIG. 8A are plan views of the substrate 1.
  • 4B, FIG. 5B, FIG. 6B, FIG. 7B, and FIG. 8B are cross-sectional views of the substrate 1 taken along line XX in the plan view.
  • the first aspect of the method for manufacturing the through wiring substrate 10 according to the present invention may include the following five processes A to E.
  • step A the substrate 1 is modified by irradiating a region that becomes the through hole 4 connecting both the main surfaces 2 and 3 of the substrate 1 with laser light.
  • a method of forming a modified portion 16 in which the material of the substrate 1 is modified in the substrate 1 by irradiating the substrate 1 with laser light L can be cited. It is done.
  • the reforming unit 16 is provided in a region to be the through wiring 6.
  • the laser beam L is irradiated, for example, from the first main surface 2 side of the substrate 1 and forms a focal point S at a desired position in the substrate 1.
  • the material of the substrate 1 is modified. Accordingly, the position of the focal point S is sequentially shifted and moved (scanned) while irradiating the laser light L, and the modified portion 16 is formed by connecting the focal point S to the entire region serving as the through hole 4. be able to.
  • the modified portion 16 having a diameter in the range of several ⁇ m to several tens ⁇ m can be obtained. Further, by controlling the position at which the focal point S of the laser beam L is connected inside the substrate 1, the modified portion 16 having a desired shape can be formed.
  • the substrate 1 is modified by irradiating the laser beam L toward 17.
  • the laser beam L is appropriately scanned so that the diameter of the modified portion 16 gradually increases from the second end portion 18 toward the first end portion 17 (that is, from the first end portion 17).
  • the second end portion 18 is formed in a substantially tapered shape.
  • the modified portion 16 is adjusted so that the radius of the first end portion 17 is 15 ⁇ m, the radius of the second end portion 18 is 5 ⁇ m, the angle ⁇ is 70 degrees, and the angle ⁇ is 120 degrees. Formed.
  • FIG. 4B represents the direction in which the focal point S of the laser light L is scanned. That is, the arrow indicates that the focal point S is scanned from the second end 18 to the first end 17. At this time, it is preferable in terms of manufacturing efficiency to continuously scan in the direction of the arrow.
  • the laser beam L may be irradiated only from the first main surface 2 or the second main surface 3 of the substrate 1, or both the main surfaces 2 and 3 of the substrate 1.
  • the laser beam L may be irradiated simultaneously or alternately.
  • a non-through hole 14 is formed in the substrate 1.
  • the substrate 1 on which the modified portion 16 is formed is immersed in an etching solution (chemical solution) 19, and the modified portion 16 is etched (wet etching). The method of removing from 1 is mentioned. As a result, a non-through hole 14 (blind via) is formed in a portion where the reforming portion 16 exists.
  • a quartz glass plate having a thickness of 500 ⁇ m is used as the material of the substrate 1, and a solution mainly containing hydrofluoric acid (HF) is used as the etching solution 19.
  • HF hydrofluoric acid
  • the etching solution 19 is not particularly limited, and for example, a solution containing hydrofluoric acid (HF) as a main component, or a hydrofluoric acid-based mixed acid obtained by adding an appropriate amount of nitric acid or the like to hydrofluoric acid can be used. Further, other chemicals can be used depending on the material of the substrate 1.
  • HF hydrofluoric acid
  • other chemicals can be used depending on the material of the substrate 1.
  • step C the seed layer 15 is formed on the inner wall of the non-through hole 14 and the first main surface 2 formed in step B.
  • a titanium (Ti) thin film having a thickness of 50 nm is first formed on the first main surface 2 of the substrate 1 and the inner walls of the non-through holes 14 by sputtering.
  • a copper (Cu) thin film having a thickness of 150 nm is formed on the titanium thin film by sputtering.
  • a seed layer 15 made of a Cu / Ti thin film is formed.
  • the material of the seed layer 15 is not limited to titanium and copper, and gold (Au) or gold tin (Au—Sn) can be used.
  • the material of the seed layer 15 may be appropriately selected according to the material of the conductor 5 filled in the subsequent process D.
  • Step D the conductor 5 is filled into the non-through hole 16 through the seed layer 15 formed in Step C.
  • the surface of the seed layer 15 other than the portion to be plated is covered with a resist 13 and then immersed in a plating solution (not shown).
  • the resist 13 is patterned except for the inner wall of the non-through hole 14 and the periphery of the first opening 7.
  • a copper sulfate plating solution suitable for filling the non-through holes 14 is preferably used.
  • the substrate 1 with a resist pattern is immersed in the plating solution, and an appropriate current is passed between the seed layer 15 and a separately provided anode electrode (not shown). Thereby, the conductor 5 which is a plating metal is deposited through the seed layer 15 which is not covered with the resist 13, and the conductor 5 is filled in the non-through hole 14.
  • the seed layer 15 and the resist layer 13 on the first main surface 2 are appropriately removed after the filling of the conductor 5 is completed.
  • the shape of the non-through hole 14 is processed so as to become thinner in a substantially tapered shape from the first opening 7 toward the second end 18 (second opening 8). Yes. For this reason, it can suppress that the conductor 5 obstruct
  • step E the second main surface 3 of the substrate 1 having the non-penetrating wiring 12 formed in step D is ground (polished) so that the non-penetrating hole 14 and the non-penetrating wiring 12 are connected to the through hole 4 and the penetrating wiring 6 respectively.
  • the second opening 8 is formed in the second main surface 3. More specifically, the 2nd main surface 3 is ground and the board
  • the first main surface 2 may be ground. By grinding the first main surface 2, the surface of the conductor 5 in the first opening 7 can be smoothed. As the grinding method, a physical / chemical method such as mechanochemical polishing (MCP) may be applied.
  • MCP mechanochemical polishing
  • FIGS. 9A to 12B show a second embodiment of the method for manufacturing the through wiring board 10 of the present invention.
  • FIGS. 9A to 12B are a plan view and a sectional view of the substrate 1 on which the through wiring substrate 10 is manufactured.
  • 9A, 10A, 11A, and 12A are plan views of the substrate 1.
  • FIG. 9B, FIG. 10B, FIG. 11B, and FIG. 12B are sectional views of the substrate 1 taken along the line YY in the above plan view.
  • the second embodiment of the method for manufacturing the through wiring substrate 10 according to the present invention may include the following four steps G to J.
  • step G the substrate 1 is modified by irradiating a region that becomes the through hole 4 connecting both the main surfaces 2 and 3 of the substrate 1 with laser light.
  • the substrate 1 is irradiated with a laser beam L to form a modified portion 16 in which the material of the substrate 1 is modified in the substrate 1. It is done.
  • the reforming unit 16 is provided in a region to be the through wiring 6.
  • the explanation of the material of the substrate 1, the modification of the substrate 1 at the focal point S of the laser light L, and the explanation of the light source of the laser light L are the same as the explanation in the first aspect of the method for manufacturing the through wiring substrate.
  • the laser beam is directed from the second end 18 serving as the second opening 8 of the through hole 4 toward the first end 17 serving as the first opening 7.
  • the substrate 1 is modified by irradiating L.
  • the laser beam L is appropriately scanned so that the diameter of the modified portion 16 gradually increases from the second end portion 18 toward the first end portion 17 (that is, from the first end portion 17).
  • the second end portion 18 is formed in a substantially tapered shape.
  • the modified portion 16 is formed so that the radius of the first end portion 17 is 15 ⁇ m, the radius of the second end portion 18 is 5 ⁇ m, the angle ⁇ is 70 degrees, and the angle ⁇ is 120 degrees. .
  • the arrow shown in FIG. 9B represents the direction in which the focal point S of the laser light L is scanned. That is, the arrow indicates that the focal point S is scanned from the second end 18 to the first end 17. At this time, it is preferable in terms of manufacturing efficiency to continuously scan in the direction of the arrow.
  • the laser light L may be irradiated only from the first main surface 2 or the second main surface 3 of the substrate 1 as the direction of irradiation with the laser light L.
  • the laser light L may be irradiated simultaneously or alternately from both main surfaces 2 and 3 of the substrate 1.
  • step H the modified portion 16 formed in step G is removed, the first opening 7 is provided on the first main surface 2 of the substrate 1, and the second opening 8 is provided on the second main surface 3.
  • the through-hole 4 is formed.
  • the substrate 1 on which the modified portion 16 is formed is immersed in an etching solution (chemical solution) 19 and the modified portion 16 is etched (wet etching). The method of removing from 1 is mentioned. As a result, the through hole 4 (via) is formed in the portion where the reforming portion 16 exists.
  • a quartz glass plate having a thickness of 500 ⁇ m is used as the material of the substrate 1, and a solution mainly containing hydrofluoric acid (HF) is used as the etching solution 19.
  • HF hydrofluoric acid
  • a solution having a small etching solution selection ratio ratio of the etching rate between the modified layer and the non-modified layer
  • one surface of the substrate 1 for example, A tapered hole can also be formed by allowing the etching to proceed from the first main surface 2 side.
  • the etching solution 19 is not particularly limited, and for example, a solution containing hydrofluoric acid (HF) as a main component, or a hydrofluoric acid-based mixed acid obtained by adding an appropriate amount of nitric acid or the like to hydrofluoric acid can be used. Further, other chemicals can be used depending on the material of the substrate 1.
  • HF hydrofluoric acid
  • other chemicals can be used depending on the material of the substrate 1.
  • step I the conductive layer 21 is attached to the second main surface 3.
  • a conductive layer 21 made of a copper plate having a thickness of 1 mm is fixed to the second main surface 3 with a jig (not shown).
  • the material of the conductive layer 21 is not limited to copper, and a material made of a conductive material such as titanium, gold, or gold-tin can be used, and the thickness thereof is appropriately set.
  • step J the conductor 5 is filled into the through hole 4 through the conductive layer 21 fixed in step I.
  • a method of immersing the substrate 1 having the conductive layer 21 attached to the second main surface 3 in a plating solution (not shown).
  • a copper sulfate plating solution suitable for filling the through holes 4 is preferably used.
  • the substrate 1 is immersed in a plating solution, and an appropriate current is passed between the conductive layer 21 and a separately provided anode electrode (not shown).
  • the conductor 5 which is a plating metal deposits through the part in which the conductive layer 21 is in contact with the second opening 8 of the through hole 4, and the conductor 5 is filled in the through hole 4 (FIG. 12A). , See FIG. 12B).
  • the shape of the through hole 4 is processed so as to become thinner in a substantially tapered shape from the first opening 7 toward the second opening 8. For this reason, it can suppress that the conductor 5 obstruct
  • the conductive layer 21 is removed from the second main surface 3 of the through wiring substrate 10 on which the through wiring 6 is formed by an appropriate method. Further, the surfaces of the conductor 5 exposed to the first opening 7 and the second opening 8 may be smoothed by polishing both main surfaces of the through wiring substrate 10. Through the above steps G to J, the through wiring substrate 10 shown in FIGS. 8A and 8B is obtained.
  • steps such as resist patterning and grinding of the second main surface 3 are not essential, so the number of processes is reduced as compared with the manufacturing method of the first aspect described above. Production efficiency is good. Further, since the conductor 5 is deposited through the conductive layer 21 in contact with the second opening 8, the conductor 5 tends to fill the through hole 4 from the second opening 8 toward the first opening 7. is there. As a result, the formation of voids in the through wiring 6 can be further suppressed.
  • FIGS. 13A to 16B show a third embodiment of the method for manufacturing the through wiring board 10 according to the present invention.
  • FIGS. 13A to 16B are a plan view and a cross-sectional view of the substrate 1 on which the through wiring substrate 10 is manufactured.
  • FIGS. 13A, 14A, 15A, and 16A are plan views of the substrate 1.
  • FIG. 13B, FIG. 14B, FIG. 15B, and FIG. 16B are cross-sectional views of the substrate 1 taken along the line ZZ in the plan view.
  • the third embodiment of the method for manufacturing the through wiring substrate 10 according to the present invention may include the following four steps M to P.
  • a base material 23 having a conductive layer 22 is attached to the second main surface 3 of the substrate 1 in contact with the conductive layer 22.
  • a resin base material 23 having a conductive layer 22 made of a copper thin film having a thickness of 50 ⁇ m provided on one side is used as a substrate 1 using a jig (not shown).
  • a sputtering method can be mentioned.
  • the material of the conductive layer 22 is not limited to copper, and a material made of a conductive material such as titanium, gold, gold-tin or the like can be used, and the thickness thereof is appropriately set.
  • the material of the base material 23 is not limited to resin, and may be a semiconductor substrate or a metal plate made of Si or the like. The thickness is appropriately set.
  • step N the laser beam L is modified by irradiating the region that becomes the through hole 4 connecting both the main surfaces 2 and 3 of the substrate 1.
  • a method of irradiating the substrate 1 with a laser beam L to form a modified portion 16 in which the material of the substrate 1 is modified in the substrate 1. can be mentioned.
  • the reforming unit 16 is provided in a region to be the through wiring 6.
  • the explanation of the material of the substrate 1, the modification of the substrate 1 at the focal point S of the laser light L, and the explanation of the light source of the laser light L are the same as the explanation in the first aspect of the method for manufacturing the through wiring substrate.
  • the laser beam is directed from the second end 18 serving as the second opening 8 of the through hole 4 toward the first end 17 serving as the first opening 7.
  • the substrate 1 is modified by irradiating L.
  • the laser beam L is appropriately scanned so that the diameter of the modified portion 16 gradually increases from the second end portion 18 toward the first end portion 17 (that is, from the first end portion 17).
  • the second end portion 18 is formed in a substantially tapered shape.
  • the modified portion 16 is formed so that the radius of the first end portion 17 is 15 ⁇ m, the radius of the second end portion 18 is 5 ⁇ m, the angle ⁇ is 70 degrees, and the angle ⁇ is 120 degrees. .
  • the 14B represents the direction in which the focal point S of the laser light L is scanned. That is, the arrow indicates that the focal point S is scanned from the second end 18 to the first end 17. At this time, it is preferable in terms of manufacturing efficiency to continuously scan in the direction of the arrow.
  • the laser beam L may be irradiated only from the first main surface 2 or the second main surface 3 of the substrate 1, or both the main surfaces 2 and 3 of the substrate 1.
  • the laser beam L may be irradiated simultaneously or alternately.
  • step O the modified portion 16 formed in step N is removed, the first main surface 2 has the first opening 7, and the boundary surface where the second main surface 3 and the conductive layer 22 are in contact with each other is described above.
  • a through hole 4 having a second opening 8 is formed.
  • the substrate 1 on which the modified portion 16 is formed is immersed in an etching solution (chemical solution) 19 and the modified portion 16 is etched (wet etching). The method of removing from the board
  • a quartz glass plate having a thickness of 500 ⁇ m is used as the material of the substrate 1, and a solution mainly containing hydrofluoric acid (HF) is used as the etching solution 19.
  • HF hydrofluoric acid
  • a solution having a small etching solution selection ratio ratio of the etching rate between the modified layer and the non-modified layer
  • one surface of the substrate 1 for example, A tapered hole can also be formed by allowing the etching to proceed from the first main surface 2 side.
  • the etching solution 19 is not particularly limited, and for example, a solution containing hydrofluoric acid (HF) as a main component, or a hydrofluoric acid-based mixed acid obtained by adding an appropriate amount of nitric acid or the like to hydrofluoric acid can be used. Further, other chemicals can be used depending on the material of the substrate 1.
  • HF hydrofluoric acid
  • other chemicals can be used depending on the material of the substrate 1.
  • the conductor 5 is filled into the through hole 4 through the conductive layer 22 provided on one surface of the base material 23 fixed to the second main surface 3 of the substrate 1 in the process M.
  • a method of immersing the substrate 1 having the conductive layer 22 attached to the second main surface 3 in a plating solution there is a method of immersing the substrate 1 having the conductive layer 22 attached to the second main surface 3 in a plating solution (not shown).
  • a copper sulfate plating solution suitable for filling the through holes 4 is preferably used.
  • the substrate 1 is immersed in a plating solution, and an appropriate current is passed between the conductive layer 22 and a separately provided anode electrode (not shown).
  • the conductor 5 which is a plating metal deposits through the portion where the conductive layer 22 is in contact with the second opening 8 of the through hole 4, and the conductor 5 is filled in the through hole 4 (see FIG. 16A, FIG. 16B).
  • the shape of the through hole 4 is processed so as to become thinner in a substantially tapered shape from the first opening 7 toward the second opening 8. For this reason, it can suppress that the conductor 5 obstruct
  • the conductive layer 22 and the base material 23 are removed from the second main surface 3 of the through wiring substrate 10 on which the through wiring 6 is formed by an appropriate method. Further, the surfaces of the conductor 5 exposed to the first opening 7 and the second opening 8 may be smoothed by polishing both main surfaces of the through wiring substrate 10. Through the above processes MP, the through wiring substrate 10 shown in FIGS. 8A and 8B is obtained.
  • steps such as resist patterning and grinding of the second main surface 3 are not essential, so the number of processes is reduced compared to the manufacturing method of the first aspect described above. Production efficiency is good. Further, since the conductor 5 is deposited via the conductive layer 22 in contact with the second opening 8, the conductor 5 tends to fill the through hole 4 from the second opening 8 toward the first opening 7. is there. As a result, the formation of voids in the through wiring 6 can be further suppressed.
  • the through wiring board of the present invention high density of various devices such as three-dimensional mounting for mounting devices on both main surfaces and system in package (SiP) for systemizing a plurality of devices in one package. It can be suitably used for mounting.
  • SiP system in package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

 本発明の貫通配線基板は、平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備える。前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔は、この貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は、互いに非平行である。前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている。

Description

貫通配線基板及びその製造方法
 本発明は、基板の内部を貫通する貫通配線を有する貫通配線基板およびその製造方法に関する。
 本願は、2009年12月25日に、日本国に出願された特願2009-294989号に基づき優先権を主張し、その内容をここに援用する。
 従来、基板の第1主面(一方の主面)と第2主面(他方の主面)とに個別に実装されたデバイスの間を電気的に接続する方法として、この基板の内部を貫通する貫通配線を設ける方法が用いられている。
 貫通配線基板の一例として、特許文献1には、基板の厚み方向とは異なる方向に延びる部分を有する貫通孔に導体が充填されてなる貫通配線を備えた貫通配線基板が記載されている。
 その一例として、図17に示すものが挙げられる。この貫通配線基板100は、石英ガラス等からなる基板101と、この基板101の第1主面102と側面103とを結ぶように形成された貫通孔104に銅(Cu)、タングステン(W)、金錫(Au-Sn)等の導体105が充填されてなる貫通配線106と、を備える。
 従来、このような貫通配線106を基板101の内部に形成するには、基板101の内部を斜めに延びる貫通孔104を形成後、めっき法、スパッタ法、溶融金属充填法、CVD法、超臨界成膜法などにより、前記導体105を前記貫通孔104内に充填する方法が用いられている。
 これらの方法の中でも、半導体プロセスとの整合性等のため、めっき法による導体の充填がしばしば用いられている。
 一例として、電界めっきによる貫通配線基板100の従来の製造方法を図18A~18Dに示す。まず、基板101の内部に基板101の第1主面102に対して斜め方向に延伸する貫通孔104を形成する(図18A)。次いで、その内壁面および第1主面102に電界めっきのためのシード層115を形成する(図18B)。つづいて、第1主面102のシード層115上にレジスト113で適宜パターンを施す(図18C)。その後、電界めっきによって導体105を貫通孔104内に充填するために、基板101をめっき液に浸漬し、シード層115とめっき液内に別途設けたアノード電極(不図示)との間に適当な電流を流す。これにより、貫通孔104内で導体105を析出させて、貫通配線106を形成する(図18D)。その後、適当な方法によって、第1主面102上のシード層115及びレジスト113を除いて、貫通配線基板100を得る(図17)。図17ではシード層115を省略している。
 上記では電界めっき法を用いて貫通孔内に導体を充填する手法を説明したが、無電界めっき法によっても貫通孔内に導体充填することができる。
特開2006-303360号公報
 しかしながら、前記従来の製造方法では、めっきの際に貫通孔104の内部に導体105が充填されないボイド(空隙)109が形成されて、このボイド109が貫通孔104内に残ったままで、貫通孔104の開口部107が導体105によって閉塞してしまう問題がしばしば起きている(図19)。ボイド109が生じてしまうと、その内部にめっき液等の異物が残留し、導電性の低下やクラック等の原因になる。その結果、貫通配線106、貫通配線基板100、及び実装した電子デバイスに少なからず悪影響を与える恐れがある。
 本発明は、上記事情に鑑みてなされたものであり、貫通孔内に充填された導体に欠陥となるボイドの無い貫通配線が配された貫通配線基板、および貫通孔又は非貫通孔に導体を充填する際のボイドの発生を抑制しうる貫通配線基板の製造方法を提供することを課題とする。
 従来の製造方法における問題を本発明者らが鋭意検討したところ、貫通孔104の開口部107及び108の形状に問題を解決する以下の手掛かりを得た(図20参照)。すなわち、開口部107及び108は、その断面において形状が尖った部分110及び111をそれぞれ有している。ここで、めっきの性質上、その尖った部分110及び111において優先的にめっきが成長してしまう。そのため、貫通孔104の内部に導体105が充填される前に、この開口部107及び108が閉塞しボイド109が生じる。このことから、本発明者らは以下の解決手段を見出すに至った。
 (1)本発明の貫通配線基板は、平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備える。前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔は、この貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行である。前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている。
 (2)貫通配線基板の製造方法は、平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板の製造方法である。この貫通配線基板は、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔がこの貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行である。また、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている。この貫通配線基板の製造方法は、前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域にレーザー光を照射することにより前記領域を改質する工程と、前記改質された部分を除去して、前記第1主面に第一の開口部を有し、前記貫通孔の第二の開口部となる端部が前記基板に内在する非貫通孔を形成する工程と、前記非貫通孔の内壁にシード層を形成する工程と、前記シード層を介して前記非貫通孔の内部に導体を充填する工程と、前記第2主面を研削して、前記非貫通孔を貫通孔となし、前記第2主面に前記第二の開口部を形成する工程と、を含む。
 (3)本発明の貫通配線基板の製造方法は、平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板の製造方法である。この貫通配線基板は、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔は、この貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行である。また、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている。この貫通配線基板の製造方法は、前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域にレーザー光を照射することにより前記領域を改質する工程と、前記改質された部分を除去して、前記第1主面に第一の開口部を有し、かつ前記第2主面に第二の開口部を有する貫通孔を形成する工程と、前記第2主面に導電層を貼付する工程と、前記導電層を介して前記貫通孔の内部に導体を充填する工程と、を含む。
 (4)本発明の貫通配線基板の製造方法は、平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板の製造方法である。この貫通配線基板は、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔が、この貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は、互いに非平行である。また、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている。この貫通配線基板の製造方法は、導電層を有する基材を、前記基板の第2主面に前記導電層を接して貼付する工程と、前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域をレーザー照射することにより、前記領域を改質する工程と、前記改質された部分を除去して、前記第1主面に第一の開口部を有し、前記第2主面と前記導電層とが接する境界面に第二の開口部を有する貫通孔を形成する工程と、前記導電層を介して前記貫通孔の内部に導体を充填する工程と、を含む。
 上記(1)に記載の貫通配線基板によれば、貫通孔内に充填された導体に欠陥となるボイドの無い貫通配線が配されているので、この貫通孔内で導体が剥離したり、ボイド内にトラップされていた異物が漏出することが無い。この結果、デバイス実装時の信頼性が高められた貫通配線基板を提供できる。
 上記(2)~(4)に記載の貫通配線基板の製造方法によれば、貫通孔又は非貫通孔に導体を充填する際のボイドの発生を抑制できる。この結果、デバイス実装時の信頼性が高められた貫通配線基板を製造できる。
本発明にかかる貫通配線基板の一例を示す断面図である。 同貫通配線基板の一例を示す断面図である。 同貫通配線基板の一例を示す斜視図である。 本発明にかかる貫通配線基板の一例における製造方法を示す平面図である。 図4Aの断面図である。 本発明にかかる貫通配線基板の製造方法の第一態様を示す平面図である。 図5Aの断面図である。 図5Aに続く工程を示す平面図である。 図6Aの断面図である。 図6Aに続く工程を示す平面図である。 図7Aの断面図である。 図7Aに続く工程を示す平面図である。 図8Aの断面図である。 本発明にかかる貫通配線基板の製造方法の第二態様を示す平面図である。 図9Aの断面図である。 図9Aに続く工程を示す平面図である。 図10Aの断面図である。 図10Aに続く工程を示す平面図である。 図11Aの断面図である。 図11Aに続く工程を示す平面図である。 図12Aの断面図である。 本発明にかかる貫通配線基板の製造方法の第三態様を示す平面図である。 図13Aの断面図である。 図13Aに続く工程を示す平面図である。 図14Aの断面図である。 図14Aに続く工程を示す平面図である。 図15Aの断面図である。 図15Aに続く工程を示す平面図である。 図16Aの断面図である。 従来の貫通配線基板の一例を示す断面図である。 従来の貫通配線基板の製造方法を示す断面図である。 従来の貫通配線基板の製造方法を示す断面図である。 従来の貫通配線基板の製造方法を示す断面図である。 従来の貫通配線基板の製造方法を示す断面図である。 従来の貫通配線基板の製造方法において、貫通孔内にボイドが生じた状態を示す断面図である。 従来の貫通配線基板の製造方法における途中段階を示す断面図である。
 以下、図面を参照しながら、本願発明に係る実施形態を説明する。
 図1は、本発明の一実施形態である貫通配線基板10を、その厚み方向に切った縦断面図である。この貫通配線基板10は、平板状の基板1と、貫通配線6と、を備える。この貫通配線6は、この基板1の第1主面(一方の主面)2と第2主面(他方の主面)3とを貫通する貫通孔4と、この貫通孔4内に充填された導体5とを備える。基板1の一縦断面おいて貫通孔4を見たとき、貫通孔4の断面形状は、この貫通孔4の内側面を側辺とする台形状をなす。この台形の2つの側辺4p及び4qは、互いに非平行である。さらに、この台形の上底(第1主面)又は下底(第2主面)をなす2つの頂点において第1主面又は第2主面に垂直する2本の垂線T及びTに対して、前記台形の2つの側辺4p及び4qは、それぞれ同じ側に傾いている。なお、図1では下底をなす2つの頂点において2本の垂線T及びTを引く場合を示しているが、上底をなす2つの頂点において2本の垂線を引いた場合も同様に、前記台形の2つの側辺4p及び4qは、それぞれ同じ側に傾いている。
 前記台形の上底は、第1主面2における貫通孔4の第一の開口部7を構成し、前記台形の下底は、第2主面3における貫通孔4の第二の開口部8を構成し、前記台形の2つの側辺は、貫通孔4の内側面(辺4p及び辺4q)を構成する。図1で、前記上底の長さが前記下底の長さより大きい(上底の長さ>下底の長さ)。
 図1において、垂線T及びTはそれぞれ前記台形の下底をなす2つの頂点(下底の両端)から対辺である上底を含む直線(基板1の第1主面2)へ引かれている。図1の矢印で示すように、前記台形の側辺4pは垂線Tに対して左側に傾いており、前記台形の側辺4qは垂線Tに対して左側に傾いている。すなわち、側辺4p及び4qは、それぞれ垂線T及びTに対して、同じ左側に傾いている。
 図2は、同実施形態に係る貫通配線基板を、その厚み方向に切った縦断面図であり、図1と同じ断面を示す。ただし、図2では、基板1の両主面を貫く垂線Tに対する、前記側辺4p及び4qの向き(角度)を示している。
 図2に示すように、前記台形の各々の側辺4p及び4qに沿う、第1主面2から第2主面3への2つの向き(矢印α及び矢印βで表される向き)は、基板1の両主面2及び3を貫く垂線Tに対して同じ側に向いている。
 図2において、前記台形の各々の側辺4p及び4qに沿う、第1主面2から第2主面3への前記2つの向きが垂線Tに対して同じ側に向いているとは、矢印α及び矢印βの指し示す方向が、両方とも垂線Tに対して紙面の右側を向いていることをいう。
 これに対して、仮に矢印αの指し示す方向が垂線Tに対して紙面の右側を向いていて、矢印ベータの指し示す方向が垂線Tに対して紙面の左側を向いている場合は、前記2つの向きが垂線Tに対して異なる側に向いているという。
 貫通配線基板10の上記説明を言い換えると、貫通配線基板10は、単一の基板1と、この基板1の第1主面2と第2主面3とを結ぶように形成された貫通孔4内に導体5が充填されてなる貫通配線6と、を備える。貫通孔4は、基板1の第1主面2及び第2主面3に対して傾いて延伸する。また、貫通孔4は、その第一の開口部7から第二の開口部8へ向けて略テーパー状に細くなる。
 図2の貫通配線基板10の断面は、貫通孔4における第一の開口部7の中心部と第二の開口部8の中心部に沿った断面である。貫通孔4は第1主面2及び第2主面3に対して傾いて延伸している。すなわち、図3の斜視図に示すように、貫通孔4の中心軸Jが基板1の厚み方向とは異なる方向に延伸している。前記中心軸Jは、第1主面2又は第2主面3に平行な任意の面に含まれる貫通孔4の領域の中心を通るものである。なお、図1及び2は、図3のX-X線に沿う断面図である。
 図2の断面図において、貫通孔4の側辺4pが第1主面2となす角を角度θ、側辺4qが第1主面2となす角を角度φとして表すと、角度θと角度φの和は180度(°)より大きくなる。ここで、角度θは鋭角であり、角度φは鈍角である。この場合、側辺4p及び側辺4qは、基板1の両主面2及び3を貫く垂線Tに対して同じ側に向いている。従って、貫通孔4の形状は、第一の開口部7から第二の開口部8へ向けて略テーパー状に細くなる。
 前記台形の2つの側辺が互いに非平行であり、且つ基板1の両主面2及び3を貫く垂線Tに対して同じ側に向いて、貫通孔4が基板1の第1主面2及び第2主面3に対して傾いて延伸していることにより、第1主面2における第一の開口部7の位置と第2主面3における第二の開口部8の位置とを自由度高く設計できる。このため、貫通配線基板10の両面に実装するそれぞれのデバイスの各電極部の配置に合わせて、貫通配線6を自在に配することができる。
 また、貫通孔4が、第一の開口部7から第二の開口部8へ向けて細くなる略テーパー状であることにより、貫通配線基板10の製造時に、貫通孔4内に導体5を充填して貫通配線6を形成する際に、ボイド(空隙)の形成を抑制することができる。このため、欠陥となるボイドが無い貫通配線6が配された貫通配線基板10は、その使用時における信頼性を高いものとすることができる。
 以上で示した、本発明の貫通配線基板10における基板1の材料としては、例えばガラス(例えば石英ガラス)、サファイア、プラスチック、セラミックス等の絶縁体や、シリコン(Si)等の半導体が挙げられる。これらの材料のなかでも、絶縁性の石英ガラスが好ましい。基板の材料が石英ガラスであると、後述する貫通孔の内壁に絶縁層を形成する必要がなく、浮遊容量成分の存在等による高速伝送の阻害要因がない等の利点がある。
 基板1の厚さ(第1主面2から第2主面3までの距離)としては、約150μm~1mmの範囲で適宜設定できる。
 貫通配線基板10に配された貫通孔4に充填する前記導体5としては、例えば金錫(Au-Sn)、銅(Cu)等が挙げられる。
 本発明の貫通配線基板10に備えられる貫通配線6のパターンは、以上の例示に限定されるものではなく、適宜設計することが可能である。
 次に、上記の貫通配線基板10の製造方法を以下に示す。本発明の貫通配線基板の製造方法としては、以下の第一態様から第三態様が挙げられる。
<貫通配線基板の製造方法の第一態様>
本発明の貫通配線基板10の製造方法の第一態様を図4A~図8Bに示す。
 ここで、図4A~図8Bは、貫通配線基板10を構成する基板1の平面図および断面図である。これらの図中、図4A,図5A,図6A,図7A,図8Aはこの基板1の平面図である。一方、図4B,図5B,図6B,図7B,図8Bは、上記平面図のX-X線間に沿う基板1の断面図である。
 本発明に係る貫通配線基板10の製造方法の第一態様は、以下の工程A~Eの5工程を有しても良い。
<工程A>
 工程Aでは、基板1の両主面2および3を結ぶ貫通孔4となる領域にレーザー光を照射することにより改質する。
 その方法の一例として、図4A,4Bに示すように、基板1にレーザー光Lを照射して、基板1内に基板1の材料が改質されてなる改質部16を形成する方法が挙げられる。改質部16は、貫通配線6となる領域に設けられる。
 レーザー光Lは、例えば基板1の第1主面2側から照射され、基板1内の所望の位置で焦点Sを結ぶ。焦点Sを結んだ位置で、この基板1の材料が改質される。したがって、レーザー光Lを照射しながら焦点Sの位置を順次ずらして移動(走査)して、貫通孔4となる領域の全部に対して、焦点Sを結ぶことにより、改質部16を形成することができる。
 レーザー光Lの光源としては、例えばフェムト秒レーザーを挙げることができる。このレーザー光Lの照射によって、例えば径が数μm~数十μmの範囲の改質部16を得ることができる。また、基板1内部におけるレーザー光Lの焦点Sを結ぶ位置を制御することにより、所望の形状を有する改質部16を形成することができる。
 そのレーザー光Lの照射の方法としては、例えば貫通孔4の第二の開口部8となる基板1に内在する第二の端部18から、第一の開口部7となる第一の端部17に向けてレーザー光Lを照射して基板1を改質する。この際、レーザー光Lを適宜走査して、第二の端部18から第一の端部17に向けて徐々に改質部16の径が太くなる形状(すなわち、第一の端部17から第二の端部18に向けて細くなる略テーパー形状)に形成する。
 本実施態様では、一例として第一の端部17の半径が15μm、第二の端部18の半径が5μm、角度θが70度、角度φが120度となるように、改質部16を形成した。
 図4Bに示した矢印は、レーザー光Lの焦点Sを走査する向きを表す。すなわち、前記矢印は、第二の端部18から第一の端部17までこの焦点Sを走査することを表す。このとき、矢印の向きで連続して走査を行うことが、製造効率上好ましい。
 以上のように、改質部16を形成する際、基板1の第1主面2または第2主面3からのみレーザー光Lを照射してもよいし、基板1の両主面2及び3からレーザー光Lを同時にあるいは交互に照射してもよい。
<工程B>
 工程Bでは、工程Aで形成した改質部16を除去して、基板1の第1主面2に第一の開口部7を有し、第二の開口部8となる第二の端部18が基板1に内在する非貫通孔14を形成する。
 その方法の一例として、図5A,5Bに示すように、改質部16を形成した基板1をエッチング液(薬液)19に浸漬して、改質部16をエッチング(ウエットエッチング)することにより基板1から除去する方法が挙げられる。その結果、改質部16が存在した部分に、非貫通孔14(ブラインドビア)が形成される。本実施態様では基板1の材料として厚さ500μmの石英ガラス板を用い、エッチング液19としてフッ酸(HF)を主成分とする溶液を用いた。このエッチングは、基板1の改質されていない部分に比べて改質部16が非常に速くエッチングされる現象を利用するものであり、結果として改質部16の形状に応じた非貫通孔14を形成することができる。
 前記エッチング液19は特に限定されず、例えばフッ酸(HF)を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板1の材料に応じて、他の薬液を用いることもできる。
<工程C>
 工程Cでは、工程Bで形成した非貫通孔14の内壁および第1主面2にシード層15を形成する。
 その方法の一例として、図6A,6Bに示すように、まず50nmの厚さのチタン(Ti)薄膜をスパッタ法により基板1の第1主面2と非貫通孔14の内壁に成膜する。次いで、150nmの厚さの銅(Cu)薄膜をスパッタ法によりチタン薄膜上に成膜する。この二段階の成膜によって、Cu/Ti薄膜からなるシード層15を形成する。
 シード層15の材質としては、前記チタン及び銅に限定されず、金(Au)や金錫(Au-Sn)を用いることができる。シード層15の材質は、後段の工程Dで充填される導体5の材質に合わせて適宜選択すればよい。
<工程D>
 工程Dでは、工程Cで形成したシード層15を介して非貫通孔16の内部に導体5を充填する。
 その方法の一例として、図7A,7Bに示すように、めっきする部分以外のシード層15の表面をレジスト13で覆った後、めっき液(不図示)に浸漬する方法が挙げられる。ここでは、非貫通孔14の内壁及び第一の開口部7の周辺を除いて、レジスト13をパターニングしてある。前記めっき液の成分としては、非貫通孔14の充填に適した硫酸銅めっき液が好適に用いられる。
 前記めっき液にレジストパターンを施した基板1を浸漬して、シード層15と別途設けたアノード電極(不図示)との間に適当な電流を流す。これにより、レジスト13で覆われなかったシード層15を介して、めっき金属である導体5が析出し、非貫通孔14内部に導体5が充填される。第1主面2上のシード層15及びレジスト層13は、導体5の充填終了後に適宜取り除かれる。
 ここで非貫通孔14の形状は、前述のように、第一の開口部7から第二の端部18(第二の開口部8)に向けて略テーパー状に細くなるように加工されている。このため、導体5が第一の開口部7を閉塞して、非貫通孔14内に導体5が充填されない領域(ボイド)を発生してしまうことを抑制することができる。すなわち、シード層15が形成された非貫通孔14は、第二の端部18から第一の開口部7に向けて徐々に太くなる形状であるため、めっきによってシード層15を介して導体5が析出するとき、細い側の第二の端部18の方が太い側の第一の開口部よりも早く導体5が充填される。このため、充填された導体5内部に、欠陥となるボイドが発生することを抑制して、非貫通孔14内に導体5を密に充填した非貫通配線12を得ることができる。
<工程E>
 工程Eでは、工程Dで形成した非貫通配線12を有する基板1の第2主面3を研削(研磨)して、非貫通孔14及び非貫通配線12をそれぞれ貫通孔4及び貫通配線6となし、第2主面3に第二の開口部8を形成する。
 より具体的には、第2主面3を研削して、基板1に内在する第二の端部18が第2主面3に露呈するように、基板1を所望の厚さまで薄くする。また、第1主面2を研削してもよい。第1主面2を研削することにより、第一の開口部7における導体5の表面を平滑にすることができる。
 前記研削の方法としては、メカノケミカルポリシング(MCP)等の物理・化学的方法を適用すればよい。
 以上の工程A~Eにより、図8A,8Bに示した貫通配線基板10が得られる。
<貫通配線基板の製造方法の第二態様>
 次に、本発明の貫通配線基板10の製造方法の第二態様を図9A~図12Bに示す。
 ここで、図9A~図12Bは、貫通配線基板10を製造する基板1の平面図および断面図である。これらの図中、図9A,図10A,図11A,図12Aはこの基板1の平面図である。一方、図9B,図10B,図11B,図12Bは上記平面図のY-Y線間に沿う基板1の断面図である。
 本発明に係る貫通配線基板10の製造方法の第二態様は、以下の工程G~Jの4工程を有しても良い。
<工程G>
 工程Gでは、基板1の両主面2及び3を結ぶ貫通孔4となる領域にレーザー光を照射することにより、基板1を改質する。
 その方法の一例として、図9A,9Bに示すように、基板1にレーザー光Lを照射して、基板1内に基板1の材料が改質されてなる改質部16を形成する方法が挙げられる。改質部16は、貫通配線6となる領域に設けられる。
 基板1の材料の説明、レーザー光Lの焦点Sにおける基板1の改質、レーザー光Lの光源の説明は、前述の貫通配線基板の製造方法の第一態様における説明と同じである。
 レーザー光Lの照射の方法としては、例えば貫通孔4の第二の開口部8となる第二の端部18から、第一の開口部7となる第一の端部17に向けてレーザー光Lを照射して基板1を改質する。この際、レーザー光Lを適宜走査して、第二の端部18から第一の端部17に向けて徐々に改質部16の径が太くなる形状(すなわち、第一の端部17から第二の端部18に向けて細くなる略テーパー形状)に形成する。
 本実施態様では、第一の端部17の半径が15μm、第二の端部18の半径が5μm、角度θが70度、角度φが120度となるように、改質部16を形成した。
 図9Bに示した矢印は、レーザー光Lの焦点Sを走査する向きを表す。すなわち、前記矢印は、第二の端部18から第一の端部17までこの焦点Sを走査することを表す。このとき、矢印の向きで連続して走査を行うことが、製造効率上好ましい。
 以上のように、改質部16を形成する際、レーザー光Lを照射する方向としては、基板1の第1主面2または第2主面3からのみレーザー光Lを照射してもよいし、基板1の両主面2及び3からレーザー光Lを同時に、あるいは交互に照射してもよい。
<工程H>
 工程Hでは、工程Gで形成した改質部16を除去して、基板1の第1主面2に第一の開口部7を有し、第2主面3に第二の開口部8を有する貫通孔4を形成する。
 その方法の一例として、図10A,10Bに示すように、改質部16を形成した基板1をエッチング液(薬液)19に浸漬して、改質部16をエッチング(ウエットエッチング)することにより基板1から除去する方法が挙げられる。その結果、改質部16が存在した部分に、貫通孔4(ビア)が形成される。本実施態様では基板1の材料として厚さ500μmの石英ガラス板を用い、エッチング液19としてフッ酸(HF)を主成分とする溶液を用いた。このエッチングは、基板1の改質されていない部分に比べて改質部16が非常に速くエッチングされる現象を利用するものであり、結果として改質部16の形状に応じた貫通孔4を形成することができる。
 そのほか、直線状に改質部を形成した後、エッチング液の選択比(改質層と非改質層のエッチングレートの比)が小さい液を適宜選択し、常に基板1の片方の面(例えば第1主面2側)からエッチングが進行するようにすることでテーパー形状の孔を形成することもできる。
 前記エッチング液19は特に限定されず、例えばフッ酸(HF)を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板1の材料に応じて、他の薬液を用いることもできる。
<工程I>
 工程Iでは、第2主面3に導電層21を貼付する。
 その方法の一例として、図11Bに示すように、厚さ1mmの銅板からなる導電層21を治具(不図示)によって、第2主面3に固着させる方法が挙げられる。
 導電層21の材質としては、銅に限定されず、チタン、金、金錫等の導電性物質からなるものが使用でき、その厚さは適宜設定される。
<工程J>
 工程Jでは、工程Iで固着させた導電層21を介して貫通孔4の内部に導体5を充填する。
 その方法の一例として、導電層21が第2主面3に貼付された基板1をめっき液(不図示)に浸漬する方法が挙げられる。前記めっき液の成分としては、貫通孔4の充填に適した硫酸銅めっき液が好適に用いられる。
 基板1をめっき液に浸漬して、導電層21と別途設けたアノード電極(不図示)との間に適当な電流を流す。これにより、導電層21が貫通孔4の第二の開口部8と接している部分を介して、めっき金属である導体5が析出し、貫通孔4内部に導体5が充填される(図12A,図12B参照)。
 ここで貫通孔4の形状は、前述のように、第一の開口部7から第二の開口部8に向けて略テーパー状に細くなるように加工されている。このため、導体5が第一の開口部7を閉塞して、貫通孔4内に導体5が充填されない領域(ボイド)を発生してしまうことを抑制することができる。すなわち、貫通孔4は、第二の開口部8から第一の開口部7に向けて徐々に太くなる形状であるため、めっきによって導電層21を介して導体5が析出し、細い側の第二の開口部8から太い側の第一の開口部7向けて導体5が充填されるとき、貫通孔4内のめっき液がスムーズに析出した導体と置換する。したがって、この貫通孔4内に新鮮なめっき液が均一に満たされた状態となるため、析出異常のない安定しためっき成長が行われる。この結果、充填された導体5の内部に、欠陥となるボイドが発生することを抑制して、貫通孔4内に導体5を密に充填した貫通配線6を得ることができる。
 貫通配線6が形成された貫通配線基板10の第2主面3から、導電層21は適当な方法により除かれる。また、貫通配線基板10の両主面を研磨することにより、第一の開口部7及び第二の開口部8に露呈する導体5の表面を平滑にしてもよい。
 以上の工程G~Jにより、図8A,図8Bに示した貫通配線基板10が得られる。
 ここで説明した第二態様の製造方法では、レジストパターニングや第二の主面3の研削等の工程が必須ではないため、前述の第一態様の製造方法と比べて、工程数を少なくすることができるので、製造効率が良い。
 また、第二の開口部8に接する導電層21を介して導体5が析出するので、第二の開口部8から第一の開口部7に向けて導体5が貫通孔4を充填する傾向がある。この結果、貫通配線6におけるボイドの形成をより一層抑制することができる。
 
<貫通配線基板の製造方法の第三態様>
 次に、本発明に係る貫通配線基板10の製造方法の第三態様を図13A~図16Bに示す。
 ここで、図13A~図16Bは、貫通配線基板10を製造する基板1の平面図および断面図である。これらの図中、図13A,図14A,図15A,図16Aはこの基板1の平面図である。一方、図13B,図14B,図15B,図16Bは上記平面図のZ-Z線間に沿う基板1の断面図である。
 本発明に係る貫通配線基板10の製造方法の第三態様は、以下の工程M~Pの4工程を有しても良い。
<工程M>
 工程Mでは、導電層22を有する基材23を、基板1の第2主面3に、この導電層22を接して貼付する。
 その方法の一例として、図13Bに示すように、厚さ50μmの銅薄膜からなる導電層22が片面に設けられた樹脂製の基材23を、治具(不図示)を用いて、基板1の第2主面3にこの導電層22を接するように固着させる方法が挙げられる。
 基材23の片面に銅薄膜を形成する方法としては、例えばスパッタリング法が挙げられる。
 導電層22の材質としては、銅に限定されず、チタン、金、金錫等の導電性物質からなるものが使用でき、その厚さは適宜設定される。
 基材23の材質としては、樹脂に限定されず、Si等からなる半導体基板や金属板であってもよい。その厚さは適宜設定される。
<工程N>
 工程Nでは、基板1の両主面2及び3を結ぶ貫通孔4となる領域にレーザー光Lを照射することにより改質する。
 その方法の一例として、図14A,図14Bに示すように、基板1にレーザー光Lを照射して、基板1内に基板1の材料が改質されてなる改質部16を形成する方法が挙げられる。改質部16は、貫通配線6となる領域に設けられる。
 基板1の材料の説明、レーザー光Lの焦点Sにおける基板1の改質、レーザー光Lの光源の説明は、前述の貫通配線基板の製造方法の第一態様における説明と同じである。
 レーザー光Lの照射の方法としては、例えば貫通孔4の第二の開口部8となる第二の端部18から、第一の開口部7となる第一の端部17に向けてレーザー光Lを照射して基板1を改質する。この際、レーザー光Lを適宜走査して、第二の端部18から第一の端部17に向けて徐々に改質部16の径が太くなる形状(すなわち、第一の端部17から第二の端部18に向けて細くなる略テーパー形状)に形成する。
 本実施態様では、第一の端部17の半径が15μm、第二の端部18の半径が5μm、角度θが70度、角度φが120度となるように、改質部16を形成した。
 図14Bに示した矢印は、レーザー光Lの焦点Sを走査する向きを表す。すなわち、前記矢印は、第二の端部18から第一の端部17までこの焦点Sを走査することを表す。このとき、矢印の向きで連続して走査を行うことが、製造効率上好ましい。
 以上のように、改質部16を形成する際、基板1の第1主面2または第2主面3からのみレーザー光Lを照射してもよいし、基板1の両主面2および3からレーザー光Lを同時に、あるいは交互に照射してもよい。
<工程O>
 工程Oでは、工程Nで形成した改質部16を除去して、第1主面2に第一の開口部7を有し、第2主面3と導電層22とが接する境界面に前記第二の開口部8を有する貫通孔4を形成する。
 その方法の一例として、図15A,図15Bに示すように、改質部16を形成した基板1をエッチング液(薬液)19に浸漬して、改質部16をエッチング(ウエットエッチング)することにより基板1から除去する方法が挙げられる。その結果、改質部16が存在した部分に、貫通孔4(ビア)が形成される。本実施態様では基板1の材料として厚さ500μmの石英ガラス板を用い、エッチング液19としてフッ酸(HF)を主成分とする溶液を用いた。このエッチングは、基板1の改質されていない部分に比べて改質部16が非常に速くエッチングされる現象を利用するものであり、結果として改質部16の形状に応じた貫通孔4を形成することができる。
 そのほか、直線状に改質部を形成した後、エッチング液の選択比(改質層と非改質層のエッチングレートの比)が小さい液を適宜選択し、常に基板1の片方の面(例えば第1主面2側)からエッチングが進行するようにすることでテーパー形状の孔を形成することもできる。
 前記エッチング液19は特に限定されず、例えばフッ酸(HF)を主成分とする溶液、フッ酸に硝酸等を適量添加したフッ硝酸系の混酸等を用いることができる。また、基板1の材料に応じて、他の薬液を用いることもできる。
<工程P>
 工程Pでは、工程Mで基板1の第2主面3に固着させた基材23の片面に設けられた導電層22を介して、貫通孔4の内部に導体5を充填する。
 その方法の一例として、導電層22が第2主面3に貼付された基板1をめっき液(不図示)に浸漬する方法が挙げられる。前記めっき液の成分としては、貫通孔4の充填に適した硫酸銅めっき液が好適に用いられる。
 基板1をめっき液に浸漬して、導電層22と別途設けたアノード電極(不図示)との間に適当な電流を流す。これにより、導電層22が貫通孔4の第二の開口部8と接している部分を介して、めっき金属である導体5が析出し、貫通孔4の内部に導体5が充填される(図16A,図16B)。
 ここで貫通孔4の形状は、前述のように、第一の開口部7から第二の開口部8に向けて略テーパー状に細くなるように加工されている。このため、導体5が第一の開口部7を閉塞して、貫通孔4内に導体5が充填されない領域(ボイド)を発生してしまうことを抑制できる。すなわち、貫通孔4は、第二の開口部8から第一の開口部7に向けて徐々に太くなる形状であるため、めっきによって導電層22を介して導体5が析出し、細い側の第二の開口部8から太い側の第一の開口部7向けて導体5が充填されるとき、貫通孔4内のめっき液がスムーズに析出した導体と置換する。したがって、この貫通孔4内に新鮮なめっき液が均一に満たされた状態となるため、析出異常のない安定しためっき成長が行われる。この結果、充填された導体5内部に、欠陥となるボイドが発生することを抑制して、貫通孔4内に導体5を密に充填した貫通配線6を得ることができる。
 貫通配線6が形成された貫通配線基板10の第2主面3から、導電層22及び基材23は適当な方法により除かれる。また、貫通配線基板10の両主面を研磨することにより、第一の開口部7及び第二の開口部8に露呈する導体5の表面を平滑にしてもよい。
 以上の工程M~Pにより、図8A,図8Bに示した貫通配線基板10が得られる。
 ここで説明した第三態様の製造方法では、レジストのパターニングや第二の主面3の研削等の工程が必須ではないため、前述の第一態様の製造方法と比べて、工程数を少なくすることができるので製造効率が良い。
 また、第二の開口部8に接する導電層22を介して導体5が析出するので、第二の開口部8から第一の開口部7に向けて導体5が貫通孔4を充填する傾向がある。この結果、貫通配線6におけるボイドの形成をより一層抑制することができる。
 本発明の貫通配線基板を用いることにより、その両主面にデバイスを実装する3次元実装や、複数のデバイスを一つのパッケージ内でシステム化するシステムインパッケージ(SiP)など、各種デバイスの高密度実装に好適に利用することができる。
 1  基板
 2  第1主面
 3  第2主面
 4  貫通孔
 5  導体
 6  貫通配線
 7  第一の開口部
 8  第二の開口部
 10 貫通配線基板
 13 レジスト
 14 非貫通孔
 15 シード層
 16 改質部
 17 第一(一方)の端部
 18 第二(他方)の端部
 19 エッチング液
 21 導電層
 22 導電層
 23 基材
 L  レーザー光線
 T,T,T 垂線

Claims (4)

  1.  平板状の基板と、
     この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線と、
    を備えた貫通配線基板であって、
     前記基板の縦断面において前記貫通孔を見たとき、
     前記貫通孔は、この貫通孔の内側面を側辺とする台形状をなし、
     前記台形の2つの側辺は、互いに非平行であり、
     前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている
    ことを特徴とする貫通配線基板。
  2.  平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板であって、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔はこの貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行であり、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている貫通配線基板の製造方法であって、
     前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域にレーザー光を照射することにより前記領域を改質する工程と、
     前記改質された部分を除去して、前記第1主面に第一の開口部を有し、前記貫通孔の第二の開口部となる端部が前記基板に内在する非貫通孔を形成する工程と、
     前記非貫通孔の内壁にシード層を形成する工程と、
     前記シード層を介して前記非貫通孔の内部に導体を充填する工程と、
     前記第2主面を研削して、前記非貫通孔を貫通孔となし、前記第2主面に前記第二の開口部を形成する工程と、を含むことを特徴とする貫通配線基板の製造方法。
  3.  平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板であって、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔はこの貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行であり、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている貫通配線基板の製造方法であって、
     前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域にレーザー光を照射することにより前記領域を改質する工程と、
     前記改質された部分を除去して、前記第1主面に第一の開口部を有し、かつ前記第2主面に第二の開口部を有する貫通孔を形成する工程と、
     前記第2主面に導電層を貼付する工程と、
     前記導電層を介して前記貫通孔の内部に導体を充填する工程と、を含むことを特徴とする貫通配線基板の製造方法。
  4.  平板状の基板と、この基板の第1主面と第2主面とを結ぶ貫通孔に導体が充填されてなる貫通配線とを備えた貫通配線基板であって、前記基板の縦断面において前記貫通孔を見たとき、前記貫通孔はこの貫通孔の内側面を側辺とする台形状をなし、前記台形の2つの側辺は互いに非平行であり、前記台形の上底又は下底をなす2つの頂点において前記第1主面又は前記第2主面に垂直する2本の垂線に対して、前記台形の前記2つの側辺がそれぞれ同じ側に傾いている貫通配線基板の製造方法であって、
     導電層を有する基材を、前記基板の前記第2主面に前記導電層を接して貼付する工程と、
     前記基板の前記第1主面及び前記第2主面を結ぶ前記貫通孔となる領域をレーザー照射することにより、前記領域を改質する工程と、
     前記改質された部分を除去して、前記第1主面に第一の開口部を有し、前記第2主面と前記導電層とが接する境界面に第二の開口部を有する貫通孔を形成する工程と、
     前記導電層を介して前記貫通孔の内部に導体を充填する工程と、を含むことを特徴とする貫通配線基板の製造方法。
PCT/JP2010/073396 2009-12-25 2010-12-24 貫通配線基板及びその製造方法 WO2011078345A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP10839574.0A EP2503859A4 (en) 2009-12-25 2010-12-24 THREADED THROUGH SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME
CN2010800586357A CN102668728A (zh) 2009-12-25 2010-12-24 贯通布线基板及其制造方法
US13/529,729 US20120261179A1 (en) 2009-12-25 2012-06-21 Interposer substrate and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-294989 2009-12-25
JP2009294989A JP5600427B2 (ja) 2009-12-25 2009-12-25 貫通配線基板の材料基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/529,729 Continuation US20120261179A1 (en) 2009-12-25 2012-06-21 Interposer substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2011078345A1 true WO2011078345A1 (ja) 2011-06-30

Family

ID=44195870

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/073396 WO2011078345A1 (ja) 2009-12-25 2010-12-24 貫通配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20120261179A1 (ja)
EP (2) EP2763514A1 (ja)
JP (1) JP5600427B2 (ja)
CN (1) CN102668728A (ja)
WO (1) WO2011078345A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6022792B2 (ja) 2012-03-30 2016-11-09 国立大学法人東北大学 集積化デバイス及び集積化デバイスの製造方法
KR101857336B1 (ko) 2013-04-04 2018-05-11 엘피케이에프 레이저 앤드 일렉트로닉스 악티엔게젤샤프트 기판을 분리시키기 위한 방법 및 장치
WO2014161534A2 (de) 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren und vorrichtung zum einbringen von durchbrechungen in ein substrat sowie ein derart hergestelltes substrat
DE102013103370A1 (de) * 2013-04-04 2014-10-09 Lpkf Laser & Electronics Ag Verfahren zum Einbringen von Durchbrechungen in ein Glassubstrat sowie ein derart hergestelltes Glassubstrat
DE102014113339A1 (de) 2014-09-16 2016-03-17 Lpkf Laser & Electronics Ag Verfahren zur Erzeugung von Ausnehmungen in einem Material
US9666507B2 (en) * 2014-11-30 2017-05-30 United Microelectronics Corp. Through-substrate structure and method for fabricating the same
CN105934085A (zh) * 2016-06-28 2016-09-07 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
JP6762793B2 (ja) * 2016-07-29 2020-09-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP2018120122A (ja) * 2017-01-26 2018-08-02 株式会社ジャパンディスプレイ 表示装置及び基板間導通構造
JP2019105721A (ja) * 2017-12-12 2019-06-27 株式会社ジャパンディスプレイ 表示装置
JP7407499B2 (ja) * 2017-12-26 2024-01-04 株式会社ディスコ 凹部又は貫通孔の形成方法、電極の形成方法
DE102019111634A1 (de) * 2019-05-06 2020-11-12 Lpkf Laser & Electronics Ag Verfahren zur Herstellung von Mikrostrukturen in einem Glassubstrat
DE102020114195A1 (de) 2020-05-27 2021-12-02 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zum Einbringen einer Ausnehmung in ein Substrat
EP4011846A1 (en) * 2020-12-09 2022-06-15 Schott Ag Method of structuring a glass element and structured glass element produced thereby
TWI764583B (zh) * 2021-02-22 2022-05-11 大陸商常州欣盛半導體技術股份有限公司 雙面及多層fpc用基板及其加工方法
US20220415779A1 (en) * 2021-06-24 2022-12-29 Intel Corporation Angled interconnect using glass core technology

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2005026476A (ja) * 2003-07-02 2005-01-27 Fujikura Ltd 配線基板および配線基板の製造方法
JP2006032476A (ja) * 2004-07-13 2006-02-02 Fujikura Ltd ビアフィリングめっき方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007081433A (ja) * 2001-12-25 2007-03-29 Hitachi Chem Co Ltd 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE9212760U1 (de) * 1992-09-23 1992-11-05 Hoechst Ag, 65929 Frankfurt Leiterplatte für gedruckte Schaltungen
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US6905589B2 (en) * 2003-02-24 2005-06-14 Endicott Interconnect Technologies, Inc. Circuitized substrate and method of making same
US7345350B2 (en) * 2003-09-23 2008-03-18 Micron Technology, Inc. Process and integration scheme for fabricating conductive components, through-vias and semiconductor components including conductive through-wafer vias
TWI246384B (en) * 2004-11-22 2005-12-21 Benq Corp Multi-layer printed circuit board layout and manufacturing method thereof
KR100881400B1 (ko) * 2007-09-10 2009-02-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR100975652B1 (ko) * 2007-10-05 2010-08-17 한국과학기술원 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
US8263492B2 (en) * 2009-04-29 2012-09-11 International Business Machines Corporation Through substrate vias
KR101049380B1 (ko) * 2010-12-21 2011-07-15 한국기계연구원 전해도금을 이용한 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법
KR101167464B1 (ko) * 2010-12-21 2012-07-26 삼성전기주식회사 인쇄회로기판의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081433A (ja) * 2001-12-25 2007-03-29 Hitachi Chem Co Ltd 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
JP2004363186A (ja) * 2003-06-02 2004-12-24 Hamamatsu Photonics Kk 電極基板及びその製造方法
JP2005026476A (ja) * 2003-07-02 2005-01-27 Fujikura Ltd 配線基板および配線基板の製造方法
JP2006032476A (ja) * 2004-07-13 2006-02-02 Fujikura Ltd ビアフィリングめっき方法
JP2006303360A (ja) * 2005-04-25 2006-11-02 Fujikura Ltd 貫通配線基板、複合基板及び電子装置
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP2009176926A (ja) * 2008-01-24 2009-08-06 Fujikura Ltd 貫通配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2503859A4 *

Also Published As

Publication number Publication date
CN102668728A (zh) 2012-09-12
EP2503859A1 (en) 2012-09-26
EP2503859A4 (en) 2013-11-20
JP2011134982A (ja) 2011-07-07
US20120261179A1 (en) 2012-10-18
JP5600427B2 (ja) 2014-10-01
EP2763514A1 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
WO2011078345A1 (ja) 貫通配線基板及びその製造方法
JP4564343B2 (ja) 導電材充填スルーホール基板の製造方法
JP3771867B2 (ja) 同一平面回路フィーチャを有する構造およびその製法
TWI527179B (zh) 藉由通孔垂直互連三維電子模組之方法
TWI435676B (zh) 佈線板之製造方法
JP2008283140A (ja) 配線基板の製造方法及び配線基板
JP2008053568A (ja) 半導体装置および半導体装置の製造方法
WO2011004556A1 (ja) 貫通配線基板及びその製造方法
JP2009147241A (ja) 回路基板およびその製造方法並びに回路モジュール
JP2005310934A (ja) 多層配線基板およびその製造方法
TWI705746B (zh) 軟性電路板及其微型通孔的加工方法
WO2011004559A1 (ja) 貫通配線基板及びその製造方法
JP2012190900A (ja) 半導体装置及びその製造方法
JP2013225687A (ja) 貫通配線基板及びその製造方法
JP6375249B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2016127248A (ja) 多層配線基板
CN112514544A (zh) 印刷布线板及印刷布线板的制造方法
JP7379906B2 (ja) 配線基板の製造方法、配線基板形成用基板、配線基板中間品、配線基板および素子付配線基板
WO2022173057A1 (ja) 貫通電極基板
WO2024062808A1 (ja) 配線基板
JP4228270B2 (ja) 導電体パターンの形成方法及び実装回路基板
JP7088271B2 (ja) 貫通電極基板および半導体装置
TWI692788B (zh) 電容器及其製造方法
WO2024071007A1 (ja) 配線基板およびそれを用いた実装構造体
CN112420653B (zh) 基板结构及其制作方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080058635.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10839574

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010839574

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE