JP4598438B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4598438B2
JP4598438B2 JP2004178088A JP2004178088A JP4598438B2 JP 4598438 B2 JP4598438 B2 JP 4598438B2 JP 2004178088 A JP2004178088 A JP 2004178088A JP 2004178088 A JP2004178088 A JP 2004178088A JP 4598438 B2 JP4598438 B2 JP 4598438B2
Authority
JP
Japan
Prior art keywords
hole
wiring board
core material
multilayer wiring
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004178088A
Other languages
English (en)
Other versions
JP2006005052A5 (ja
JP2006005052A (ja
Inventor
悟 倉持
政隆 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2004178088A priority Critical patent/JP4598438B2/ja
Publication of JP2006005052A publication Critical patent/JP2006005052A/ja
Publication of JP2006005052A5 publication Critical patent/JP2006005052A5/ja
Application granted granted Critical
Publication of JP4598438B2 publication Critical patent/JP4598438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
近年、電子機器の高性能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求はますます強くなっている。このため、LSIを直接プリント配線板に実装したり、あるいはCSP(Chip Size Package)、BGA(Ball Grid Array)をプリント配線板に実装するようになってきた。そして、プリント配線板も高密度化に対応するために、コアとなる基板上に、配線およびビア(Via)を1層づつ電気絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板が使用されるようになってきた。
コア基板には、一般に、所定の間隔を設けて複数のスルーホールが設けられており、これらのスルーホール内に充填された導電材料がグランド線、信号線として機能し、基板表裏が電気的に接続されている。しかし、このような表裏導通のためのグランド線、信号線では、信号伝送の特性インピーダンスを整合させることが難しく、このため、信号性とグランド線を同軸配線として備えたコア基板が開発され(特許文献1、特許文献2)、このようなコア基板上に配線層を形成した多層配線基板が実用化されている。
特開2001−127439号公報 特開2003−521120号公報
しかしながら、グランド線と信号線を同軸配線としたコア基板を用いた従来の多層配線基板では、グランド線(同軸周囲線)を跨ぐように信号線(中心線)への配線を形成する必要があり、このため信号線(中心線)への配線が多層(立体)構造となり、配線構造を複雑にするという問題があった。
また、グランド線と信号線を同軸配線としたコア基板の製造では、コア材に所定の深さで微細孔(トレンチ)を形成し、その後、微細孔内部を含むコア材全面に絶縁層(パッシベーション層)を形成し、次いで、導電材料を微細孔内部に充填した後、コア材の他方の面を研磨して微細孔を露出させスルーホールとするが、この研磨工程で、研磨面側の絶縁層が除去されコア材面が露出することとなり、その後の工程で、再度、絶縁層を形成する必要があり、製造工程が煩雑であるという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、高密度配線が可能で、コア基板の表裏導通における信号伝送の特性インピーダンス整合が可能であり、半導体チップ実装を安定して確実に行なうことができる多層配線基板と、その製造方法を提供することを目的とする。
このような目的を達成するために、本発明は、コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、コア材に所定の大きさで中心スルーホールと、該中心スルーホールを囲み少なくとも1箇所の不連続部位を有する同軸周囲スルーホールとを、前記中心スルーホールの内径D1(単位:μm)と前記同軸周囲スルーホールの内径D2(単位:μm)との間に250μm≧(D2−D1)/2≧2.5μmの関係が成立し、前記不連続部位の幅が20〜200μmの範囲内となるように穿設した後、該スルーホール内部を含むコア材表面に絶縁層を形成する工程と、前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から前記下地導電薄膜を給電層として電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達する電解めっき部位を形成して、中心線のランド、同軸周囲線のランド、および該ランドに接続した配線を形成する工程と、前記コア材面に露出している電解めっき部位を絶縁材料で被覆する工程と、前記コア材の他方の面から前記スルーホール内の前記電解めっき部位上に電解めっきを行なうことにより、前記スルーホール内を電解めっき金属からなる導電材料で充填する工程と、スルーホール内に充填された前記導電材料のうち、前記同軸周囲スルーホール内の導電材料の所望の部位と、前記中心スルーホール内の導電材料とが露出するように絶縁パターンを形成し、前記下地導電薄膜を給電層として、露出している前記導電材料上に電解めっきによりバンプを形成する工程と、前記レジストパターンおよび前記絶縁パターンを除去し、露出している前記下地導電薄膜を除去してコア基板を形成する工程と、該コア基板上に電気絶縁層を介して配線を形成する工程と、を有するような構成とした。
本発明の他の態様として、前記スルーホールの形成方法は、ICP−RIE法またはサンドブラスト法であるような構成とした。
本発明の他の態様として、前記コア材の深さ方向のいずれの位置で測定した前記内径D1、D2も250μm≧(D2−D1)/2≧2.5μmの関係を満足すように、前記中心スルーホールの形状を、開口部の一方の内径が他方の端部の内径よりも大きいテーパー形状とし、前記同軸周囲スルーホールの形状を、開口部の一方の開口幅が他方の端部の開口幅よりも大きいテーパー形状とするような構成とした。
本発明の他の態様として、前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないような構成とした。
本発明の他の態様として、前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであるような構成とした。
本発明によれば、同軸構造とした中心線と同軸周囲線によりコア基板の表裏導通がなされるので、特性インピーダンス整合の点で有利であり、また、中心線への配線は、同軸周囲線の切欠き部に位置し、同軸周囲線を跨ぐ立体構造とする必要はなく、構造が簡単なものとなり、これにより、コア基板上に配設する配線の設計の自由度が高いものになるとともに、所望の高密度配線をより少ない層数で形成することができ、薄型化を可能とするものである。
また、本発明では、コア材の研磨工程が不要であるため、研磨による汚染が防止でき、また、コア材の表面に形成した絶縁層の損傷を防止することもでき、工程が簡便なものとなる。また、スルーホールをテーパー形状で形成する場合、コア材へのスルーホール形成、電解めっきによる導電材料充填の高速化が可能となる。
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図であり、図2は図1に示される多層配線基板のランド側の平面図(配線層、電気絶縁層は示していない)であり、図3は図1に示される多層配線基板のバンプ側の平面図である。尚、図1の断面は、図2、図3のA−A線に相当する。また、図4は、図2、図3のB−B線における図1相当の部分断面図であり、図5は、図2、図3のC−C線における図1相当の部分断面図であり、図6は、図2、図3のD−D線における図1相当の部分断面図である。
図1〜図6において、本発明の多層配線基板1は、コア基板2と、このコア基板2の一方の面2a上に形成された配線とを備えている。
多層配線基板1を構成するコア基板2は、複数のスルーホール4が形成されたコア材2′と、各スルーホール4内を含みコア材2′全面に形成された絶縁層3と、各スルーホール4内に位置する導電材料からなる表裏導通部11とを備え、この表裏導通部11によりスルーホール4を介した面2aと面2bの導通がなされている。
表裏導通部11は、中心線12と、この中心線12を囲むように位置する同軸周囲線13からなる同軸構造であり、同軸周囲線13は、周方向に1個所の切欠き部14を有している。したがって、同軸周囲線13は、中心線12を囲むようなC字壁形状となっている。尚、同軸周囲線13の周方向における切欠き部14の長さLは20〜200μm、好ましくは30〜100μmの範囲内で設定することができる。切欠き部14の長さL20μm未満であると、中心線12への接続のための配線6の配設が困難であり、200μmを超えると、同軸構造による特性インピーダンス整合の効果が低いものとなる。
コア基板2に形成されたスルーホール4は、中心線12が位置する中心スルーホール4Aと、同軸周囲線13が位置する同軸周囲スルーホール4Bからなる。中心線12が位置する中心スルーホール4の内径D1は、5〜200μm、好ましくは5〜60μmの範囲内とすることができる。また、同軸周囲線13が位置する同軸周囲スルーホール4Bの内径D2は、10〜400μm、好ましくは20〜100μmの範囲内、開口幅Wは、5〜100μm、好ましくは10〜60μmの範内とすることができる。さらに、中心スルーホール4Aの内径D1と同軸周囲線13が位置する同軸周囲スルーホール4Bの内径D2との差の半分、すなわち、中心線12と同軸周囲線13との間に介在するコア材2′の幅は、2.5〜250μm、好ましくは10〜60μmの範内とすることができ、2.5μm未満であると、信号伝送の特性インピーダンス整合が得られないことがある。尚、上記の切欠き部14の長さL、内径D1,D2、開口幅Wは、図2、図3に示した部位の寸法である。
図示例では、中心スルーホール4Aおよび同軸周囲スルーホール4Bともに、その断面形状が、一方の開口が広いテーパー形状をなしている。この場合、深さ方向でスルーホール4の内径D1,D2および開口幅Wに差が生じるが、いずれの位置で測定した内径D1,D2、開口幅Wも上記の範囲に入るように設定することが好ましい。
尚、中心スルーホール4Aおよび同軸周囲スルーホール4Bの断面形状は、コア材2′の厚み方向で内径、開口幅がほぼ一定のストレート形状であってもよく、また、コア材2′の厚み方向の略中央で内径、開口幅が狭くなっているような形状等であってもよい。また、コア基板2は、その厚みが20〜600μm、好ましくは50〜250μmの範囲内とすることができる。コア基板2の厚みが20μm未満であると、支持体として充分な強度を保持できず、600μmを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
コア基板2の中心スルーホール4A内に位置する中心線12は、コア基板2の一方の面2aにランド12aをなすように突出し、他方の面2bにバンプ12bをなすように突出している。また、同軸周囲スルーホール4B内に位置する同軸周囲線13は、上述のように、C字壁形状で配設されており、コア基板2の一方の面2aにC字形状のランド13aをなすように突出し、他方の面2bに2個所のバンプ13bをなすように突出している。また、上記のバンプ12b、13bが突出する基板2の面2bには、バンプ12b,13bの周辺部を被覆するように絶縁樹脂層5が形成されている。
ランド12aは、その径が、コア基板2の面2aにおける中心スルーホール4Aの開口径と同等、あるいは、それより大きいものであってよく、大きい場合には、中心スルーホール4Aの開口部の内径よりも5〜60μm程度大きい程度とする。また、ランド13aはC字形状で突出しており、その幅は、コア基板2の面2aにおける同軸周囲スルーホール4Bの開口幅と同等、あるいは、それより大きいものであってよく、大きい場合には、同軸周囲スルーホール4Bの開口幅よりも5〜60μm程度大きい程度とする。尚、ランド13aは、図示のようにC字形状で連続したものに限定されず、例えば、切欠き部14の両端部においてのみランド13aが存在するものであってもよい。
また、バンプ12bの径は、コア基板2の面2bにおける中心スルーホール4Aの開口径と同等、あるいは、それより大きいものであってよく、大きい場合には、中心スルーホール4Aの開口部の内径よりも5〜50μm程度大きい程度とする。また、バンプ13bの径は、コア基板2の面2bにおける同軸周囲スルーホール4Bの開口幅と同等、あるいは、それより大きいものであってよく、大きい場合には、同軸周囲スルーホール4Bの開口幅よりも5〜50μm程度大きい程度とする。尚、バンプ12b,13bの形状には、特に制限はないが、図示例のように、略中央部が盛り上がった形状が好ましい。
また、絶縁樹脂層5の厚みは、バンプ12b,13bが絶縁樹脂層5の表面よりも3μm以上突出するように設定することが好ましい。
同軸構造の表裏導通部11を構成する中心線12と同軸周囲線13は、例えば、中心線12が信号線、同軸周囲線13がグランド線として、コア基板2の表裏導通をなすものである。中心線12には、配線6が接続されており、同軸周囲線13には、その切欠き部14の端部にそれぞれ配線7が接続されている。そして、中心線12に接続された配線6は、同軸周囲線13の切欠き部14が存在する部位を通過するように配設され、この配線6と配線7は、いずれもコア基板2の表面2a上に配設されている。
多層配線基板1を構成する配線は、図示例では多層配線であり、コア基板2の表面2a上に、1層目の電気絶縁層8aを介しビア部9aにて配線6、7に接続されるように形成された1層目の配線10aと、この1層目の配線10a上に2層目の電気絶縁層8bを介しビア部9bにて所定の1層目配線10aに接続されるように形成された2層目の配線10bとからなる。
上述のような本発明の多層配線基板1では、同軸構造とした中心線12と同軸周囲線13によりコア基板2の表裏導通がなされるので、特性インピーダンス整合の点で有利であり、また、中心線12への配線は、同軸周囲線13の切欠き部14に位置し、同軸周囲線13を跨ぐ立体構造ではなく、構造が簡単なものである。また、上記の同軸構造により特性インピーダンス整合がなされるので、表裏導通部11が小さい場合であっても、表裏の導通が確実になされるので、コア基板2上に配設された配線のためのスペースが十分に確保でき、配線設計の自由度が高いものになるとともに、所望の高密度配線をより少ない層数で形成することができ、薄型化を可能とするものである。
上述の本発明の多層配線基板1において、コア基板2は、XY方向(コア基板の表面に平行な平面)の熱膨張係数が2〜20ppm、好ましくは3〜17ppmの範囲内であり、電気抵抗率が1Ω・cm以上、好ましくは10〜1000Ω・cmの範囲内であることが望ましい。このようなコア基板は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等のコア材2′を用いて作製することができる。尚、本発明では、熱膨張係数はTMA(サーマルメカニカルアナリシス)により測定するものである。
また、上述の絶縁層3は、二酸化珪素、窒化珪素、窒化チタン等の単独あるいは積層による薄膜であってよく、厚みは、コア基板2の表面において0.5〜6μm、好ましくは1〜4.5μm程度、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)の内壁面において0.3〜1μm、好ましくは0.4〜1μm程度である。このような絶縁層3は、コア基板2の表裏において対称構造であることが好ましい。
尚、コア材2′の材質が電気絶縁性を具備し、導電材料の浸透が生じない場合には、絶縁層3がなくてもよい。
また、コア基板のスルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)に充填され、中心線12、同軸周囲線13をなす導電材料は、電解めっき金属であり、例えば、銅、銀、金等とすることができる。また、コア基板2上に配設された配線6,7は、上記の中心線12、同軸周囲線13と同様の電解めっき金属で形成されたものである。
また、コア基板2上に配設された多層配線の配線10a,10bの材質、ビア部9a,9bの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、コア基板2上に形成される絶縁樹脂層5の材質、絶縁層8a,8bの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特にコア基板2の面2b側にバンプ12b、13bを露出させるように形成された絶縁樹脂層5は、その弾性率が2.9MPa以下、好ましくは0.5〜2.9MPaの範囲であることが好ましい。絶縁樹脂層5の弾性率を上記の範囲内とすることにより、コア基板2と、多層配線基板1に実装される半導体チップとの間に生じる熱応力歪を緩和することができる。
上述の多層配線基板の実施形態では一例であり、本発明の多層配線基板はこれに限定されるものではなく、例えば、コア基板に形成する配線の積層数等には制限はない。また、同軸構造の表裏導通部とともに、従来のスルーホール構造の表裏導通部を備えるものであってもよい。また、図示例では、同軸周囲線13は、周方向に1個所の切欠き部14を有してるが、切欠き部14は複数であってもよく、例えば、中心線12を介して対称の位置に切欠き部14を有するものであってもよい。また、同軸周囲線13が周方向に1個所の切欠き部14を有する場合でも、例えば、図7に示されるような形状であってもよい。
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図8〜図13は、本発明の多層配線基板の製造方法の一実施形態を、上述の多層配線基板1を例として説明するための工程図である。このうち、図8〜図10は、図1相当の断面形状(図2、図3のA−A線の断面形状)を示し、図11〜図13は、図4相当の断面形状(図2、図3のB−B線の断面形状)を示すものである。
本発明の多層配線基板の製造方法では、コア基板用のコア材2′を研磨して所定の厚みとし、このコア材2′の一方の面2′bに所定のマスクパターン21を形成し(図8(A)、図11(A))、このマスクパターン21をマスクとしてエッチング加工によりコア材2′に所定の大きさで中心スルーホール4Aと同軸周囲スルーホール4Bからなるスルーホール4を穿設する(図8(B)、図11(B))。コア材2′は、XY方向(コア材2′の表面2′bに平行な平面)の熱膨張係数が2〜20ppm、好ましくは3〜17ppmの範囲内である材料、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を使用することができる。エッチング加工は、例えば、ICP−RIE(Inductively Coupled Plasma − Reactive Ion Etching:誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング、あるいは、ウエットエッチングにより行なうことができる。
形成する中心スルーホール4Aの開口径は、5〜100μm、好ましくは5〜50μmの範囲内で適宜設定することができ、マスクパターン21の開口径により調整することができる。また、同軸周囲スルーホール4Bは、1個所の不連続部位(図示せず)を有するC字空壁形状であり、その開口幅は20〜200μm、好ましくは30〜100μmの範囲で設定することができ、内径は、10〜400μm、好ましくは20〜100μmの範囲で設定することができ、これらはマスクパターン21の開口径により調整することができる。同軸周囲スルーホール4Bの周方向における不連続部位は、多層配線基板1における同軸周囲線13の切欠き部14となる部位であり、不連続部位の幅は20〜200μm、好ましくは30〜100μmの範囲内で設定することができる。不連続部位の幅が20μm未満であると、同軸周囲スルーホール4Bの内側に位置するコア材2′を保持するための強度が不足して、破損等を生じたり、後述する配線6の配設が困難となる。また、不連続部位の幅が200μmを超えると、同軸構造による特性インピーダンス整合の効果が低いものとなり好ましくない。
尚、コア材2′の両面にマスクパターンを形成し、両面からサンドブラスト法によりスルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)を形成してもよく、また、コア材2′の片面にマスクパターンを形成し、この面からサンドブラスト法によりスルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)を形成してもよい。さらに、コア材2′に上述のいずれかの方法により所定の深さで微細孔を形成し、その後、コア材2′の反対面を研磨して微細孔を露出させることによりスルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)を形成してもよい。
次に、マスクパターン21を除去し、絶縁層3をコア材2′の表面およびスルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)の内壁面に形成する(図8(C)、図11(C))。この絶縁層3は、プラズマCVD法等の真空成膜法を用いて二酸化珪素膜、窒化珪素膜、窒化チタン膜等の単層膜、あるいは所望の2種以上の積層膜として形成することができる。また、塗布方法により珪素酸化物の前駆体溶液、あるいはベンソシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材面に塗布し熱硬化させて形成することができる。さらに、コア材2′の材質がシリコンである場合、熱酸化によりコア材2′の表面に二酸化珪素膜を形成して絶縁層3とすることができる。また、この二酸化珪素膜上に更に真空成膜法により窒化珪素膜、窒化チタン膜等を積層して絶縁層3とすることができる。この実施形態では、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)の形状がテーパー形状であるため、スルーホール内4の壁面に形成する絶縁層3の厚みは、より均一なものとすることができる。
尚、コア材2′の材質が電気絶縁性を具備し、導電材料の浸透が生じない場合には、絶縁層3を形成しなくてもよい。
次に、コア材2′の一方の面2′a側から絶縁層3上に下地導電薄膜22を形成し(図8(D)、図11(D))、次いで、この下地導電薄膜22上に所望のレジストパターン23を形成する(図9(A)、図12(A))。下地導電薄膜22は、無電解めっきによりクロム、チタン、窒化チタン等の薄膜、あるいは、これらを含有する薄膜(例えば、銅とクロムからなる薄膜)として形成することができる。また、プラズマを利用したMOCVD(Metal Organic − Chemical Vapor Deposition)を用いて窒化チタンと銅の薄膜を連続形成して下地導電薄膜22としてもよい。さらに、スパッタリング法や蒸着法等の真空成膜法により下地導電薄膜22を形成してもよい。尚、下地導電薄膜22は、次の工程における電解めっき部位形成の点から、スルーホール4の内壁面(内壁面に形成された絶縁層3上)には形成されず、コア材2′の面2′a上の絶縁層3上のみに形成することが好ましい。レジストパターン23は、例えば、感光性レジストとしてドライフィルムを下地導電薄膜22上にラミネートし、所望のフォトマスクを介して露光、現像することにより形成することができる。
次に、上記の下地導電薄膜22を給電層として電解めっきにより導電材料を析出させて、電解めっき部位24を形成する(図9(B)、図12(B))。この電解めっき部位24は、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)の開口部を閉塞して内部を所定の深さまで充填し、かつ、コア材2′の面2′aよりも外側へ突出したものであるとともに、配線層6および配線層7(図示せず)を構成する(図9(B))。このように形成された配線層6は、中心スルーホール4Aの内部に形成された電解めっき部位24に接続するようにコア基板2(下地導電薄膜22)上に位置し、配線層7は、同軸周囲スルーホール4Bの内部に形成された電解めっき部位24に接続するようにコア基板2(下地導電薄膜22)上に位置するものである。尚、配線層6は、同軸周囲スルーホール4Bの1個所の不連続部位(図示せず)に位置している。
配線層6、7を含む電解めっき部位24を形成するための電解めっきは、電解銅めっき、電解銀めっき、電解金めっき等により行なうことができる。
次いで、コア材2′の面2′aに露出している電解めっき部位24(配線層6,7を含む)を覆うように絶縁層25を形成する(図9(C)、図12(C))。次に、上記の下地導電薄膜22を給電層として電解めっきを行なうことにより、コア材2′の面2′b側からスルーホール4内の電解めっき部位24上に導電材料26を析出させる(図9(D)、図12(D))。これにより、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)内に空隙を生じることなく導電材料が充填され、中心スルーホール4A内に充填された導電材料26は断面が円形状であり、同軸周囲スルーホール4B内に充填された導電材料26は断面がC字形状であり、それぞれコア材2′の面2′a側に露出している。
尚、この実施形態では、スルーホール4の形状がテーパー形状であるため、コア材2′の面2′b側からの電解めっきによる導電材料26の充填の高速化が可能となる。
次に、C字形状で露出している同軸周囲スルーホール4B内の導電材料26の所望の部位(中心スルーホール4Aを介して対称の位置にある円形状部位)と、円形状で露出している中心スルーホール4A内の導電材料26とを残し、他の部位を被覆するように絶縁パターン27をコア材2′の面2′b側に形成し、上記の下地導電薄膜22を給電層として電解めっきを行なう。これにより、露出している中心スルーホール4A内の導電材料26上と、同軸周囲スルーホール4B内の導電材料26の所望の部位とに、導電材料が析出して、バンプ12b、バンプ13bがそれぞれ形成される(図10(A)、図13(A))。
次に、コア材2′の面2′a側のレジストパターン13、および、露出している下地導電薄膜12と、コア材2′の面2′b側の絶縁パターン27とを除去することにより、中心スルーホール4A内に中心線12が充填形成され、同軸周囲スルーホール4B内に同軸周囲線13が充填形成された同軸構造の表裏導通部11と、配線6,7を備えたコア基板2が得られる(図10(B)、図13(B))。尚、図10(B)、図13(B)におけるコア基板2は、それまでの図示のコア材2′と天地が逆になっている。
次に、コア基板2の一方の面2bに絶縁樹脂層5を形成し、コア基板2の他方の面2aに、電気絶縁層を介して配線を形成することにより、多層配線基板1が得られる(図10(C)、図13(C))。
このような本発明では、研磨工程が不要であるため、研磨による汚染が防止でき、また、コア材2′の表面に設けられた絶縁層3の損傷を防止することもできるため、工程が簡便なものとなる。また、スルーホール4をテーパー形状とした場合、コア材2′へのスルーホール形成、電解めっきによる導電材料充填の高速化が可能となる
上記の絶縁樹脂層5の形成は、感光性樹脂塗布液をコア基板2の面2bに塗布し、バンプ12b、13bを露出するためのマスクパターンを介して露光し現像することにより形成することができる。この絶縁樹脂層5の厚みは、バンプ12b、13bが絶縁樹脂層5の表面よりも3μm以上突出するように設定することが好ましい。
また、配線形成は、例えば、コア基板2の表面2a側のランド12a、13a、配線6,7を覆うように電気絶縁層8aを形成し、炭酸ガスレーザー、UV−YAGレーザー等を用いて配線6,7の所望箇所が露出するように小径の穴部を電気絶縁層8aの所定位置に形成する。そして、洗浄後、穴部内および電気絶縁層8a上に無電解めっきにより導電層を形成し、この導電層上にドライフィルムレジストをラミネートして所望のパターン露光、現像を行うことによりレジストパターンを形成する。その後、このレジストパターンをマスクとして、上記の穴部を含む露出部に電解めっきにより導電材料を析出させてビア部9aと1層目の配線10aを形成し、レジストパターンと導電層を除去する。また、スパッタリング法等の真空成膜法により、上記の穴部内および電気絶縁層8a上に導電層を形成し、この導電層上にマスクパターンを形成し、導電層をエッチングしてビア部9aと1層目の配線10aを形成し、その後、マスクパターンを除去してもよい。このような操作を繰り返して複数のビルドアップ層を形成する。
図示例では、上記の1層目の配線10a上に2層目の電気絶縁層8bを介しビア部9bにて所定の1層目配線10aに接続されるように2層目の配線10bを形成して、2層構成の配線としている。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、例えば、配線の層構成が3層以上の多層配線基板を製造する場合にも適用することができる。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
[実施例]
コア材として、厚み625μmのシリコンウエハを準備し、このコア材の一方の面にプラズマCVD法により窒化シリコン膜(厚み5μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、3ppmであった。また、マスクパターンは、直径が30μmである円形開口が120μmピッチで形成され、各円形開口の周囲に同軸でC字形状の開口が形成されたものであった。このC字形状の開口は、内径が60μm、開口幅が20μm、開口の不連続部位の長さが20μmであった。
次に、ICP−RIE装置により、マスクパターンから露出しているシリコンを、エッチングガスにSF6を用いてドライエッチングしてスルーホールを形成した。このスルーホールは、一方の開口径が35μmであり、他方の開口径が28μmであるテーパー形状の中心スルーホールと、C字形状の同軸周囲スルーホールからなるものであった。同軸周囲スルーホールは、一方の開口幅が15μmであり、他方の開口幅が12μmであり、かつ、一方の内径が70μmであり、他方の内径が76μmであるテーパー形状であった。
次に、アセトンを用いてマスクパターンをコア材から除去し、洗浄液(花王(株)製 クリーンスルーKS7404)を用いて洗浄した。その後、スルーホールが形成されたコア材に熱酸化処理(1050℃、20分間)を施して、コア材の表面(スルーホール内壁面を含む)に二酸化珪素膜を形成した。この二酸化珪素膜上に、プラズマCVD法により窒化珪素膜を形成し、さらに、MOCVD法により窒化チタン膜を形成して、3層構造の絶縁膜を形成した。この絶縁膜は、コア材表面上では4μm、スルーホール内壁面では0.4μmであった。
その後、コア材の一方の面(開口径、開口幅の小さい方のスルーホール端部が露出している面)に、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、ランド・配線形成用のフォトマスクを介し露光、現像してレジストパターン(厚み10μm)を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約50μm侵入した状態でスルーホールの開口部を塞ぎ、かつ、コア材面よりも突出してランドをなし、このランドの一部から延設された3本の配線とをなす電解めっき部位を形成することができた。上記の配線は、幅が10μmであり、中心スルーホールに形成されたランドから延設された配線は、同軸周囲スルーホールに形成されたC字形状のランドが存在しない箇所、すなわち、切欠き部位(長さ20μm)に位置し、他の2本の配線は、同軸周囲スルーホールに形成されたランドの両端部(C字形状の端部)から延設されたものであった。
次いで、上記の電解めっき部位を覆うように絶縁樹脂塗料(ダウケミカル(株)製 BCB)を塗布し、乾燥して絶縁層を形成した。
次に、上記の下地導電薄膜を給電層として、反対面側から電解銅めっきを行なった。これにより、スルーホール内の上記電解めっき部位上に、導電材料であるめっき銅を析出させてスルーホール内を充填した。
次いで、充填されためっき銅が露出している面に、ドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、バンプ形成用のフォトマスクを介し露光、現像して絶縁パターン(厚み10μm)を形成した。これにより、中心スルーホール内に充填されためっき銅と、同軸周囲スルーホール内に充填されC字形状に露出しているめっき銅の一部(2個所)のみが露出するようにした。次に、この絶縁パターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、露出している部位に、中央部の盛り上がった形状のバンプを形成した。
次に、絶縁パターン、レジストパターンおよび露出している下地導電薄膜を除去してコア基板を得た。このコア基板は、スルーホール(中心スルーホールと同軸周囲スルーホール)に充填された導電材料からなる中心線と同軸周囲線との同軸構造を有する表裏導通部を備えたものであった。そして、中心線は、一方の端部側に直径40μm、高さ5μmのランドを備え、他方の端部側に直径40μm、高さ20μmで中央部が盛り上がった形状のバンプを備えるものであった。また、同軸周囲線は、C字壁形状であり、一方の端部側は、C字形状で幅が20μmのランドを備え、他方の端部側には、直径40μm、高さ20μmで中央部が盛り上がった形状のバンプを2個所に備えるものであった。
次に、コア基板のバンプが形成された面に、感光性の絶縁塗料(ダウケミカル(株)製 BCB)をスピンナー塗布し、バンプ露出用のフォトマスクを介して露光し、現像した後、熱硬化処理を施した。これにより、バンプを露出させるように絶縁樹脂層(厚み7μm)を形成した。
また、コア基板のランドが形成された面に、感光性のベンゾシクロブテン樹脂組成物(ダウ・ケミカル社製 サイクロテン4024)をスピンナー塗布、乾燥して厚み7μmの電気絶縁層を形成した。次に、露光、現像を行なって、中心線、同軸周囲線にそれぞれ接続されコア基板上に配設された上記の配線の所定部位が露出するように、小径の穴部(内径30μm)を電気絶縁層に形成した。そして、洗浄後、穴部内および電気絶縁層上にスパッタリング法によりチタンと銅からなる導電層を形成し、この導電層上に液状レジスト(東京応化工業(株)製 LA900)を塗布した。次いで、配線形成用のフォトマスクを介し露光、現像して配線形成用の絶縁パターンを形成した。この絶縁パターンをマスクとして電解銅めっき(厚み5μm)を行い、その後、絶縁パターンと導電層を除去した。これにより、電気絶縁層上に1層目の配線を形成した。この1層目の配線はビア部(径30μm)を介して、コア基板上に配設された上記の配線(中心線、同軸周囲線にそれぞれ接続された配線)に接続されたものであった。
更に、同様の操作を行い、電気絶縁層を介して配線を形成した。これにより、図1に示されるような多層配線基板を得た。
[比較例]
コア材として、実施例と同じシリコンウエハを準備し、このコア材の一方の面に、実施例と同様に、窒化シリコン膜を成膜し、ドライエッチングによりマスクパターンを形成した。このマスクパターンは、直径が30μmである円形開口が120μmピッチで形成されたものであった。
次に、実施例と同様に、ICP−RIE装置により、マスクパターンから露出しているシリコンをドライエッチングしてスルーホールを形成した。このスルーホールは、一方の開口径が35μmであり、他方の開口径が28μmであるテーパー形状であった。
次に、アセトンを用いてマスクパターンをコア材から除去し、実施例と同様に、コア材の表面(スルーホール内壁面を含む)に二酸化珪素膜を形成し、さらに、窒化珪素膜、窒化チタン膜を形成して、3層構造の絶縁膜を形成した。この絶縁膜は、コア材表面上では4μm、スルーホール内壁面では0.4μmであった。
その後、コア材の一方の面(開口径の小さい方のスルーホール端部が露出している面)に、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、ランド形成用のフォトマスクを介し露光、現像してレジストパターン(厚み10μm)を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約50μm侵入した状態でスルーホールの開口部を塞ぎ、かつ、コア材面よりも突出したランドをなし、このランドから延設された配線(幅10μm)とをなす電解めっき部位を形成した。
次いで、上記の電解めっき部位を覆うように絶縁樹脂塗料(ダウケミカル(株)製 BCB)を塗布し、乾燥して絶縁層を形成した。
次に、上記の下地導電薄膜を給電層として、反対面側から電解銅めっきを行なった。これにより、スルーホール内の上記電解めっき部位上に、導電材料であるめっき銅を析出させてスルーホール内を充填した。
次いで、充填されためっき銅が露出している面に、ドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、バンプ形成用のフォトマスクを介し露光、現像して絶縁パターン(厚み10μm)を形成した。これにより、スルーホール内に充填されためっき銅が露出するようにした。次に、この絶縁パターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、露出している部位に、中央部の盛り上がった形状のバンプを形成した。
次に、レジストパターンと下地導電薄膜を除去してコア基板を得た。このコア基板は、スルーホールに充填された導電材料によって表裏の導通がなされ、導電材料は、開口径が35μmであるスルーホール端部側に直径40μm、高さ5μmのランドを備え、また、開口径が38μmであるスルーホール端部側に直径40μm、高さ20μmで中央部が盛り上がった形状のバンプを備えるものであった。
次に、コア基板のバンプが形成された面に、感光性の絶縁塗料(ダウケミカル(株)製 BCB)をスピンナー塗布し、バンプ露出用のフォトマスクを介して露光し、現像した後、熱硬化処理を施した。これにより、バンプを露出させるように絶縁樹脂層(厚み7μm)を形成した。
また、コア基板のランドが形成された面に、実施例と同様にして、電気絶縁層と配線を形成し、比較の多層配線基板を得た。
[多層配線基板の評価]
上述の多層配線基板(実施例、比較例)について、下記の条件で特性インピーダンス整合の評価を行った。その結果、本発明の多層配線基板は特性インピーダンスが整合し、反射が少ない(10GHzでの反射率:−0.5dB)ものであった。しかし、比較例の多層配線基板では、反射が大きい(10GHzでの反射率:1dBを超える)ものであった。
(評価条件)
アジレント(株)製 ネットワークアナライザ HS8722ESを用い、100
MHz〜20GHzまで走査した。
本発明は、高密度配線を備えた多層配線基板を含む多方面の用途に有用である。
本発明の多層配線基板の一実施形態を示す部分縦断面図である。 図1に示される多層配線基板のランド側の平面図である。 図1に示される多層配線基板のバンプ側の平面図である。 図2、図3のB−B線における図1相当の部分断面図である。 図2、図3のC−C線における図1相当の部分断面図である。 図2、図3のD−D線における図1相当の部分断面図である。 本発明の多層配線基板の他の実施形態を示すランド側の平面図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。 本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
符号の説明
1…多層配線基板
2…コア基板
2′…コア材
3…絶縁層
4…スルーホール
4A…中心スルーホール
4B…同軸周囲スルーホール
5…絶縁樹脂層
6,7…配線
8a,8b…電気絶縁層
9a,9b…ビア部
10a,10b…配線
11…表裏導通部
12…中心線
13…同軸周囲線
12a,13a…ランド
12a,13b…バンプ
22…下地導電薄膜
23…レジストパターン
24…電解めっき部位
25…絶縁層(絶縁材料)
26…導電材料
27…絶縁パターン

Claims (5)

  1. コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
    コア材に所定の大きさで中心スルーホールと、該中心スルーホールを囲み少なくとも1箇所の不連続部位を有する同軸周囲スルーホールとを、前記中心スルーホールの内径D1(単位:μm)と前記同軸周囲スルーホールの内径D2(単位:μm)との間に250μm≧(D2−D1)/2≧2.5μmの関係が成立し、前記不連続部位の幅が20〜200μmの範囲内となるように穿設した後、該スルーホール内部を含むコア材表面に絶縁層を形成する工程と、
    前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から前記下地導電薄膜を給電層として電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達する電解めっき部位を形成して、中心線のランド、同軸周囲線のランド、および該ランドに接続した配線を形成する工程と、
    前記コア材面に露出している電解めっき部位を絶縁材料で被覆する工程と、
    前記コア材の他方の面から前記スルーホール内の前記電解めっき部位上に電解めっきを行なうことにより、前記スルーホール内を電解めっき金属からなる導電材料で充填する工程と、
    スルーホール内に充填された前記導電材料のうち、前記同軸周囲スルーホール内の導電材料の所望の部位と、前記中心スルーホール内の導電材料とが露出するように絶縁パターンを形成し、前記下地導電薄膜を給電層として、露出している前記導電材料上に電解めっきによりバンプを形成する工程と、
    前記レジストパターンおよび前記絶縁パターンを除去し、露出している前記下地導電薄膜を除去してコア基板を形成する工程と、
    該コア基板上に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
  2. 前記スルーホールの形成方法は、ICP−RIE法またはサンドブラスト法であることを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記コア材の深さ方向のいずれの位置で測定した前記内径D1、D2も250μm≧(D2−D1)/2≧2.5μmの関係を満足すように、前記中心スルーホールの形状を、開口部の一方の内径が他方の端部の内径よりも大きいテーパー形状とし、前記同軸周囲スルーホールの形状を、開口部の一方の開口幅が他方の端部の開口幅よりも大きいテーパー形状とすることを特徴とする請求項1または請求項2に記載の多層配線基板の製造方法
  4. 前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないことを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板の製造方法。
  5. 前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであることを特徴とする請求項1乃至請求項4のいずれかに記載の多層配線基板の製造方法。
JP2004178088A 2004-06-16 2004-06-16 多層配線基板の製造方法 Expired - Fee Related JP4598438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004178088A JP4598438B2 (ja) 2004-06-16 2004-06-16 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004178088A JP4598438B2 (ja) 2004-06-16 2004-06-16 多層配線基板の製造方法

Publications (3)

Publication Number Publication Date
JP2006005052A JP2006005052A (ja) 2006-01-05
JP2006005052A5 JP2006005052A5 (ja) 2007-05-24
JP4598438B2 true JP4598438B2 (ja) 2010-12-15

Family

ID=35773184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004178088A Expired - Fee Related JP4598438B2 (ja) 2004-06-16 2004-06-16 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4598438B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
JP2016066770A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 配線基板およびその製造方法
KR20160149882A (ko) * 2015-06-19 2016-12-28 엘지이노텍 주식회사 표면실장부품 모듈
KR102048421B1 (ko) * 2017-12-22 2019-11-25 엘지이노텍 주식회사 표면실장부품 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP2004111915A (ja) * 2002-07-11 2004-04-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168093A (ja) * 1987-12-23 1989-07-03 Fujitsu Ltd 回路基板の構造
JP2000216510A (ja) * 1999-01-25 2000-08-04 Nec Corp プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法
JP2000294923A (ja) * 1999-02-01 2000-10-20 Jgc Corp セラミック基板への金属充填方法および金属充填セラミック基板
JP2002232143A (ja) * 2001-01-31 2002-08-16 Toppan Printing Co Ltd 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法
JP2004111915A (ja) * 2002-07-11 2004-04-08 Dainippon Printing Co Ltd 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2006005052A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
US10765011B2 (en) Multilayer wiring board
JP6885800B2 (ja) 配線基板およびその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
US20030137056A1 (en) Circuit substrate and method for fabricating the same
US20110283535A1 (en) Wiring board and method of manufacturing the same
JP4634735B2 (ja) 多層配線基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4192035B2 (ja) 配線基板の製造方法
JP4287133B2 (ja) スルーホール配線基板の製造方法
TW201401961A (zh) 具有在平面內方向上延伸的一體化通孔的多層電子結構
JP4043873B2 (ja) 多層配線基板の製造方法
JP4022180B2 (ja) 多層配線基板の製造方法
JP4369684B2 (ja) 多層配線基板およびその製造方法
JP4598438B2 (ja) 多層配線基板の製造方法
JP4835141B2 (ja) 多層配線基板
JP5432800B2 (ja) 配線基板の製造方法
JP4268563B2 (ja) 多層配線基板およびその製造方法
JP4319831B2 (ja) 多層配線基板の製造方法
CN108093566B (zh) 配线基板及其制造方法
JP2004152915A (ja) 多層配線基板およびその製造方法
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP4504774B2 (ja) 配線基板の製造方法
JP6112857B2 (ja) 配線基板及びその製造方法
JP2022170153A (ja) 多層配線基板
JP2022170156A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070403

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100924

R150 Certificate of patent or registration of utility model

Ref document number: 4598438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees