JP4598438B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4598438B2 JP4598438B2 JP2004178088A JP2004178088A JP4598438B2 JP 4598438 B2 JP4598438 B2 JP 4598438B2 JP 2004178088 A JP2004178088 A JP 2004178088A JP 2004178088 A JP2004178088 A JP 2004178088A JP 4598438 B2 JP4598438 B2 JP 4598438B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- wiring board
- core material
- multilayer wiring
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
また、グランド線と信号線を同軸配線としたコア基板の製造では、コア材に所定の深さで微細孔(トレンチ)を形成し、その後、微細孔内部を含むコア材全面に絶縁層(パッシベーション層)を形成し、次いで、導電材料を微細孔内部に充填した後、コア材の他方の面を研磨して微細孔を露出させスルーホールとするが、この研磨工程で、研磨面側の絶縁層が除去されコア材面が露出することとなり、その後の工程で、再度、絶縁層を形成する必要があり、製造工程が煩雑であるという問題があった。
本発明の他の態様として、前記コア材の深さ方向のいずれの位置で測定した前記内径D1、D2も250μm≧(D2−D1)/2≧2.5μmの関係を満足すように、前記中心スルーホールの形状を、開口部の一方の内径が他方の端部の内径よりも大きいテーパー形状とし、前記同軸周囲スルーホールの形状を、開口部の一方の開口幅が他方の端部の開口幅よりも大きいテーパー形状とするような構成とした。
本発明の他の態様として、前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないような構成とした。
本発明の他の態様として、前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであるような構成とした。
また、本発明では、コア材の研磨工程が不要であるため、研磨による汚染が防止でき、また、コア材の表面に形成した絶縁層の損傷を防止することもでき、工程が簡便なものとなる。また、スルーホールをテーパー形状で形成する場合、コア材へのスルーホール形成、電解めっきによる導電材料充填の高速化が可能となる。
多層配線基板
図1は、本発明の多層配線基板の一実施形態を示す部分縦断面図であり、図2は図1に示される多層配線基板のランド側の平面図(配線層、電気絶縁層は示していない)であり、図3は図1に示される多層配線基板のバンプ側の平面図である。尚、図1の断面は、図2、図3のA−A線に相当する。また、図4は、図2、図3のB−B線における図1相当の部分断面図であり、図5は、図2、図3のC−C線における図1相当の部分断面図であり、図6は、図2、図3のD−D線における図1相当の部分断面図である。
多層配線基板1を構成するコア基板2は、複数のスルーホール4が形成されたコア材2′と、各スルーホール4内を含みコア材2′全面に形成された絶縁層3と、各スルーホール4内に位置する導電材料からなる表裏導通部11とを備え、この表裏導通部11によりスルーホール4を介した面2aと面2bの導通がなされている。
表裏導通部11は、中心線12と、この中心線12を囲むように位置する同軸周囲線13からなる同軸構造であり、同軸周囲線13は、周方向に1個所の切欠き部14を有している。したがって、同軸周囲線13は、中心線12を囲むようなC字壁形状となっている。尚、同軸周囲線13の周方向における切欠き部14の長さLは20〜200μm、好ましくは30〜100μmの範囲内で設定することができる。切欠き部14の長さL20μm未満であると、中心線12への接続のための配線6の配設が困難であり、200μmを超えると、同軸構造による特性インピーダンス整合の効果が低いものとなる。
尚、中心スルーホール4Aおよび同軸周囲スルーホール4Bの断面形状は、コア材2′の厚み方向で内径、開口幅がほぼ一定のストレート形状であってもよく、また、コア材2′の厚み方向の略中央で内径、開口幅が狭くなっているような形状等であってもよい。また、コア基板2は、その厚みが20〜600μm、好ましくは50〜250μmの範囲内とすることができる。コア基板2の厚みが20μm未満であると、支持体として充分な強度を保持できず、600μmを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
また、絶縁樹脂層5の厚みは、バンプ12b,13bが絶縁樹脂層5の表面よりも3μm以上突出するように設定することが好ましい。
多層配線基板1を構成する配線は、図示例では多層配線であり、コア基板2の表面2a上に、1層目の電気絶縁層8aを介しビア部9aにて配線6、7に接続されるように形成された1層目の配線10aと、この1層目の配線10a上に2層目の電気絶縁層8bを介しビア部9bにて所定の1層目配線10aに接続されるように形成された2層目の配線10bとからなる。
また、上述の絶縁層3は、二酸化珪素、窒化珪素、窒化チタン等の単独あるいは積層による薄膜であってよく、厚みは、コア基板2の表面において0.5〜6μm、好ましくは1〜4.5μm程度、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)の内壁面において0.3〜1μm、好ましくは0.4〜1μm程度である。このような絶縁層3は、コア基板2の表裏において対称構造であることが好ましい。
尚、コア材2′の材質が電気絶縁性を具備し、導電材料の浸透が生じない場合には、絶縁層3がなくてもよい。
また、コア基板2上に配設された多層配線の配線10a,10bの材質、ビア部9a,9bの材質は、銅、銀、金、クロム等の導電材料とすることができる。また、コア基板2上に形成される絶縁樹脂層5の材質、絶縁層8a,8bの材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の有機絶縁性材料、これらの有機材料とガラス繊維等を組み合わせたもの等の絶縁材料とすることができる。特にコア基板2の面2b側にバンプ12b、13bを露出させるように形成された絶縁樹脂層5は、その弾性率が2.9MPa以下、好ましくは0.5〜2.9MPaの範囲であることが好ましい。絶縁樹脂層5の弾性率を上記の範囲内とすることにより、コア基板2と、多層配線基板1に実装される半導体チップとの間に生じる熱応力歪を緩和することができる。
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図8〜図13は、本発明の多層配線基板の製造方法の一実施形態を、上述の多層配線基板1を例として説明するための工程図である。このうち、図8〜図10は、図1相当の断面形状(図2、図3のA−A線の断面形状)を示し、図11〜図13は、図4相当の断面形状(図2、図3のB−B線の断面形状)を示すものである。
尚、コア材2′の材質が電気絶縁性を具備し、導電材料の浸透が生じない場合には、絶縁層3を形成しなくてもよい。
次いで、コア材2′の面2′aに露出している電解めっき部位24(配線層6,7を含む)を覆うように絶縁層25を形成する(図9(C)、図12(C))。次に、上記の下地導電薄膜22を給電層として電解めっきを行なうことにより、コア材2′の面2′b側からスルーホール4内の電解めっき部位24上に導電材料26を析出させる(図9(D)、図12(D))。これにより、スルーホール4(中心スルーホール4A、同軸周囲スルーホール4B)内に空隙を生じることなく導電材料が充填され、中心スルーホール4A内に充填された導電材料26は断面が円形状であり、同軸周囲スルーホール4B内に充填された導電材料26は断面がC字形状であり、それぞれコア材2′の面2′a側に露出している。
尚、この実施形態では、スルーホール4の形状がテーパー形状であるため、コア材2′の面2′b側からの電解めっきによる導電材料26の充填の高速化が可能となる。
次に、コア基板2の一方の面2bに絶縁樹脂層5を形成し、コア基板2の他方の面2aに、電気絶縁層を介して配線を形成することにより、多層配線基板1が得られる(図10(C)、図13(C))。
上記の絶縁樹脂層5の形成は、感光性樹脂塗布液をコア基板2の面2bに塗布し、バンプ12b、13bを露出するためのマスクパターンを介して露光し現像することにより形成することができる。この絶縁樹脂層5の厚みは、バンプ12b、13bが絶縁樹脂層5の表面よりも3μm以上突出するように設定することが好ましい。
本発明の多層配線基板の製造方法は、上述の実施形態に示されるものに限定されるものではなく、例えば、配線の層構成が3層以上の多層配線基板を製造する場合にも適用することができる。
[実施例]
コア材として、厚み625μmのシリコンウエハを準備し、このコア材の一方の面にプラズマCVD法により窒化シリコン膜(厚み5μm)を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト(東京応化工業(株)製 OFPR−800)を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、CF4をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。上記のシリコンウエハのXY方向(シリコンウエハの表面に平行な平面)の熱膨張係数は、3ppmであった。また、マスクパターンは、直径が30μmである円形開口が120μmピッチで形成され、各円形開口の周囲に同軸でC字形状の開口が形成されたものであった。このC字形状の開口は、内径が60μm、開口幅が20μm、開口の不連続部位の長さが20μmであった。
次に、上記の下地導電薄膜を給電層として、反対面側から電解銅めっきを行なった。これにより、スルーホール内の上記電解めっき部位上に、導電材料であるめっき銅を析出させてスルーホール内を充填した。
次に、コア基板のバンプが形成された面に、感光性の絶縁塗料(ダウケミカル(株)製 BCB)をスピンナー塗布し、バンプ露出用のフォトマスクを介して露光し、現像した後、熱硬化処理を施した。これにより、バンプを露出させるように絶縁樹脂層(厚み7μm)を形成した。
更に、同様の操作を行い、電気絶縁層を介して配線を形成した。これにより、図1に示されるような多層配線基板を得た。
コア材として、実施例と同じシリコンウエハを準備し、このコア材の一方の面に、実施例と同様に、窒化シリコン膜を成膜し、ドライエッチングによりマスクパターンを形成した。このマスクパターンは、直径が30μmである円形開口が120μmピッチで形成されたものであった。
次に、実施例と同様に、ICP−RIE装置により、マスクパターンから露出しているシリコンをドライエッチングしてスルーホールを形成した。このスルーホールは、一方の開口径が35μmであり、他方の開口径が28μmであるテーパー形状であった。
その後、コア材の一方の面(開口径の小さい方のスルーホール端部が露出している面)に、チタン−銅の順にスパッタリング法により下地導電薄膜を0.2μmの厚みで形成した。次いで、この下地導電薄膜上にドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、ランド形成用のフォトマスクを介し露光、現像してレジストパターン(厚み10μm)を形成した。このレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホール内に約50μm侵入した状態でスルーホールの開口部を塞ぎ、かつ、コア材面よりも突出したランドをなし、このランドから延設された配線(幅10μm)とをなす電解めっき部位を形成した。
次に、上記の下地導電薄膜を給電層として、反対面側から電解銅めっきを行なった。これにより、スルーホール内の上記電解めっき部位上に、導電材料であるめっき銅を析出させてスルーホール内を充填した。
次いで、充填されためっき銅が露出している面に、ドライフィルムレジスト(旭化成(株)製APR)をラミネートした。次いで、バンプ形成用のフォトマスクを介し露光、現像して絶縁パターン(厚み10μm)を形成した。これにより、スルーホール内に充填されためっき銅が露出するようにした。次に、この絶縁パターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、露出している部位に、中央部の盛り上がった形状のバンプを形成した。
次に、コア基板のバンプが形成された面に、感光性の絶縁塗料(ダウケミカル(株)製 BCB)をスピンナー塗布し、バンプ露出用のフォトマスクを介して露光し、現像した後、熱硬化処理を施した。これにより、バンプを露出させるように絶縁樹脂層(厚み7μm)を形成した。
また、コア基板のランドが形成された面に、実施例と同様にして、電気絶縁層と配線を形成し、比較の多層配線基板を得た。
上述の多層配線基板(実施例、比較例)について、下記の条件で特性インピーダンス整合の評価を行った。その結果、本発明の多層配線基板は特性インピーダンスが整合し、反射が少ない(10GHzでの反射率:−0.5dB)ものであった。しかし、比較例の多層配線基板では、反射が大きい(10GHzでの反射率:1dBを超える)ものであった。
(評価条件)
アジレント(株)製 ネットワークアナライザ HS8722ESを用い、100
MHz〜20GHzまで走査した。
2…コア基板
2′…コア材
3…絶縁層
4…スルーホール
4A…中心スルーホール
4B…同軸周囲スルーホール
5…絶縁樹脂層
6,7…配線
8a,8b…電気絶縁層
9a,9b…ビア部
10a,10b…配線
11…表裏導通部
12…中心線
13…同軸周囲線
12a,13a…ランド
12a,13b…バンプ
22…下地導電薄膜
23…レジストパターン
24…電解めっき部位
25…絶縁層(絶縁材料)
26…導電材料
27…絶縁パターン
Claims (5)
- コア基板と、該コア基板上に電気絶縁層を介して形成された配線とを備えた多層配線基板の製造方法において、
コア材に所定の大きさで中心スルーホールと、該中心スルーホールを囲み少なくとも1箇所の不連続部位を有する同軸周囲スルーホールとを、前記中心スルーホールの内径D1(単位:μm)と前記同軸周囲スルーホールの内径D2(単位:μm)との間に250μm≧(D2−D1)/2≧2.5μmの関係が成立し、前記不連続部位の幅が20〜200μmの範囲内となるように穿設した後、該スルーホール内部を含むコア材表面に絶縁層を形成する工程と、
前記コア材の一方の面に下地導電薄膜を形成し、コア材上の該下地導電薄膜上に所望のレジストパターンを形成し、該面側から前記下地導電薄膜を給電層として電解めっきを行なうことにより、前記スルーホール内の所定の深さまで達する電解めっき部位を形成して、中心線のランド、同軸周囲線のランド、および該ランドに接続した配線を形成する工程と、
前記コア材面に露出している電解めっき部位を絶縁材料で被覆する工程と、
前記コア材の他方の面から前記スルーホール内の前記電解めっき部位上に電解めっきを行なうことにより、前記スルーホール内を電解めっき金属からなる導電材料で充填する工程と、
スルーホール内に充填された前記導電材料のうち、前記同軸周囲スルーホール内の導電材料の所望の部位と、前記中心スルーホール内の導電材料とが露出するように絶縁パターンを形成し、前記下地導電薄膜を給電層として、露出している前記導電材料上に電解めっきによりバンプを形成する工程と、
前記レジストパターンおよび前記絶縁パターンを除去し、露出している前記下地導電薄膜を除去してコア基板を形成する工程と、
該コア基板上に電気絶縁層を介して配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - 前記スルーホールの形成方法は、ICP−RIE法またはサンドブラスト法であることを特徴とする請求項1に記載の多層配線基板の製造方法。
- 前記コア材の深さ方向のいずれの位置で測定した前記内径D1、D2も250μm≧(D2−D1)/2≧2.5μmの関係を満足すように、前記中心スルーホールの形状を、開口部の一方の内径が他方の端部の内径よりも大きいテーパー形状とし、前記同軸周囲スルーホールの形状を、開口部の一方の開口幅が他方の端部の開口幅よりも大きいテーパー形状とすることを特徴とする請求項1または請求項2に記載の多層配線基板の製造方法。
- 前記下地導電薄膜を真空蒸着法により形成し、前記スルーホール内壁面には前記下地導電薄膜を成膜しないことを特徴とする請求項1乃至請求項3のいずれかに記載の多層配線基板の製造方法。
- 前記電解めっきは、電解銅めっき法、電解銀めっき法、電解金めっき法のいずれかであることを特徴とする請求項1乃至請求項4のいずれかに記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178088A JP4598438B2 (ja) | 2004-06-16 | 2004-06-16 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178088A JP4598438B2 (ja) | 2004-06-16 | 2004-06-16 | 多層配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006005052A JP2006005052A (ja) | 2006-01-05 |
JP2006005052A5 JP2006005052A5 (ja) | 2007-05-24 |
JP4598438B2 true JP4598438B2 (ja) | 2010-12-15 |
Family
ID=35773184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178088A Expired - Fee Related JP4598438B2 (ja) | 2004-06-16 | 2004-06-16 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4598438B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8957325B2 (en) | 2013-01-15 | 2015-02-17 | Fujitsu Limited | Optimized via cutouts with ground references |
JP2016066770A (ja) * | 2014-09-25 | 2016-04-28 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
KR20160149882A (ko) * | 2015-06-19 | 2016-12-28 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
KR102048421B1 (ko) * | 2017-12-22 | 2019-11-25 | 엘지이노텍 주식회사 | 표면실장부품 모듈 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
JP2000216510A (ja) * | 1999-01-25 | 2000-08-04 | Nec Corp | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 |
JP2000294923A (ja) * | 1999-02-01 | 2000-10-20 | Jgc Corp | セラミック基板への金属充填方法および金属充填セラミック基板 |
JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
JP2004111915A (ja) * | 2002-07-11 | 2004-04-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
-
2004
- 2004-06-16 JP JP2004178088A patent/JP4598438B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
JP2000216510A (ja) * | 1999-01-25 | 2000-08-04 | Nec Corp | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 |
JP2000294923A (ja) * | 1999-02-01 | 2000-10-20 | Jgc Corp | セラミック基板への金属充填方法および金属充填セラミック基板 |
JP2002232143A (ja) * | 2001-01-31 | 2002-08-16 | Toppan Printing Co Ltd | 同軸ビアホールおよびその製造方法ならびにこれを用いた多層配線基板およびその製造方法 |
JP2004111915A (ja) * | 2002-07-11 | 2004-04-08 | Dainippon Printing Co Ltd | 多層配線基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006005052A (ja) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10765011B2 (en) | Multilayer wiring board | |
JP6885800B2 (ja) | 配線基板およびその製造方法 | |
JP5331958B2 (ja) | 配線基板及び半導体パッケージ | |
US20030137056A1 (en) | Circuit substrate and method for fabricating the same | |
US20110283535A1 (en) | Wiring board and method of manufacturing the same | |
JP4634735B2 (ja) | 多層配線基板の製造方法 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP4192035B2 (ja) | 配線基板の製造方法 | |
JP4287133B2 (ja) | スルーホール配線基板の製造方法 | |
TW201401961A (zh) | 具有在平面內方向上延伸的一體化通孔的多層電子結構 | |
JP4043873B2 (ja) | 多層配線基板の製造方法 | |
JP4022180B2 (ja) | 多層配線基板の製造方法 | |
JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
JP4598438B2 (ja) | 多層配線基板の製造方法 | |
JP4835141B2 (ja) | 多層配線基板 | |
JP5432800B2 (ja) | 配線基板の製造方法 | |
JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
JP4319831B2 (ja) | 多層配線基板の製造方法 | |
CN108093566B (zh) | 配线基板及其制造方法 | |
JP2004152915A (ja) | 多層配線基板およびその製造方法 | |
JP4241202B2 (ja) | めっきポスト型配線基板の製造方法 | |
JP4504774B2 (ja) | 配線基板の製造方法 | |
JP6112857B2 (ja) | 配線基板及びその製造方法 | |
JP2022170153A (ja) | 多層配線基板 | |
JP2022170156A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4598438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |