KR20160149882A - 표면실장부품 모듈 - Google Patents
표면실장부품 모듈 Download PDFInfo
- Publication number
- KR20160149882A KR20160149882A KR1020150087664A KR20150087664A KR20160149882A KR 20160149882 A KR20160149882 A KR 20160149882A KR 1020150087664 A KR1020150087664 A KR 1020150087664A KR 20150087664 A KR20150087664 A KR 20150087664A KR 20160149882 A KR20160149882 A KR 20160149882A
- Authority
- KR
- South Korea
- Prior art keywords
- side via
- impedance
- line
- substrate
- pad
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0215—Grounding of printed circuits by connection to external grounding means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
본 발명의 일 실시예에 따른 표면실장부품 모듈은, 다중(multi layer) 기판, 상기 다중 기판을 관통하여 형성되며, 상기 다중 기판을 전기적으로 연결하는 사이드 비아(side via), 상기 다중 기판의 적어도 어느 한 층에 위치하고, 상기 사이드 비아 주변에 형성되는 사이드 비아 패드, 상기 사이드 비아 패드와 신호선으로 연결되는 RF 패턴을 포함하고, 상기 RF 패턴, 상기 사이드 비아, 상기 사이드 비아 패드는 모두 전기적으로 연결되는 것을 특징으로 한다.
Description
본 발명은, 다중(multi layer) 기판, 상기 다중 기판을 관통하여 형성되며, 상기 다중 기판을 전기적으로 연결하는 사이드 비아(side via), 상기 다중기판의 적어도 어느 한 층에 위치하고, 상기 사이드 비아 주변에 형성되는 사이드 비아 패드, 상기 사이드 비아 패드와 신호선으로 연결되는 RF 패턴을 포함하고, 상기 RF 패턴, 상기 사이드 비아, 상기 사이드 비아 패드는 모두 전기적으로 연결되는 표면실장부품 모듈에 관한 것이다.
최근 기술의 급속한 발전에 따른 전기, 전자 제품의 소형화 추세는 전자 부품의 고집적화, 초소형화를 유도하고 있는 실정이다. 이로 인하여 상기 고밀도화, 초소형화된 표면실장부품(SMD)을 인쇄회로기판(PCB)에 실장하는 표면실장기술(SMT: Surface Mounting Techmology)에 대한 연구가 가속화되고 있다. SMD(Surface mounted device)는 PCB 혹은 세라믹 기판에 구멍을 뚫지 않고 패턴에 바로 소자를 붙여 납땜하는 소자들을 말하는 것으로 이 SMD에는 칩 저항, 칩 커패시터, 칩 트랜지스터 등이 있다.
전자제품의 경박단소화와 관련한 기술적 요구 중 하나는 칩이나 배선들을 작은 면적 내에 고밀도로 실장해야 하는 것이다. 이러한 요구를 만족시키기 위하여 반도체 칩과 배선들을 다층 구조로 패키징하는 다층 패키지가 제안되었다. 이러한 다층 패키지는 베이스 층 위에 적층되는 적어도 하나의 상부 층에 다수의 비아(via) 홀들을 형성하고 이 비아홀들 내에 전도성 물질을 채워넣고, 이 전도성 물질을 솔더나 스터드 등을 이용하여 그의 상/하부에 형성된 신호선들과 전기적으로 연결한다. 종래의 비아홀은 내부 직경이 동일한 정홀 형태로 형성되었다.
그러나, 비아 홀을 PCB 기판의 외곽에 형성한 이후, PCB 기판을 제품사이즈 모양으로 형성하기 위해 외곽을 절삭 가공하는 라우팅(Routing) 공정을 진행하게 되는데, 라우팅 공정 시 비아 홀의 표면에 깨끗하게 절단되지 않고 늘어지는 버(Bur) 현상 및 도금의 불량이 다수 발생하는 문제점이 있었다.
본 발명은 서로 다른 기판의 접합에 따른 신호 손실을 최소화하기 위한 목적이 있다.
본 발명은 사이드 비아 설계에 따른 양산성을 개선하기 위한 목적이 있다.
본 발명은 표면실장부품 모듈의 RF 패턴 설계에 따른 RF 매칭을 최적화시키기 위한 목적이 있다.
본 발명은 표면실장부품 모듈 제조시 기판의 외곽에 형성하는 비아 홀을 가로 세로 직경이 다른 장홀로 구성하고, 장홀의 중심을 외곽에 위치하도록 하여 버(Bur) 및 도금의 불량을 낮추기 위한 목적이 있다.
전술한 문제점을 해결하기 위해 안출된 본 발명의 일 실시 예에 따른 표면실장부품 모듈은, 다중(multi layer) 기판, 상기 다중 기판을 관통하여 형성되며, 상기 다중 기판을 전기적으로 연결하는 사이드 비아(side via), 상기 다중기판의 적어도 어느 한 층에 위치하고, 상기 사이드 비아 주변에 형성되는 사이드 비아 패드, 상기 사이드 비아 패드와 신호선으로 연결되는 RF 패턴을 포함하고, 상기 RF 패턴, 상기 사이드 비아, 상기 사이드 비아 패드는 모두 전기적으로 연결되는 것을 특징으로 한다.
이 때, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아 패드가 상기 사이드 비아의 형상에 대응하여 상기 사이드 비아 주변에 일정한 간격으로 형성되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아가 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 하나의 형상으로 상기 표면실장부품 모듈의 외곽에 노출된 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아가 오목한 형상으로 상기 표면실장부품 모듈의 외곽에 노출된 것을 특징으로 하며, 상기 사이드 비아는 상기 오목한 형상이 곡선 또는 한 개 이상의 각을 포함하는 두 개 이상의 선분 중 적어도 하나를 포함하는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아 패드가 상기 다중 기판의 최상층과 최하층에 직선으로 연결된 사이드 비아를 통하여, 상기 다중 기판의 적어도 어느 한 층과 전기적으로 연결되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아 및 상기 비아 패드의 주변에 형성되어, 접지 역할을 수행하는 그라운드를 더 포함할 수 있다.
아울러, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 RF 패턴이 RF선과 RF선 외의 오픈 영역(open area)이 형성되고, 상기 오픈 영역은 상기 사이드 비아 패드 외부에 형성되는 것을 특징으로 한다. 이 때, 상기 오픈 영역은 상기 사이드 비아 패드 형태에 대응하여 상기 사이드 비아 패드 외부에 일정 간격을 두고 형성되는 것을 특징으로 한다.
이 때, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 오픈 영역이 상기 RF 패턴의 임피던스 매칭을 위하여 그라운드와 RF 선을 제1 간격(d1)으로 이격되도록 형성되고, 상기 RF 패턴의 임피던스 매칭을 위하여 상기 그라운드와 상기 사이드 비아 패드를 제2 간격(d2)으로 이격되도록 형성되며, 상기 제2 간격(d2)은 상기 제1 간격(d1)보다 더 큰는 것을 특징으로 한다. 또한, 상기 오픈 영역은 상기 그라운드와 상기 사이드 비아 패드가 상기 제2 간격만큼 이격된 영역에 대응하는 넓이로 형성되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 제2 간격(d2)이 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나에 기반하여 결정되는 값에 대응하는 길이인 것을 특징으로 하며, 상기 오픈 영역 중 사이드 비아 패드 주변에 형성되는 영역은 상기 다중 기판의 최상층 및 최하층에 형성되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 사이드 비아가 오목한 형상으로 상기 표면실장부품 모듈의 외곽에 노출되고, 상기 제2 간격(d2)은 상기 오목한 형상에 기반하여 결정되는 길이인 것을 특징으로 한다.
아울러, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 제2 간격(d2)이 상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스 (Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 반원형, 정사각형, 사다리꼴 중 적어도 어느 하나를 포함하는 형상의 내접원의 지름(D_c)과, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 제2 간격(d2)이 상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스 (Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 반타원형, 직사각형인 경우 단축의 길이(D_c)와, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 한다.
또한, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 제2 간격(d2)이 상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스 (Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 오목한 형상의 사이드 비아인 경우 상기 오목한 형상의 깊이(D_c)와, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 한다.
이 때, 본 발명의 일 실시예에 따른 표면실장부품 모듈은, 상기 RF선에 연관된 임피던스(Z_RF_line)와 상기 사이드 비아 임피던스(Z_side_via)가 근사값을 가지는 조건을 만족하고, 상기 사이드 비아 임피던스(Z_side_via)는 아래 수식에 의해 결정되는 것을 특징으로 한다.
본 발명은 서로 다른 기판의 접합에 따른 신호 손실을 최소화시킬 수 있는 효과가 있다.
본 발명은 사이드 비아 설계에 따른 양산성을 개선할 수 있는 효과가 있다.
본 발명은 표면실장부품 모듈의 RF 패턴 설계에 따른 RF 매칭을 최적화시킬 수 있는 효과가 있다.
본 발명은 표면실장부품 모듈 제조시 기판의 외곽에 형성하는 비아 홀을 가로 세로 직경이 다른 장홀로 구성하고, 장홀의 중심을 외곽에 위치하도록 하여 홀 자체의 직경을 줄이게 되므로, 기판의 외곽 가공(라우팅 가공 등)을 수행하는 경우 버(Bur) 및 도금의 불량을 낮출 수 있는 효과가 있다.
본 발명은 표면실장부품 모듈 제조시, 사이드 비아 홀을 형성한 이후 비아 패드와 그라운드 사이의 간격을 기판 두께, 비아 홀의 직경, 비아 패드의 직경, 유전율, 매칭 임피던스 등의 미지수에 기 설정된 수식을 적용하여 비아 패드와 그라운드 사이의 간격을 계산하고, 이에 따라 그라운드를 제거하여 자체적으로 임피던스 매칭이 가능하게 한다.
또한, 사이드 비아 홀이 형성됨에 따라 다중 기판 중 1층에서 6층 이상까지 여러 기판들이 임피던스에 영향을 주어 임피던스 변화가 생기게 되는데, 표면실장부품 모듈에서 그라운드를 일부 제거하여 임피던스 매칭을 진행하게 되므로 신호 전달시 손실을 줄일 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 다른 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 5a 내지 도 5d는 본 발명의 표면실장부품 모듈에 형성되는 사이드 비아 홀이 구현될 수 있는 여러 형태를 나타내는 예시도이다.
도 6a 내지 도 6e는 본 발명의 표면실장부품 모듈의 임피던스 매칭을 위하여 그라운드를 제거할 때, 제거하는 간격을 계산하는 기준을 나타내는 예시도이다.
도 7은 본 발명의 일 실시예에 따른 표면실장부품 모듈의 부품 사진이다.
도 2는 본 발명의 일 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 3은 본 발명의 다른 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 또 다른 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다.
도 5a 내지 도 5d는 본 발명의 표면실장부품 모듈에 형성되는 사이드 비아 홀이 구현될 수 있는 여러 형태를 나타내는 예시도이다.
도 6a 내지 도 6e는 본 발명의 표면실장부품 모듈의 임피던스 매칭을 위하여 그라운드를 제거할 때, 제거하는 간격을 계산하는 기준을 나타내는 예시도이다.
도 7은 본 발명의 일 실시예에 따른 표면실장부품 모듈의 부품 사진이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 터치 패널을 상세하게 설명한다. 설명하는 실시 예들은 본 발명의 기술 사상을 통상의 기술자가 용이하게 이해할 수 있도록 제공되는 것으로 이에 의해 본 발명이 한정되지 않는다. 또한, 첨부된 도면에 표현된 사항들은 본 발명의 실시 예들을 쉽게 설명하기 위해 도식화된 도면으로 실제로 구현되는 형태와 상이할 수 있다.
실시예들의 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다. 또한, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 '직접적으로 연결'되어 있는 경우 뿐 아니라, 그 중간에 다른 부재를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다. 도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다
한편, 어떤 구성 요소들을 '포함'한다는 표현은, '개방형'의 표현으로서 해당 구성요소들이 존재하는 것을 단순히 지칭할 뿐이며, 추가적인 구성요소들을 배제하는 것으로 이해되어서는 안 된다.
도 1은 본 발명의 일 실시 예에 따른 표면실장부품 모듈의 단면도이다. 도 1을 참조하면 본 발명의 일 실시 예에 따른 표면실장부품 모듈은 다중(multi layter) 기판(110, 111, 112, 113, 114, 115, 116), 다중 기판(110, 111, 112, 113, 114, 115, 116)에 각각 형성되는 RF 패턴(120), 다중 기판(110, 111, 112, 113, 114, 115, 116)에 각각 형성되어 다중 기판(110, 111, 112, 113, 114, 115, 116)을 전기적으로 연결하는 사이드 비아(side via)(130)를 포함하고, 사이드 비아 (130)의 가로 직경과 세로 직경이 서로 다른 것을 특징으로 한다. 본 발명의 표면실장부품 모듈은 복수의 다중 기판(110, 111, 112, 113, 114, 115, 116)이 각각 접합될 때 발생하는 신호 손실을 최소화시키기 위해 각각의 다중 기판(110, 111, 112, 113, 114, 115, 116)에 형성되는 사이드 비아 홀(130)의 가로 직경과 세로 직경을 서로 다르게 형성한다.
종래의 사이드 비아는 가로 직경과 세로 직경이 서로 같은 원으로 형성되는 것이 일반적이었으나, 본 발명의 일 실시 예에 따른 사이드 비아(130)는 원 또는 다각형 중 어느 하나의 형태로 형성될 수 있다. 또한, 본 발명의 일 실시 예에 따른 사이드 비아(130)가 원으로 형성되는 경우 가로 직경과 세로 직경이 서로 다르게 형성될 수 있으며, 특히 가로 직경이 세로 직경보다 더 길게 형성될 수 있다.
도 1에는 6개의 다중 기판(111, 112, 113, 114, 115, 116)에 있어서, 각각의 기판(111, 112, 113, 114, 115, 116)이 사이드 비아(130)로 연결되어 있다. 각각의 기판(111, 112, 113, 114, 115, 116)에는 RF 패턴(130)이 형성되어 있다. 도 1에 도시된 다중 기판(111, 112, 113, 114, 115, 116)은 하나의 예시이며 복수 개의 기판이 배치된 다중 기판으로 형성된 표면실장부품 모듈이라면 다양하게 적용될 수 있다. 또한, 기판(111, 112, 113, 114, 115, 116)에 형성되는 RF 패턴(130)은 와이파이(WiFi), BT, 3G modem, 4G modem 등 다양한 통신을 구현하기 위한 RF 패턴일 수 있다. 또한 RF 패턴(130)은 언급된 통신 방법에 제한되지 않고 표면 실장 부품에 적용될 수 있는 다양한 패턴일 수 있다.
도 2는 본 발명의 일 실시 예에 따른 표면실장부품 모듈의 평면도이다. 도 2를 참조하면 본 발명의 일 실시 예에 따른 사이드 비아(130)는 가로 직경과 세로 직경이 서로 다르게 형성되어 있다. 또한, 사이드 비아가 형성되는 경우, 특히 가로 직경이 세로 직경보다 더 길게 형성될 수 있다. 이 때, 가로 직경은 기판의 외곽과 평행하는 방향의 직경을 말하며, 세로 직경은 기판의 외곽과 수직인 방향의 직경을 말한다.
다중 기판(110)에는 외부 영역(B)이 형성되는데, 사이드 비아(130)의 중심은 다중 기판(110)에서의 내부 영역(A)에 위치할 수 있고 내부 영역(A)과 외부 영역(B)의 경계에 위치할 수도 있지만, 사이드 비아(130)의 중심은 상기 외부 영역(B)에 위치하는 것이 바람직하다. 사이드 비아(130)의 중심의 위치는 표면실장부품 모듈을 제조하기 전 미리 설정된다.
사이드 비아(130)의 중심이 외부 영역(B)에 위치하게 되면 기판(110)의 외곽 가공시 발생하는 버(Bur) 및 도금의 불량율을 낮추어 제조 수율을 높일 수 있는 효과가 있다. 사이드 비아(130)의 중심이 외부 영역(B)에 위치하는 경우, 사이드 비아(130)의 80% 이상의 면적이 외부 영역(B)에 존재하는 것이 바람직하다. 하지만, 사이드 비아(130)의 면적 중 외부 영역(B)에 존재하는 비율은 제한되지 않으며 기판(110)의 외곽 가공시 발생하는 버(Bur) 및 도금의 불량율을 낮출 수 있거나, 기판(110)에 형성되는 RF 패턴(130)과의 임피던스 매칭에 따라 당업자에 의해 변경 가능한 사항이다.
일반적으로 사이드 비아(130)는 기판(110)의 외곽에 사이드 비아(130)로 가공될 구멍을 가공한다. 가공된 구멍에 납, 주석, 석연, 금 등으로 도금하고 기판 외곽 routing 순서로 제조된다. routing 과정시 사이드 비아(130)의 표면에 버(Bur)가 발생하거나 도금 불량이 발생한다. 버(Bur)란 동박의 연성이 크기 때문에 깨끗하게 잘리지 않고 늘어진 현상을 말한다. 본 발명은 사이드 비아(130) 제조시 발생하는 버(Bur) 및 도금의 불량율을 낮추는데 목적이 있다.
이 때, 사이드 비아(130)는 여러 가지 형상으로 표면실장부품 모듈의 외곽에 노출될 수 있는데, 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 하나의 형상으로 형성될 수도 있으며, 오목한 형상으로 표면실장부품 모듈의 외곽에 노출될 수도 있다. 또한, 오목한 형상이 곡선 또는 한 개 이상의 각을 포함하는 두 개 이상의 선분 중 적어도 하나를 포함할 수도 있다. 특히, 본 발명의 사이드 비아는, 2개의 반원이 이격시켜 양단을 직선으로 연결한 형상에서, 반원-반원을 중심으로 2개로 나눈 형상 (도 5d, 도 6d, 도 6e 참조)인 것을 특징으로 한다.
표면실장부품 모듈에는 사이드 비아(130)와 인접하여 그라운드(140)가 형성된다. 사이드 비아(130)와 그라운드(140) 사이의 면적은 면적 설정 정보에 기초하여 미리 설정된다. 도 3은 본 발명의 다른 실시 예에 따른 표면실장부품 모듈을 개략적으로 나타낸 평면도이다. 기판(110)에 형성되는 RF 패턴의 두께는 임피던스 계산에 의해 설계되지만, 최종 신호가 전달되는 RF 패턴과 사이드 비아(130)을 형성한 후 연결시 임피던스가 틀어지는 문제가 발생한다.
일반적으로 임피던스 매칭은 최상위 기판인 제1 기판(111)과 제2 기판(112) 사이의 특성에 의해 계산되는데 이때 사이드 비아(130)는 최상위 기판인 제1 기판(111)과 최하위 기판인 제6 기판(116)까지 관통되어 가공된다. 이로 인해 RF 신호는 사이드 비아(130)을 관통하여 형성한 후 제1 기판 및 제2 기판을 제외한 나머지 기판의 영향을 받아 임피던스가 틀어지게 되고, 이는 신호 전달시의 손실의 가장 큰 원인이 된다. 이러한 문제를 해결하기 위해 사이드 비아(130), 비아 패드, 그라운드(140) 사이의 간격을 조절하여, 사이드 비아를 형성한 뒤에도 임피던스 매칭을 수행할 수 있다. 조절하는 간격에 대한 상세한 설명은 후술하는 도 5a 내지 도 5c를 참조하기로 한다.
RF패턴(120)은 RF선(121)과 RF선 외의 오픈 영역(122)이 형성되고, 오픈 영역은 사이드 비아 패드의 외부에 형성될 수 있다. 이 때, 오픈 영역은 사이드 비아 패드의 형태에 대응하여 사이드 비아 패드 외부에 일정 간격을 두고 형성될 수 있다.
또한, 오픈 영역은 사이드 비아 패드의 형태에 대응하여 일정 간격을 두고 형성될 만큼의 넓이와 같은 넓이에서, 약간의 형상이 변형되어 형성될 수 있다. 예를 들어, 사이드 비아 패드의 형태가 반타원형이고, 반타원형에 0.1mm만큼 떨어져 있는 경우 오픈 영역의 넓이가 0.05mm2라고 한다면, 오픈 영역의 형상은 사이드 비아 패드와 같은 형상인 반타원형으로 형성될 수도 있으며 0.05mm2와 같은 넓이를 가지는 직사각형, 반원형, 정사각형, 사다리꼴 등 여러 가지 형상을 적용할 수 있다.
이 때, 오픈 영역은 RF 패턴의 임피던스 매칭을 위하여 그라운드와 RF선(121)을 제1 간격(d1)으로 이격되도록 형성하고, RF패턴(120)의 임피던스 매칭을 위하여 그라운드와 사이드 비아 패드를 제2 간격(d2)으로 이격되도록 형성한다. 또한, 제2 간격은 제1 간격보다 더 크게 설정될 수 있으며, 제2 간격은 그라운드와 사이드 비아 패드 사이의 원래 간격에서 그라운드를 일부 제거하여 간격을 조절하는 방식으로 구현할 수도 있고, 표면실장부품 모듈을 만들 때 후술하는 공식에 따라 제2 간격을 계산하고 그 간격만큼을 이격한 상태에서 형성할 수도 있다.
또한, 제2 간격(d2)은, 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나의 형태인 사이드 비아 형태에 기반하여 결정되는 값에 대응하는 길이인 것을 특징으로 한다. 이 때, 제2 간격(d2)은,
상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스(Z_side_via)와, 상기 다중 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나를 포함하는 형상의 내접원의 지름(D_c)과, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 한다. 이러한 여러 변수들에 의해 결정하는 상세한 식은 도 6a 내지 도 6e에서 상세하게 설명하기로 한다.
사이드 비아 패드(150)는 다중기판의 적어도 어느 한 층에 위치하고, 사이드 비아 주변에 형성된다. 이 때, 사이드 비아 패드는, 사이드 비아의 형상에 대응하여 사이드 비아 주변에 일정한 간격으로 형성될 수 있으며, 사이드 비아(130)와 그라운드(140) 사이에는 비아 패드가 일정한 간격으로 형성될 수 있다. 사이드 비아를 다중 기판을 관통하여 형성한 후, 도금 등 전도성 물체를 비아에 입힌 후, 사이드 비아 주변에 일정한 간격으로 복수의 사이드 비아 패드(150)를 형성하게 된다. 이 때, 사이드 비아 패드(150)는 각각의 기판에 형성되는 RF 패턴과 신호선으로 연결되므로, 각각의 기판 층에 위치하는 RF 패턴, 사이드 비아 홀, 복수의 비아 패드가 모두 전기적으로 연결될 수 있다.
비아 패드(150)와 그라운드(140) 사이의 간격을 조절하는 경우, 그라운드 영역에 형성된 구리(Cu)를 벗겨냄으로써 일정 간격을 가지도록 이격하여 제거할 수 있다. 사이드 비아(130)와 그라운드(140) 사이의 영역의 면적은 기판(130)의 두께, 사이드 비아(130)의 크기, 사이드 비아(130) 내부의 구리(Cu) 두께 등으로 결정된다.
또한, 사이드 비아가 오목한 형상으로 표면실장부품 모듈의 외곽에 노출되는 경우, 제2 간격(d2)은 오목한 형상에 기반하여 결정될 수 있다. 이에 대한 상세한 설명은 후술하도록 한다.
면적 설정 정보가 기판(130)의 두께, 사이드 비아(130)의 크기, 사이드 비아(130) 내부의 구리(Cu)의 두께에 근거하여 설정된다는 것이다. RF 패턴 설계는 적층되는 기판의 갯수, 내부 유전체의 유전율, 형성된 구리(Cu)의 두께와 높이 등을 고려하여 설계된다. 이러한 설계에 대한 상세한 설명은 후술하는 도 5a 내지 도 5c를 참조하기로 한다.
도 3, 도 4, 도 5a, 도 5b, 도 5c, 도 5d를 참조하면, 사이드 비아(130)는 원형, 타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나의 형태로 형성될 수 있다. 또한, 사이드 비아(130)는 2개의 반원을 이격시켜 양단을 직선으로 연결한 형상으로 형성될 수 있다. 이는, 사이드 비아를 형성하는 경우 원형의 드릴을 일자로 움직여 형성할 때 나타날 수 있는 사이드 비아의 형상에 해당한다.
또한, 본 발명의 표면실장부품 모듈은 사이드 비아(130)의 형태에 따라 임피던스 매칭이 달라질 수 있다. 사이드 비아(130)의 형태는 표면실장부품 모듈의 임피던스 매칭에 따라 미리 설정되어 제조될 수 있다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 표면실장부품 모듈의 비아 패드와 그라운드 사이 간격을 조절하는 구성을 나타내는 평면도이다.
도 6a, 도 6b 및 도 6c를 참조하면, 사이드 비아 홀이 원형으로 형성되는 경우, 그라운드 제거 간격을 조절하기 위한 모듈의 수치를 확인할 수 있다. 이 때, 그라운드와 RF선의 제1 간격(d1; mm), 그라운드와 사이드 비아 패드의 제2 간격(d2; mm), 반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나를 포함하는 형상의 내접원의 지름(D_c; D_inscribed_circle; mm), 사이드 비아 패드의 직경(D_p; D_side_via_pad; mm), 기판의 두께(H; mm), 유전율(Er), RF선에 연관된 임피던스 (Z_RF_line; Ω), 사이드 비아 임피던스(Z_side_via; Ω), 인덕턴스(L; nH), 커패시턴스(C; pF)의 수치를 사용할 수 있다.
이 때, 사이드 비아의 형상에 따라서, 사이드 비아가 반원형, 정사각형, 사다리꼴 중 적어도 어느 하나를 포함하는 형상은 그 내접원의 지름에 의하여, 사이드 비아가 반타원형, 직사각형인 경우 단축(짧은 쪽)의 길이에 의하여, 사이드 비아가 오목한 형상인 경우 오목한 형상 자체의 깊이에 의하여 제2 간격이 결정될 수 있다.
먼저, 사이드 비아 형상의 내접원의 지름(D_c)과 기판의 두께(H)를 이용한 다음과 같은 식으로 인덕턴스를 구할 수 있다.
이 때, 사이드 비아 형상의 내접원의 지름(D_c)은, 사이드 비아 형상이 반원형 또는 반타원형인 경우 그 반원형 또는 그 반타원형의 직경을 말하며, 사이드 비아 형상이 정사각형, 직사각형, 사다리꼴인 경우 도 6b와 같이 사이드 비아(130)의 내접원(131)의 직경을 말한다.
이어, 매칭할 임피던스에 기준하여 다음과 같은 식으로 커패시턴스를 구할 수 있다.
마지막으로, 유전율(Er), 기판의 두께(H), 사이드 비아 패드의 직경(D_p), 커패시턴스(C)를 이용하여 다음과 같은 식으로 그라운드와 사이드 비아 패드의 제2 간격(d2)를 구할 수 있다.
예를 들어, 도 6c와 같이 원형의 사이드 비아 홀이 형성되고, 내접원의 지름(D_c; 0.9mm), 사이드 비아 패드의 직경(D_p; 1.2mm), 기판의 두께(H; 1.2mm), 유전율(Er; 4.3), 매칭 임피던스(Z_side_via; 50Ω)인 경우, 다음과 같이 인덕턴스(L; nH), 커패시턴스(C; pF), 그라운드와 사이드 비아 패드의 제2 간격(d2)의 수치를 계산할 수 있다.
따라서, 사이드 비아 패드와 그라운드 사이의 제2 간격 d2는 0.65mm 가 되므로, 그라운드를 비아 패드로부터 0.65mm 떨어진 간격만큼 제거하여 50 Ω의 임피던스 매칭을 수행할 수 있다.
도 6d를 참조하면, 타원형 또는 2개의 반원을 이격시켜 양단을 직선으로 연결한 형상과 같이 가로 직경과 세로 직경이 다른 사이드 비아 홀이 형성되며, 사이드 비아 홀의 중심이 내부 영역과 외부 영역의 경계에 위치하는 경우, 그라운드 제거 간격을 조절하기 위한 모듈의 수치를 확인할 수 있다. 이 때, 도 5a의 사이드 비아 패드의 직경(D_p; mm)은 타원형의 작은 직경을 기준으로 계산할 수 있다.
예를 들어, 도 6d와 같이 타원형의 사이드 비아 홀이 형성되고, 사이드 비아 홀의 직경이 각각 0.4mm, 0.9mm이면, 내접원의 지름(D_c; 0.4mm), 사이드 비아 패드의 직경(D_p; 0.6mm), 기판의 두께(H; 1.2mm), 유전율(Er; 4.3), 매칭 임피던스(Z_side_via; 50Ω)인 경우, 다음과 같이 인덕턴스(L; nH), 커패시턴스(C; pF), 그라운드와 사이드 비아 패드의 제2 간격(d2)의 수치를 계산할 수 있다.
따라서, 사이드 비아 패드와 그라운드 사이의 제2 간격 d2는 0.3mm 가 되므로, 그라운드를 비아 패드로부터 0.3mm 떨어진 간격만큼 제거하여 50 Ω의 임피던스 매칭을 수행할 수 있다.
도 6e를 참조하면, 타원형 또는 2개의 반원을 이격시켜 양단을 직선으로 연결한 형상과 같이 가로 직경과 세로 직경이 다른 사이드 비아가 형성되며, 사이드 비아의 중심이 외부 영역에 위치하는 경우, 그라운드 제거 간격을 조절하기 위한 모듈의 수치를 확인할 수 있다. 이 때, 도 6a의 내접원의 직경(D_c; mm)은 작은 직경에서 중심이 이동한 거리를 제한 만큼을 기준으로 계산한다.
이 때, 비아의 중심이 0.1mm만큼 이동하였다면, 계산 식에서는 짧은 반직경 0.2mm에서 0.1mm만큼 줄어들었으므로, 보정된 짧은 반직경(D_c')은 0.1mm가 되며, 계산식에서는 0.2mm의 직경으로 대입하여 도출해낼 수 있다. 마찬가지로, 비아 패드의 반직경 0.3mm도 보정한 후 반직경(D_p')은 0.2mm가 되므로 계산식에서는 0.4mm의 직경으로 대입할 수 있다.
예를 들어, 도 6d와 같이 타원형의 사이드 비아가 형성되고, 사이드 비아의 직경이 각각 0.4mm, 0.9mm 이고, 비아 패드의 직경(D_c'; 0.6mm), 기판의 두께(H; 1.2mm), 유전율(Er; 4.3), 매칭 임피던스(Z0; 50Ω)이며, 사이드 비아의 직경이 중심에서 0.1mm만큼 이동한 경우, 다음과 같이 인덕턴스(L; nH), 커패시턴스(C; pF), 그라운드를 제거한 직경(D2)의 수치를 계산할 수 있다.
따라서, 사이드 비아 패드와 그라운드 사이의 제2 간격 d2는 0.12mm 가 되므로, 그라운드를 비아 패드로부터 0.12mm 떨어진 간격만큼 제거하여 50 Ω의 임피던스 매칭을 수행할 수 있다.
또한, 본 발명의 그라운드를 제거하여 사이드 비아 패드의 주변에 오픈 영역을 형성하는 경우, 상기 다중 기판 중에서 최상층 및 최하층에 형성할 수 있다. 예를 들어, 다중 기판이 제1 기판에서 제 6 기판까지 형성되어 있는 경우 각각의 기판에는 모두 그라운드와 사이드 비아 홀이 형성되어 있는데, 최상층과 최하층의 그라운드만을 제거하여도 적절한 임피던스 매칭을 이끌어낼 수 있다.
도 6a 내지 도 6e에서 확인할 수 있듯이, 비아 홀을 타원형으로 구성할수록, 또한 중심이 PCB 기판의 외곽에 위치할수록 임피던스 매칭을 위한 그라운드 제거 간격이 짧아지게 되므로, 불필요한 그라운드 제거를 줄일 수 있게 된다.
본 발명의 실시예들은 예시의 목적을 위해 개시된 것으로 본 발명이 속한 기술 분야의 통상의 지식을 가진 자가 본 발명의 기술 사상 범위 내에서 수정, 변경, 부가가 가능한 부분까지 본 특허청구범위에 속하는 것으로 보아야 할 것이다.
110, 111, 112, 113, 114, 115, 116: 기판
120: RF 패턴
121: RF 선
122: 오픈 영역
130: 사이드 비아
131: 사이드 비아의 내접원
140: 그라운드
150: 사이드 비아 패드
120: RF 패턴
121: RF 선
122: 오픈 영역
130: 사이드 비아
131: 사이드 비아의 내접원
140: 그라운드
150: 사이드 비아 패드
Claims (19)
- 다중(multi layer) 기판;
상기 다중 기판을 관통하여 형성되며, 상기 다중 기판을 전기적으로 연결하는 사이드 비아(side via);
상기 다중 기판의 적어도 어느 한 층에 위치하고, 상기 사이드 비아 주변에 형성되는 사이드 비아 패드;
상기 사이드 비아 패드와 신호선으로 연결되는 RF 패턴;
을 포함하고,
상기 RF 패턴, 상기 사이드 비아, 상기 사이드 비아 패드는 모두 전기적으로 연결되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 1항에 있어서,
상기 사이드 비아 패드는,
상기 사이드 비아의 형상에 대응하여 상기 사이드 비아 주변에 일정한 간격으로 형성되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 1항에 있어서,
상기 사이드 비아는,
반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 하나의 형상으로 상기 표면실장부품 모듈의 외곽에 노출된 것을 특징으로 하는 표면실장부품 모듈.
- 제 1항에 있어서,
상기 사이드 비아는,
오목한 형상으로 상기 표면실장부품 모듈의 외곽에 노출된 것을 특징으로 하는 표면실장부품 모듈.
- 제 4항에 있어서,
상기 사이드 비아는,
상기 오목한 형상이 곡선 또는 한 개 이상의 각을 포함하는 두 개 이상의 선분 중 적어도 하나를 포함하는 것을 특징으로 하는 표면실장부품 모듈.
- 제1항에 있어서,
상기 사이드 비아 패드는,
상기 다중 기판의 최상층과 최하층에 직선으로 연결된 사이드 비아를 통하여, 상기 다중 기판의 적어도 어느 한 층과 전기적으로 연결되는 것을 특징으로 하는 표면실장부품 모듈.
- 제1항에 있어서,
상기 사이드 비아 홀 및 상기 비아 패드의 주변에 형성되어, 접지 역할을 수행하는 그라운드;
를 더 포함하는 표면실장부품 모듈.
- 제1항에 있어서,
상기 RF 패턴은, RF선과 RF선 외의 오픈 영역(open area)이 형성되고,
상기 오픈 영역은, 상기 사이드 비아 패드 외부에 형성되는 것을 특징으로 하는 표면실장부품 모듈.
- 제8항에 있어서,
상기 오픈 영역은,
상기 사이드 비아 패드 형태에 대응하여 상기 사이드 비아 패드 외부에 일정 간격을 두고 형성되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 8항에 있어서,
상기 오픈 영역은,
상기 RF 패턴의 임피던스 매칭을 위하여 그라운드와 RF 선을 제1 간격(d1)으로 이격되도록 형성되고, 상기 RF 패턴의 임피던스 매칭을 위하여 상기 그라운드와 상기 사이드 비아 패드를 제2 간격(d2)으로 이격되도록 형성되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 제2 간격(d2)은 상기 제1 간격(d1)보다 더 큰 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 오픈 영역은,
상기 그라운드와 상기 사이드 비아 패드가 상기 제2 간격만큼 이격된 영역에 대응하는 넓이로 형성되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 제2 간격(d2)은,
반원형, 반타원형, 정사각형, 직사각형, 사다리꼴 중 적어도 어느 하나에 기반하여 결정되는 값에 대응하는 길이인 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 사이드 비아는 오목한 형상으로 상기 표면실장부품 모듈의 외곽에 노출되고,
상기 제2 간격(d2)은 상기 오목한 형상에 기반하여 결정되는 길이인 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 제2 간격(d2)은,
상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스(Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 반원형, 정사각형, 사다리꼴 중 적어도 어느 하나를 포함하는 형상의 내접원의 지름(D_c)과, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 제2 간격(d2)은,
상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스(Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 반타원형, 직사각형인 경우 단축의 길이(D_c)와, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 10항에 있어서,
상기 제2 간격(d2)은,
상기 RF선에 연관된 임피던스(Z_RF_line)와, 사이드 비아 임피던스(Z_side_via)와, 상기 기판의 두께(H)와, 상기 다중 기판의 유전율(Er)과, 오목한 형상의 사이드 비아인 경우 상기 오목한 형상의 깊이(D_c)와, 상기 사이드 비아 패드의 직경(D_p)에 의해 결정되는 것을 특징으로 하는 표면실장부품 모듈.
- 제 8항에 있어서,
상기 오픈 영역 중 사이드 비아 패드 주변에 형성되는 영역은,
상기 다중 기판의 최상층 및 최하층에 형성되는 것을 특징으로 하는 표면실장부품 모듈.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150087664A KR20160149882A (ko) | 2015-06-19 | 2015-06-19 | 표면실장부품 모듈 |
US15/737,677 US10736217B2 (en) | 2015-06-19 | 2016-06-15 | Surface mounted device module |
PCT/KR2016/006337 WO2016204504A1 (ko) | 2015-06-19 | 2016-06-15 | 표면실장부품 모듈 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020150087664A KR20160149882A (ko) | 2015-06-19 | 2015-06-19 | 표면실장부품 모듈 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170177793A Division KR102048421B1 (ko) | 2017-12-22 | 2017-12-22 | 표면실장부품 모듈 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20160149882A true KR20160149882A (ko) | 2016-12-28 |
Family
ID=57546019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150087664A KR20160149882A (ko) | 2015-06-19 | 2015-06-19 | 표면실장부품 모듈 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10736217B2 (ko) |
KR (1) | KR20160149882A (ko) |
WO (1) | WO2016204504A1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190043342A (ko) * | 2017-10-18 | 2019-04-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
KR20220134406A (ko) * | 2021-03-26 | 2022-10-05 | 웨스턴 디지털 테크놀로지스, 인코포레이티드 | 갈바닉 효과 감소를 위한 인쇄 회로 보드 트레이스 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109819584B (zh) * | 2019-03-07 | 2021-08-10 | 武汉光迅科技股份有限公司 | 一种多层fpc |
CN111465222A (zh) * | 2020-04-21 | 2020-07-28 | 大连崇达电子有限公司 | 一种改善外层阻抗超公差管控的方法及多层线路板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100739151B1 (ko) | 2006-01-24 | 2007-07-13 | 엘지전자 주식회사 | 표면 실장 소자 실장 방법 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050072881A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 임피던스 정합 비아 홀을 구비하는 다층기판 |
JP4598438B2 (ja) | 2004-06-16 | 2010-12-15 | 大日本印刷株式会社 | 多層配線基板の製造方法 |
JP2006211070A (ja) | 2005-01-26 | 2006-08-10 | Hirose Electric Co Ltd | 多層配線基板 |
JP5123493B2 (ja) * | 2006-05-30 | 2013-01-23 | 新光電気工業株式会社 | 配線基板及び半導体装置 |
KR100910225B1 (ko) | 2006-12-28 | 2009-07-31 | 주식회사 하이닉스반도체 | 반도체 소자의 다층 금속배선 형성방법 |
KR101236796B1 (ko) | 2011-09-07 | 2013-02-25 | 앰코 테크놀로지 코리아 주식회사 | 수직 실장형 반도체 패키지 |
WO2013099286A1 (ja) | 2011-12-28 | 2013-07-04 | パナソニック株式会社 | 多層配線基板 |
US20130293482A1 (en) | 2012-05-04 | 2013-11-07 | Qualcomm Mems Technologies, Inc. | Transparent through-glass via |
KR101512816B1 (ko) | 2012-10-08 | 2015-04-17 | 한국전자통신연구원 | 플렉시블 인쇄회로기판 및 이를 포함하는 광통신 모듈 |
-
2015
- 2015-06-19 KR KR1020150087664A patent/KR20160149882A/ko active Search and Examination
-
2016
- 2016-06-15 US US15/737,677 patent/US10736217B2/en active Active
- 2016-06-15 WO PCT/KR2016/006337 patent/WO2016204504A1/ko active Application Filing
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100739151B1 (ko) | 2006-01-24 | 2007-07-13 | 엘지전자 주식회사 | 표면 실장 소자 실장 방법 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190043342A (ko) * | 2017-10-18 | 2019-04-26 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
KR20220134406A (ko) * | 2021-03-26 | 2022-10-05 | 웨스턴 디지털 테크놀로지스, 인코포레이티드 | 갈바닉 효과 감소를 위한 인쇄 회로 보드 트레이스 |
Also Published As
Publication number | Publication date |
---|---|
US20180199437A1 (en) | 2018-07-12 |
WO2016204504A1 (ko) | 2016-12-22 |
US10736217B2 (en) | 2020-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
KR20160149882A (ko) | 표면실장부품 모듈 | |
EP2927702A1 (en) | Semiconductor device with removable wiring board portion for evaluation and corresponding method of manufacturing | |
US9478472B2 (en) | Substrate components for packaging IC chips and electronic device packages of the same | |
JP6151572B2 (ja) | 電子素子搭載用基板および電子装置 | |
US9343844B2 (en) | Electronic component | |
US9370092B2 (en) | Multilayer wiring board | |
JP5627391B2 (ja) | 多数個取り配線基板 | |
JP5558321B2 (ja) | 多数個取り配線基板 | |
US8049116B2 (en) | Circuit substrate and method for fabricating inductive circuit | |
JP2009266992A (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
KR102048421B1 (ko) | 표면실장부품 모듈 | |
JP2010258189A (ja) | 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法 | |
US9877390B2 (en) | Multilayer substrate and method for manufacturing the same | |
JP6873147B2 (ja) | 3d電子モジュールの小型化チップオンチップ相互接続の方法 | |
US10524353B2 (en) | Circuit board | |
KR20100088336A (ko) | 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이 | |
JP6506132B2 (ja) | 多数個取り配線基板および配線基板 | |
JP5733039B2 (ja) | 回路基板の製造方法 | |
US9084365B2 (en) | Electronic module | |
JP6001464B2 (ja) | 配線基板および電子装置 | |
US20090126857A1 (en) | Manufacturing method of low temperature co-fired ceramics substrate | |
JP2005136172A (ja) | 多数個取り配線基板 | |
JP2011029468A (ja) | 多数個取り配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment |