JP2009266992A - 多数個取り配線基板および配線基板ならびに電子装置 - Google Patents

多数個取り配線基板および配線基板ならびに電子装置 Download PDF

Info

Publication number
JP2009266992A
JP2009266992A JP2008113485A JP2008113485A JP2009266992A JP 2009266992 A JP2009266992 A JP 2009266992A JP 2008113485 A JP2008113485 A JP 2008113485A JP 2008113485 A JP2008113485 A JP 2008113485A JP 2009266992 A JP2009266992 A JP 2009266992A
Authority
JP
Japan
Prior art keywords
wiring board
dividing groove
main surface
depth
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008113485A
Other languages
English (en)
Other versions
JP5052398B2 (ja
Inventor
Sadamu Kajisa
定 加治佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008113485A priority Critical patent/JP5052398B2/ja
Publication of JP2009266992A publication Critical patent/JP2009266992A/ja
Application granted granted Critical
Publication of JP5052398B2 publication Critical patent/JP5052398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 分割溝の深さが不連続に異なる部分を有する多数個取り配線基板を分割する際、配線基板に発生するバリや欠けを低減する。
【解決手段】 本発明の多数個取り配線基板は、複数の配線基板領域1aが縦横に配列された母基板1の一方主面に、配線基板領域1aの境界に分割溝2が形成された多数個取り配線基板において、分割溝2は一方主面からの深さが不連続に異なる部分を有し、分割溝2の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔3が形成されている。バリや欠けの原因となる亀裂の起点である角部が存在しなくなるので、多数個取り配線基板を分割溝2に沿って分割する際、分割溝2の、深さが深い方の底から他方主面側の方向に向かって良好に亀裂を進展させて母基板1を分割することができ、各配線基板に発生するバリや欠けを低減することができる。
【選択図】 図1

Description

本発明は、母基板の中央部に、各々が電子部品を搭載するための配線基板となる複数の配線基板領域が縦横に配列形成され、配線基板領域の境界に分割溝が形成された多数個取り配線基板、およびその多数個取り配線基板を分割して得られた配線基板、ならびにこの配線基板に電子部品が搭載された電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体が配設されることにより形成されている。
このような配線基板は、近年の電子装置の小型化の要求に伴い、その大きさが小さくなっており、複数の配線基板を効率よく製作するために、図8(a)に平面図で示すような、いわゆる多数個取り配線基板を分割することにより作製するということが行なわれている。多数個取り配線基板は、広面積の母基板1の中央部に配線基板となる複数の配線基板領域1aが縦横に配列形成され、各配線基板領域1aを区分する分割溝2(2x,2y)が縦横に形成されたものである。この分割溝2(2x,2y)に沿って母基板1を分割することにより、複数の配線基板が得られる。また、配線基板に効率よく電子部品を搭載するために、多数個取り配線基板の各配線基板領域1aに電子部品を搭載した後に分割することも行なわれている。
このような多数個取り配線基板には、母基板1を分割溝2(2x,2y)に沿って良好に分割しやすくするとともに、その取り扱い時に母基板1全体が不用意に割れてしまうことを抑制するために、例えば、図8(b)に断面図で示すように、分割溝2xの深さを母基板1の端部側から中央部側に向かってステップ状に変化させているものが知られている(特許文献1を参照。)。
特開2004−119490号公報
しかしながら、分割溝2xの深さがステップ状に変化する、すなわち分割溝2xの深さが不連続に異なる部分を有すると、母基板1を分割溝2(2x,2y)に沿って分割する際に、分割溝2xの深さが不連続に異なる部分の、図8(c)に示す、図8(b)のA部を拡大して示す断面図における破線の円で囲まれた、分割溝2xの、深さが深い方の底の端部(角部)を起点とした亀裂が分割溝2xの底から他方主面側の方向以外にも進展し、分割して得られた配線基板に大きなバリや欠けを発生させてしまうという問題点を有していた。配線基板に大きなバリや欠けがあると、配線基板の外縁を基準にして配線基板に電子部品を搭載したり、配線基板に電子部品を搭載した電子装置の外縁を基準にして外部電気回路基板に電子装置を実装したりする際に、その実装位置の精度が低下するという問題点があった。
本発明は、上記従来技術の問題点を鑑み案出されたもので、その目的は、分割溝の深さが不連続に異なる部分を有する多数個取り配線基板を分割する際、配線基板に発生するバリや欠けを低減することができる多数個取り配線基板を提供することにある。
本発明の多数個取り配線基板は、複数の配線基板領域が縦横に配列された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記分割溝は一方主面からの深さが不連続に異なる部分を有し、前記分割溝の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔が形成されていることを特徴とするものである。
また、本発明の多数個取り配線基板は、上記構成において、前記母基板の一方主面における前記分割溝の開口幅は、長さ方向で均一であることを特徴とするものである。
本発明の配線基板は、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであることを特徴とするものである。
本発明の電子装置は、上記構成の配線基板に電子部品が搭載されていることを特徴とする。
本発明の多数個取り配線基板によれば、分割溝の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔が形成されていることから、バリや欠けの原因となる亀裂の起点である角部が存在しなくなるので、多数個取り配線基板を分割溝に沿って分割する際、分割溝の、深さが深い方の底から他方主面側の方向に向かって良好に亀裂を進展させて母基板を分割することができ、各配線基板に発生するバリや欠けを低減することができる。
また、本発明の多数個取り配線基板によれば、上記構成において、母基板の一方主面における分割溝の開口幅が長さ方向で均一であるときには、各配線基板領域の一方主面における外縁が直線になるので、各配線基板領域の外縁を画像認識装置等により良好に認識でき、各配線基板領域への電子部品の搭載を、各配線基板領域の外縁を基準として、位置精度を良好に行なうことが可能な多数個取り配線基板となる。
また、本発明の配線基板によれば、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであることから、配線基板の外縁部には大きなバリや欠けがないので、配線基板の外縁を画像認識装置等により良好に認識でき、配線基板への電子部品の搭載を、配線基板の外縁を基準として、位置精度を良好に行なうことができる配線基板となる。
また、本発明の電子装置によれば、上記構成の配線基板に電子部品が搭載されていることから、電子装置の外縁部には大きなバリや欠けがないので、電子装置の外縁を画像認識装置等により良好に認識でき、外部電気回路基板への電子装置の搭載を、電子装置の外縁を基準として、位置精度を良好に行なうことができる電子装置となる。
本発明の多数個取り配線基板について、添付の図面を参照しつつ説明する。
図1(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図1(b)は、図1(a)のA−A線断面を示す断面図であり、図1(c)は、図1(a)のB−B線断面を示す断面図である。また、図2(a)は、図1(a)のA部を拡大して示す平面図であり、図2(b)は、図1(c)のA部を拡大して示す断面図である。図1および図2において、1は母基板、1aは配線基板領域、2(2x,2y)は分割溝、3は孔である。また、これらの図面では省略しているが、各配線基板領域1aの表面および内部には配線導体が形成されている。
図1(a)に示す例においては、母基板1に縦横に8個ずつ計64個の配線基板領域1aが配列され、各配線基板領域1aの境界には、縦方向の分割溝2yと横方向の分割溝2xとからなる分割溝2が形成されている。分割溝2は、縦方向の分割溝2y、横方向の分割溝2xともに、分割溝2の端部から母基板1の外辺から1つ目の配線基板領域1aまでの領域の母基板1の一方主面からの深さd2が、それよりも内側の領域の深さd1より深いものとなっている。
本発明の多数個取り配線基板は、図1および図2に示す例のように、複数の配線基板領域1aが縦横に配列された母基板1の一方主面に、配線基板領域1の境界に分割溝2が形成された多数個取り配線基板において、分割溝2は一方主面からの深さが不連続に異なる部分を有し、分割溝2の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔3が形成されている。
このような構成としたことから、バリや欠けの原因となる亀裂の起点である角部が存在しなくなるので、多数個取り配線基板を分割溝2に沿って分割する際、分割溝2の、深さが深い方の底から他方主面側の方向に向かって良好に亀裂を進展させて母基板1を分割することができ、各配線基板に発生するバリや欠けを低減することができる。
分割溝2が、一方主面からの深さが不連続に異なる部分を有する例としては、図3および図4に示す例のようなものもある。図3(a)は、本発明の多数個取り配線基板の実施の形態の他の一例を示す平面図であり、図3(b)は、図3(a)のA−A線断面を示す断面図であり、図3(c)は、図3(a)の多数個取り配線基板を分割して得られる配線基板の斜視図である。また、図4(a)は、図3(a)のA部を拡大して示す平面図であり、図4(b)は、図3(b)のA部を拡大して示す断面図である。図3および図4において、1bは母基板を分割して得られる配線基板、4は凹部、4aは切欠き部であり、その他の符号は図1および図2と同じものを示す。
この例は、図3(c)に示す例のような、外辺部に電子部品等を搭載するための切欠き部4aを有する配線基板1bを得るための多数個取り配線基板の例である。このような多数個取り配線基板においては、図3(a)に示す例のように、2つの配線基板領域1a,1aに跨るような凹部4が形成され、2つの配線基板領域1a,1aの境界には、この凹部4を横切るように分割溝2xが形成される。母基板1を分割溝2xに沿って撓折することにより凹部4が2つに分断され、それぞれ配線基板1bの切欠き部4aとなる。このときの分割溝2xの深さが一様である場合は、分割溝2xの深さが凹部4より深いと母基板1が不用意に割れ易く、逆に凹部4よりも浅いと凹部4の底面が境界線に沿って割れないという問題がある。このため、図3(b)に示す例のように、凹部4を横切る部分の深さd2は凹部4より深く、それ以外の部分の深さd1は凹部4より浅い分割溝2xとするとよい。このようにすると、凹部4の底面が良好に分割されるとともに、母基板1が不用意に割れることのない多数個取り配線基板となる。このとき、図3および図4に示す例のように、分割溝2の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔3が形成されていると、バリや欠けの原因となる亀裂の起点である角部が存在しなくなるので、多数個取り配線基板を分割溝2に沿って分割する際、深さが深い方の分割溝の底から他方主面側の方向に向かって良好に亀裂を進展させて母基板1を分割することができ、各配線基板1bに発生するバリや欠けを低減することができる。
また、図1〜図4に示す例のように、本発明の多数個取り配線基板は、上記構成において、母基板1の一方主面における分割溝2の開口幅がその長さ方向で均一であるときには、各配線基板領域1aの一方主面における外縁が直線になることから、各配線基板領域1aの外縁を画像認識装置等により良好に認識でき、各配線基板領域1aへの電子部品の搭載を、各配線基板領域1aの外縁を基準として、位置精度を良好に行なうことが可能な多数個取り配線基板となるので好ましい。
また、本発明の配線基板1bによれば、上記構成の多数個取り配線基板が分割溝2に沿って分割されたものであることから、配線基板1bの外縁部には大きなバリや欠けがないので、配線基板1bの外縁を画像認識装置等により良好に認識でき、配線基板1bへの電子部品の搭載を、配線基板1bの外縁を基準として、位置精度を良好に行なうことができる配線基板1bとなる。
また、本発明の電子装置によれば、上記構成の配線基板1bに電子部品が搭載されていることから、電子装置の外縁部には大きなバリや欠けがないので、電子装置の外縁を画像認識装置等により良好に認識でき、外部電気回路基板への電子装置の搭載を、電子装置の外縁を基準として、位置精度を良好に行なうことができる電子装置となる。
母基板1は、例えば酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラスセラミックス等のセラミック材料から成る電気絶縁性の絶縁基体の中央部に、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成る配線導体が形成された、複数の配線基板領域1aが縦横に配列形成されたものである。
絶縁基体は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法等のシート成形方法を採用してシート状に成形してセラミックグリーンシートを得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じてこれを複数枚積層して生成形体を作製して、約1500〜1800℃の温度で焼成することで、単数あるいは複数の絶縁層からなるものが製作される。
配線導体は、絶縁基体の表面や絶縁層間に配置される配線導体層と、絶縁層を貫通して上下に位置する配線導体層同士を電気的に接続する貫通導体とがある。配線導体層は、母基板1用のセラミックグリーンシートにスクリーン印刷法等の印刷手段により配線導体層用のメタライズペーストを印刷塗布しておき、生成形体とともに焼成することによって形成する。貫通導体は、配線導体を形成するためのメタライズペーストの印刷塗布に先立って母基板1用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段により充填しておき、生成形体とともに焼成することによって形成する。メタライズペーストは、主成分の金属粉末に有機バインダー,有機溶剤,必要に応じて分散剤等を加えてボールミル,三本ロールミル,プラネタリーミキサー等の混練手段により混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の母基板との接合強度を高めたりするためにガラスやセラミックスの粉末を添加してもよい。貫通導体用のメタライズペーストは、有機バインダーや有機溶剤の種類や添加量により、充填に適した、一般的に配線導体層用のメタライズペーストよりも高い粘度に調整される。
なお、配線導体の露出する表面には、必要に応じて、ニッケル,金等の耐蝕性に優れる金属が被着される。これにより、配線導体が腐食することを効果的に抑制することができるとともに、配線導体と電子部品との固着、配線導体とボンディングワイヤとの接合、および配線導体と外部電気回路基板の配線導体との接合を強固にすることができる。また、例えば、配線導体3の露出する表面には、厚さ1〜10μm程度のニッケルめっき層と厚さ0.1〜3μm程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
分割溝2は一方主面からの深さが不連続に異なる部分を有しているが、分割溝2の深さが不連続に異なるとは、ある領域において分割溝2の深さが大きく変化することを示す。図1〜図4に示す例のように、1つの分割溝2において、深さd1の溝と、深さd1よりも深い深さd2の溝とが、分割溝2の長さ方向で隣接しているものである。図1〜図4に示す例では、分割溝2は2つの深さしか有していないが、それ以上の数の深さを有していてもよい。
分割溝2は、母基板1の一方主面の各配線基板領域1a境界に形成されている。分割溝2は、図1〜図4に示す例のように、縦断面形状がV字型のものである。このようにすると、母基板1を撓ませて分割溝2に沿って破断する際に、分割溝2の底部が応力の集中しやすい形状であるので、その破断が容易かつ正確となる。
分割溝2の深さは、1つの分割溝2における深さの深い(d2)部分の長さと深さの浅い(d1)部分の長さとの割合によらず、深さの深い(d2)部分は母基板1の厚みの55〜75%程度、深さの浅い(d1)部分は母基板1の厚みの45〜65%程度で、分割溝2の長さ方向における平均の深さが、母基板1の厚みの50〜70%程度であれば、良好に分割されるとともに、母基板1が不用意に割れることのない多数個取り配線基板となる。
また、図3および図4に示す例のように、分割溝2が凹部4を横切るような場合は、凹部4を横切る部分の分割溝の深さd2は、凹部4の底部の厚み(凹部4の底面と母基板1の他方主面との間の厚み)の50〜70%程度に形成され、それ以外の部分の分割溝2の深さd1は、母基板1の厚みの50〜70%程度に形成される。
母基板1の一方主面における分割溝2の開口幅は、0.05〜1.0mm程度であると、良好に分割することができ、各配線基板領域1aが小さくならず、分割溝2の形成時に配線基板領域1aが大きく変形することがないので好ましい。
凹部4が形成されている場合の、分割溝2xの深さの深い部分の長さは、凹部4の大きさに応じたものとなる。凹部4の底面の下方にバリや欠けが発生することなく良好に分割されるには、分割溝2xの深さの深い部分の長さは、図3および図4に示す例のように凹部4の長さより長いか、図5に示す例のように凹部4の長さと同じで、凹部4の底面に分割溝2xが形成されるのが好ましい。図5(a)は本発明の多数個取り配線基板の実施の形態の要部の一例を示す平面図であり、図5(b)は、図5(a)のA−A線断面を示す断面図である。
また、母基板1は、複数の配線基板領域1aが縦横に配列された中央部の外周部に、ダミー領域を有することが好ましい。ダミー領域は、多数個取り配線基板の製造や搬送を容易とするための領域であり、このダミー領域を用いて母基板1となる生成形体や多数個取り配線基板の加工時や搬送時の位置決め、固定等を行なうことができる。また、分割溝2の両端部が、最外周に配列される配線基板領域1aと母基板1となる生成形体の外周部との間のダミー領域に位置するように形成しておくと、母基板1の搬送時等に外部から加わる力により母基板1が不用意に割れてしまうことを防止することができるので好ましい。複数の配線基板領域1a間にもダミー領域を設けても構わない。この場合は、配線基板領域1aとダミー領域との間に分割溝2が形成される。
図6(a)〜(c)は、本発明の多数個取り配線基板を製造する工程の一例を示す断面図である。図6において、1’は母基板1となる生成形体、2’(2x’,2y’)は分割溝2(2x,2y)となる、生成形体1’に形成された切り込み、3’は孔3となる、生成形体1’に形成された孔、4’は凹部4となる、生成形体1’に形成された凹部、5はカッター刃である。図6は、図4に示す例のような、本発明の多数個取り配線基板を製造する工程のうち、生成形体1’に分割溝2(2x,2y)となる切り込み2’(2x’,2y’)を形成する工程を示すものである。また、図7は、図6に示すカッター刃5の一例を示す斜視図である。
分割溝2は、例えば、以下のようにして形成する。まず、図6(a)に示す例のように、カッター刃5や金型を母基板1となる生成形体1’に押し付けて分割溝2となる切込み2’を形成する。このときのカッター刃5や金型は、図7に示す例のような、断面がV字状の刃先を有するものである。図6(a)に示した例では、2つの深さd1,d2を有する分割溝2xの形状に対応した、2つの高さの刃を有するカッター刃5を用いている。これにより、図6(b)に示すように、焼成後に深さd1となる深さd1’と焼成後に深さd2となる深さd2’の2つの異なる深さの切込みを同時に形成することができる。また、異なる深さd1’,d2’の切り込み2’を別々に形成してもよいが、図6(a)に示す例のような、2つの高さの刃を有するカッター刃5を用いると、分割溝2の異なる深さd1,d2の部分それぞれの長さの精度を容易に高くすることができる。次いで、図6(c)に示す例のように、先に形成した切り込み2x’と直交する切り込み2y’を形成することにより、焼成した後に配線基板領域1aの境界に分割溝2が形成された多数個取り配線基板を得ることができる。図6においては、生成形体1’の凹部4’に重なる分割溝2xとなる切り込み2x’を先に形成しているが、これを後に形成しても構わないし、直交する切り込み2x’,2y’の両方を同時に形成できる金型を用いてもよい。
また、図6に示す例のように、生成形体1’の凹部4’に重なる切り込み2x’を形成するための、カッター刃5の高さの高い部分の長さが生成形体1’の凹部4’の長さより長いと、切り込み2x’を形成する際の、カッター刃5と生成形体1’の凹部4’との位置ずれを吸収し、生成形体1’の凹部4’の底面に確実に分割溝2xを形成することができるのでより好ましい。位置ずれを吸収するには、切り込み2x’に沿った方向の生成形体1’の凹部4’の長さより、カッター刃5の高さの高い部分の長さを0.1mm〜1mm程度長くするとよい。
また、母基板1の一方主面における開口幅がその長さ方向で均一であるような分割溝2を形成するには、例えば、図7に示すようなカッター刃5を用いればよい。このカッター刃5は、生成形体1’に押し込まれる断面形状が三角形の刃先部分は、異なる切り込み深さd1’,d2’に合わせた、異なる高さd1’,d2’を有しているが、その根元部分の幅は同一となっている。
孔3の深さは、少なくとも深さが深い方の溝の底から他方主面に至るものであればよいが、図5に示す例のように、母基板1の一方主面側から他方主面側に至る、母基板1を貫通するものであっても構わない。孔3を有さない場合に、バリや欠けの原因となる亀裂の起点である、深さが深い方の溝の底の端部(角部)に空間が形成されるようなものであればよい。
孔3の横断面形状は、円形状,楕円形状,四角形状または八角形状等の多角形状等、特に制限はないが、孔3の角部が起点となる割れが発生しないように、円形や楕円形あるいは多角形であれば角が丸まった形状が好ましい。
孔3平面視の大きさは、図2に示す例のように分割溝2の開口幅より小さくてもよいし、図4に示す例のように分割溝2の開口幅と同等であってもよいし、あるいは図5に示す例のように分割溝2の開口幅より大きくてもよい。配線基板領域1aの一方主面における外縁を直線にするには、孔3平面視の大きさは分割溝2の開口幅以下で、平面視で分割溝2の開口幅内に位置するのが好ましい。
孔3を形成するには、母基板1用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により孔3用の貫通孔を形成しておいて積層し、他方主面に開口した孔3’を有する生成形体1’を作製すればよい。孔3が母基板1を貫通する場合は、セラミックグリーンシートに孔3用の貫通孔を形成せずに生成形体1’を作製した後に、金型による打ち抜き加工等により孔3’を形成することもできる。この場合は、生成形体1’に切り込み2’を形成する前に孔3’を形成しておくと、孔3’の打ち抜き加工時の圧力等により切り込み2’が狭くなることがないので好ましい。また、孔3’が生成形体1’を貫通している場合、生成形体1’の一方主面側に形成された孔3’の開口を基準として切り込み2’を形成することができ、分割溝2と孔3との位置合わせを精度よく行なうことができる。
凹部4は、そこに搭載される電子部品等の大きさや数量に応じた大きさとすればよい。また、図3に示す例は、1つの配線基板1bの対向する1対の外辺に切欠き部4aを有する場合であるが、必要とされる切欠き部4aの数、位置、および形状に応じた凹部4とすればよい。凹部4の内面には、電子部品の端子が接続される配線導体を有する。
凹部4は、母基板1用のセラミックグリーンシートのいくつかに凹部4用の貫通孔を金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により形成しておいて積層し、一方主面に開口した凹部4’を有する生成形体1’を作製すればよい。
母基板1の各配線基板領域1aには、切欠き部4aとなる凹部4とは別の、分割溝2と交わらない位置に、電子部品を収納するための凹部、いわゆるキャビティを設けてもよい。母基板1の一方主面の各キャビティの周囲には、蓋体を接合するためのシールリングを配線導体と同様の方法で形成してもよい。
このような多数個取り配線基板を分割溝2に沿って分割することにより複数の配線基板1bが作製され、配線基板1b上に電子部品を搭載することにより電子装置が作製される。多数個取り配線基板の各配線基板領域1aにそれぞれ電子部品を搭載した後に、分割溝2に沿って分割することで電子装置を作製してもよい。
配線基板1b上に搭載される電子部品は、ICチップやLSIチップ等の半導体素子、水晶振動子や圧電振動子等の圧電素子、各種センサ等である。
電子部品の搭載は、例えば、電子部品がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂(異方性導電樹脂等)を介して、半導体素子の電極と配線導体とを電気的に接続することにより行なわれる。あるいは、例えば、電子部品がワイヤボンディング型の半導体素子である場合には、ガラス、樹脂、ろう材等の接合材により固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体とを電気的に接続することにより行なわれる。また、例えば、電子部品が水晶振動子等の圧電素子である場合には、導電性樹脂により圧電素子の固定と圧電素子の電極と配線導体との電気的な接続を行なう。また、必要に応じて、電子部品の周囲や切欠き部4a内に抵抗素子や容量素子等の小型の電子部品を搭載してもよい。
そして、電子部品は、必要に応じて封止される。封止は、エポキシ樹脂等の封止樹脂で電子部品を覆ったり、電子部品を覆うようにして載置した樹脂や金属やセラミックスからなる蓋体をガラス,樹脂,ろう材等の接着剤により配線基板に接合したりすればよい。
なお、本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、より良好に分割するために、母基板1の他方主面側にも分割溝2を形成しておいても構わない。また、孔3の内側面に配線導体を形成して、いわゆるキャスタレーション導体としても構わない。
(a)は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線断面を示す断面図であり、(c)は(a)のB−B線断面を示す断面図である。 (a)は図1(a)のA部を拡大して示す平面図であり、(b)は図1(c)のA部を拡大して示す断面図である。 (a)は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線断面を示す断面図であり、(c)は(a)の多数個取り配線基板を分割して得られる配線基板の斜視図である。 (a)は図1(a)のA部を拡大して示す平面図であり、(b)は図3(b)のA部を拡大して示す断面図である。 (a)は本発明の多数個取り配線基板の実施の形態の要部の一例を示す平面図であり、(b)は、(a)のA−A線断面を示す断面図である。 (a)〜(c)は、それぞれ本発明の多数個取り配線基板を製造する工程の一例を示す断面図である。 本発明の多数個取り配線基板を製造する際に用いられるカッター刃の一例を示す斜視図である。 (a)は従来の多数個取り配線基板の形態の一例を示す平面図であり、(b)は(a)のA−A線断面を示す断面図であり、(c)は(b)のA部を拡大した断面図である。
符号の説明
1・・・・母基板
1a・・・配線基板領域
1b・・・配線基板
2・・・・分割溝
3・・・・孔
4・・・・凹部
4a・・・・切欠き部
5・・・・カッター刃

Claims (4)

  1. 複数の配線基板領域が縦横に配列された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記分割溝は一方主面からの深さが不連続に異なる部分を有し、前記分割溝の深さが不連続に異なる部分に、深さが深い方の溝の底の端部から他方主面に至る孔が形成されていることを特徴とする多数個取り配線基板。
  2. 前記母基板の一方主面における前記分割溝の開口幅は、長さ方向で均一であることを特徴とする請求項1記載の多数個取り配線基板。
  3. 請求項1または請求項2に記載の多数個取り配線基板が前記分割溝に沿って分割されたものであることを特徴とする配線基板。
  4. 請求項3に記載の配線基板に電子部品が搭載されていることを特徴とする電子装置。
JP2008113485A 2008-04-24 2008-04-24 多数個取り配線基板および配線基板ならびに電子装置 Expired - Fee Related JP5052398B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008113485A JP5052398B2 (ja) 2008-04-24 2008-04-24 多数個取り配線基板および配線基板ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008113485A JP5052398B2 (ja) 2008-04-24 2008-04-24 多数個取り配線基板および配線基板ならびに電子装置

Publications (2)

Publication Number Publication Date
JP2009266992A true JP2009266992A (ja) 2009-11-12
JP5052398B2 JP5052398B2 (ja) 2012-10-17

Family

ID=41392478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008113485A Expired - Fee Related JP5052398B2 (ja) 2008-04-24 2008-04-24 多数個取り配線基板および配線基板ならびに電子装置

Country Status (1)

Country Link
JP (1) JP5052398B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064780A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 多数個取り配線基板
WO2012144115A1 (ja) 2011-04-19 2012-10-26 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
WO2012157152A1 (ja) 2011-05-19 2012-11-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP2013157432A (ja) * 2012-01-30 2013-08-15 Seiko Epson Corp 基板集合体、電子デバイス、及び基板集合体の製造方法
CN110785025A (zh) * 2019-11-08 2020-02-11 生益电子股份有限公司 一种pcb的制作方法和pcb

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076531A (ja) * 2000-08-24 2002-03-15 Kyocera Corp セラミック配列基板
JP2004343072A (ja) * 2003-04-23 2004-12-02 Kyocera Corp 多数個取り配線基板
JP2006100449A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 多数個取り配線基板、電子部品収納用パッケージおよび電子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076531A (ja) * 2000-08-24 2002-03-15 Kyocera Corp セラミック配列基板
JP2004343072A (ja) * 2003-04-23 2004-12-02 Kyocera Corp 多数個取り配線基板
JP2006100449A (ja) * 2004-09-28 2006-04-13 Kyocera Corp 多数個取り配線基板、電子部品収納用パッケージおよび電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012064780A (ja) * 2010-09-16 2012-03-29 Kyocera Corp 多数個取り配線基板
WO2012144115A1 (ja) 2011-04-19 2012-10-26 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
US9232643B2 (en) 2011-04-19 2016-01-05 Ngk Spark Plug Co., Ltd. Ceramic wiring board, multi-piece ceramic wiring board, and method for producing same
WO2012157152A1 (ja) 2011-05-19 2012-11-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
US8952269B2 (en) 2011-05-19 2015-02-10 Ngk Spark Plug Co., Ltd. Wiring substrate, multi-piece wiring substrate array, and manufacturing method therefor
JP2013157432A (ja) * 2012-01-30 2013-08-15 Seiko Epson Corp 基板集合体、電子デバイス、及び基板集合体の製造方法
CN110785025A (zh) * 2019-11-08 2020-02-11 生益电子股份有限公司 一种pcb的制作方法和pcb

Also Published As

Publication number Publication date
JP5052398B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5052398B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP6517942B2 (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5697467B2 (ja) 多数個取り配線基板
JP5574804B2 (ja) 多数個取り配線基板
JP2007318035A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP5743779B2 (ja) 多数個取り配線基板および電子装置
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2004343072A (ja) 多数個取り配線基板
JP4812516B2 (ja) 複数個取り配線基板
JP5574848B2 (ja) 多数個取り配線基板
JP2006128363A (ja) 多数個取り配線基板および電子装置
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP4646825B2 (ja) 多数個取り配線基板
JP2007043061A (ja) 多数個取り配線基板
JP5511603B2 (ja) 多数個取り配線基板
JP2005136172A (ja) 多数個取り配線基板
JP2006041310A (ja) 多数個取り配線基板
JP6130278B2 (ja) 多数個取り配線基板
JP5679827B2 (ja) 配線基板および多数個取り配線基板
JP2006013259A (ja) 多数個取り配線基板
JP2004288932A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees