JP2006013259A - 多数個取り配線基板 - Google Patents

多数個取り配線基板 Download PDF

Info

Publication number
JP2006013259A
JP2006013259A JP2004190465A JP2004190465A JP2006013259A JP 2006013259 A JP2006013259 A JP 2006013259A JP 2004190465 A JP2004190465 A JP 2004190465A JP 2004190465 A JP2004190465 A JP 2004190465A JP 2006013259 A JP2006013259 A JP 2006013259A
Authority
JP
Japan
Prior art keywords
ceramic mother
main surface
ceramic
mother board
mother substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004190465A
Other languages
English (en)
Inventor
Shuhei Yamashita
修平 山下
Toshiyuki Chitose
敏幸 千歳
Yosuke Moriyama
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004190465A priority Critical patent/JP2006013259A/ja
Publication of JP2006013259A publication Critical patent/JP2006013259A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 外部から力が加わっても、セラミック母基板に不用意に割れが発生することがなく、大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することが可能な多数個取りセラミック母基板を提供すること。
【解決手段】 多数個取り配線基板は、セラミック母基板1の両主面に、セラミック母基板1を複数の区画に区分する分割溝2a,2bがセラミック母基板の外周から離間して形成されているとともに、分割溝2a,2bの両端と外周との間の部位に、非貫通穴4a,4bが互いに上下に重ならないように分割溝2a,2bと連通して形成されており、分割溝2a,2bは、セラミック母基板1の一方の主面に形成された分割溝2aが他方の主面に形成された分割溝2bよりも長さが長く、深さが浅くなっており、非貫通穴4a,4bは、一方の主面に形成された非貫通穴4aが他方の主面に形成された非貫通穴4bよりも深さが浅くなっている。
【選択図】 図1

Description

本発明は、半導体素子や抵抗、コンデンサ等の電子素子が搭載される小型のセラミック基板を多数個集約的に製作するようになした多数個取り配線基板に関するものである。
近時、半導体素子や抵抗、コンデンサ等の電子素子が搭載されるセラミック基板は電子機器の小型化、薄型化に伴ってその形状が極めて小型なものとなってきている。そのため、この小型のセラミック基板に半導体素子や抵抗等の電子部品を搭載する場合、小型のセラミック基板はその形状が小型で取扱い難いため、通常は小型のセラミック基板を多数個集約させた状態、即ち、多数個取りセラミック基板と成した状態で各小型のセラミック基板上に半導体素子等を搭載するようになしている。
なお、多数個取りセラミック基板は大型のセラミック母基板の少なくとも一方の主面に幅および深さが一定の分割溝を、その端部がセラミック母基板の外周より内側となるようにして形成し、この分割溝によって大型のセラミック母基板を所望とする大きさの複数個の区画に区分したものであり、各区画には半導体素子等の電子素子の電極が接続されるメタライズ配線層が被着形成されており、半導体素子や抵抗等の電子素子をその電極が上記メタライズ配線層に接続されるようにして搭載した後、大型のセラミック母基板を上記分割溝に沿って撓折し、それによって半導体素子や抵抗等の電子素子が搭載された個々の小型配線基板が一度に多数個得られるようにしたものである。
また、このような多数個取りセラミック基板は、セラミック母基板用のセラミックグリーンシートを準備するとともに、このセラミックグリーンシートの少なくとも一方の主面にカッター刃や金型等により幅および深さが一定の分割溝用の切り込みを各区画を区分するように入れ、それを高温で焼成することによって製作されている。
しかしながら、大型のセラミック母基板を分割溝によって複数の区画に区分して成る従来の多数個取りセラミック基板は、その分割溝が同じ幅で形成されており、そのため分割溝内の側面と端面との間に直角の角が形成された状態となっていた。そして、このセラミック母基板に例えば搬送時や電子素子を搭載する際等に外部から力が加わると、その力が分割溝内の側面と端面との間に形成された直角の角に集中して作用し、その角部を起点としてセラミック母基板に不用意に割れが発生し、その結果、大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載するのが不可能となるという問題点を有していた。
そこで、このようなセラミック母基板の不用意な割れを防止するために、図4に多数個取り配線基板の上面図で示すような分割溝12の端部に分割溝12よりも幅が広くかつ分割溝12より深さの深い穴14が分割溝12と連通して形成されているものが提案されている。この図において、11はセラミック母基板、13はメタライズ配線層を示している。
また、セラミック母基板11の厚みが厚い場合においては、セラミック母基板を良好に分割することができるように、セラミック母基板11の両主面に分割溝12を形成しておくという方法が行われている。
特開2003−273274号公報
しかしながら、セラミック母基板11の両主面に分割溝12を形成する際に、上記特許文献のようにセラミック母基板11に形成された穴14を上下に重ねて連通させて貫通穴として形成しておき、セラミック母基板14の両主面より分割溝12を形成すると、セラミック母基板11が強度を保持できずに、搬送時や電子素子を搭載する際等に外部から力が加わるとセラミック母基板11が不用意に割れるという問題点を有していた。
また、セラミック母基板11の両主面の同位置に穴14を非貫通穴として形成したとしても、上下に重なった非貫通穴の間のセラミック母基板11の厚みが薄いものとなり、非貫通穴の底面がひずんだり、割れやすいとともに、セラミック母基板11が強度を保持できずに、搬送時や電子素子を搭載する際等に外部から力が加わるとセラミック母基板11が不用意に割れるという問題点を有していた。
従って、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、搬送時や電子素子を搭載する際等に外部から力が加わっても、セラミック母基板に不用意に割れが発生することがなく、それにより大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することが可能な多数個取りセラミック母基板を提供することにある。
本発明の多数個取り配線基板は、平板状のセラミック母基板の両主面に、前記セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに、前記セラミック母基板の両主面の前記分割溝の両端と前記外周との間の部位に、前記分割溝より幅が広くかつ前記分割溝より深さの深い非貫通穴が互いに上下に重ならないように前記分割溝と連通して形成されており、前記分割溝は、前記セラミック母基板の一方の主面に形成されたものが他方の主面に形成されたものよりも長さが長く、深さが浅くなっており、前記非貫通穴は、前記一方の主面に形成されたものが前記他方の主面に形成されたものよりも深さが浅いことを特徴とする。
また、本発明の多数個取り配線基板は、好ましくは、前記非貫通穴は、前記一方の主面に形成された一つの深さと前記他方の主面に形成された一つの深さとの合計が、前記セラミック母基板の厚みよりも小さいことを特徴とする。
また、本発明の多数個取り配線基板は、好ましくは、前記非貫通穴は、前記他方の主面に形成されているものの開口面積が前記一方の主面に形成されているものの開口面積よりも大きいことを特徴とする。
本発明の多数個取り配線基板によれば、平板状のセラミック母基板の両主面に、セラミック母基板を複数の区画に区分する分割溝がセラミック母基板の外周から離間して形成されているとともに、セラミック母基板の両主面の分割溝の両端と外周との間の部位に、分割溝より幅が広くかつ分割溝より深さの深い非貫通穴が互いに上下に重ならないように分割溝と連通して形成されていることから、分割溝の端部を起点としてセラミック母基板に不用意に割れが発生することを有効に防止することができるとともに、非貫通穴の形成領域においてセラミック母基板の強度が大きく低下することがない。
また、分割溝は、セラミック母基板の一方の主面に形成されたものが他方の主面に形成されたものよりも長さが長く、深さが浅くなっているので、セラミック母基板の生成形体に分割溝を形成する際、応力の加わりやすい長さの長い分割溝の深さを浅くすることによって最大応力を緩和させ、セラミック母基板が不用意に割れるのを低減することができる。
また、一方の主面に形成された非貫通穴が長さの長い分割溝の端部に形成されることによって非貫通穴とセラミック母基板の外周との間の距離が小さくなるものの、この一方の主面に形成された非貫通穴を他方の主面に形成されたものよりも深さが浅くなるようにすることにより、セラミック母基板の強度が低下するのを抑制して、不用意にセラミック母基板が割れるのを抑制するとともに、セラミック母基板の外周部の非貫通穴周辺に変形等が発生するのを抑制することができる。
また、非貫通穴は、好ましくは、一方の主面に形成された一つの深さと他方の主面に形成された一つの深さとの合計がセラミック母基板の厚みよりも小さいことから、両主面に形成された非貫通穴同士の間のセラミック母基板の強度が低下するのを有効に防止することができ、セラミック母基板の生成形体を積層して形成する際に、両主面の非貫通穴間にてひずみが生じたり、両主面に形成された非貫通穴間にクラックが発生したりするのを低減することができる。
また、非貫通穴は、好ましくは、他方の主面に形成されているものの開口面積が前記一方の主面に形成されているものの開口面積よりも大きいことから、セラミック母基板の生成形体に分割溝を深く形成する際に、分割溝を深く形成することで非貫通穴に加わる応力が大きくなりやすくなるのを、非貫通穴を大きくして非貫通穴に加わる応力を良好に分散することができる。その結果、セラミック母基板に不用意に割れが発生するのを抑制することができる。また、一方の主面に形成されている非貫通穴よりも内側に形成されているので、開口面積が大きな非貫通穴とセラミック母基板の外周部との距離を大きくすることでセラミック母基板の強度の低下を抑制でき、非貫通穴とセラミック母基板の外周との間にクラック等が発生するのを抑制できる。
次に本発明を添付の図面に基づき詳細に説明する。図1は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図2は図1の多数個取り配線基板のX−X’線における断面図である。これらの図において、1はセラミック母基板、2a,2bは分割溝、3はメタライズ配線層、4a,4bは非貫通穴である。
セラミック母基板1は、例えば酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラス−セラミックス等の電気絶縁性のセラミック材料から成り、小型の配線基板を多数個同時集約的に製作するための母材として機能する。そして、各小型の配線基板の上面に半導体素子や抵抗、コンデンサ等の電子素子が搭載される。
なお、セラミック母基板1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法を採用してシート状に成形してセラミックグリーンシートを得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温(約1500〜1800℃)で焼成することによって製作される。
また、セラミック母基板1は、その両主面にセラミック母基板1を複数の区画に区分するための分割溝2a,2bが格子状に形成されており、分割溝2a,2bで区分された各区画の上面や下面にはメタライズ配線層3が被着されている。メタライズ配線層3は、小型の配線基板に搭載される電子素子を外部電気回路基板に電気的に接続するための導電路として機能し、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、セラミック母基板1用のセラミックグリーンシートにスクリーン印刷法によりメタライズ配線層3用のメタライズペーストを印刷塗布しておくとともにこれをセラミック母基板1用のセラミックグリーンシートとともに焼成することによって各区画の上面や下面に被着形成される。そして、各区画に電子素子をその電極がメタライズ配線層3に電気的に接続されるようにして搭載するとともに、セラミック母基板1を分割溝2a,2bに沿って撓折することによって、多数個の電子装置が同時集約的に製作される。
セラミック母基板1の両主面に形成された分割溝2a,2bは、セラミック母基板1を所望とする小型の配線基板の形状に対応した大きさの複数の区画に区分するとともに各区画に電子素子を搭載した後、セラミック母基板1を撓折して多数個の小型配線基板となす際、その撓折を容易かつ正確とする作用をなし、その両端がセラミック母基板1の外周から離間するようにして形成されている。
分割溝2a,2bは、その幅が0.1〜1mm程度であり、その深さは0.05〜1mm程度である。なお、このような分割溝2a,2bは、断面がV字状の刃先を有するカッター刃や金型をセラミック母基板1用のセラミックグリーンシートに押し付けて切り込みを入れることによってセラミック母基板1の両主面に格子状に形成される。なお、分割溝2a,2bを深く形成しすぎていると、分割溝2a,2b間にクラック等が不用意に発生しやすくなるので、分割溝2a,2bの間のセラミック母基板1の厚みは、セラミック母基板1全体の厚みの25%以上残るようにしているのが好ましい。
そして、本発明の多数個取り配線基板においては、平板状のセラミック母基板1の両主面に、セラミック母基板1を複数の区画に区分する分割溝2a,2bがセラミック母基板1の外周から離間して形成されているとともに、セラミック母基板の両主面の分割溝2a,2bの両端と外周との間の部位に、分割溝2a,2bより幅が広くかつ分割溝2a,2bより深さの深い非貫通穴4a,4bが互いに上下に重ならないように分割溝と連通して形成されており、分割溝2a,2bは、セラミック母基板1の一方の主面に形成された分割溝2bが他方の主面に形成された分割溝2aよりも長さが長く、深さが浅くなっており、非貫通穴4a,4bは、一方の主面に形成された非貫通穴4bが他方の主面に形成された非貫通穴4aよりも深さが浅くなっている。
この非貫通穴4は、セラミック母基板1に搬送時や電子素子を搭載する際等に外部から力が加わった場合に、分割溝2の両端に加わる応力を緩和分散させる作用をなし、このように分割溝2a,2bの両端と外周との間の部位に、分割溝2a,2bより幅が広くかつ分割溝より深さの深い非貫通穴4a,4bが互いに上下に重ならないように分割溝2a,2bと連通して形成されていることから、セラミック母基板1に搬送時や電子素子を搭載する際等に外部から力が加わったとしても、その力は、分割溝2a,2bと連通して形成されている非貫通穴4a,4bで良好に分散されて、分割溝2a,2bの端部を起点としてセラミック母基板1に不用意に割れることを有効に防止することができるとともに、非貫通穴4a,4bの形成領域においてセラミック母基板1の強度が大きく低下することがない。
また、セラミック母基板1の生成形体に分割溝2a,2bを形成する際に、分割溝2bは、他方の主面側の分割溝2aよりも長く形成するので応力が大きくかかりやすくなる。そこで、セラミック母基板1の一方の主面に形成された分割溝2bを他方の主面に形成された分割溝2aよりも長さが長く、深さが浅くなるようにすることにより、セラミック母基板1の生成形体に分割溝2a,2bを形成する際、応力の加わりやすい長さの長い分割溝2bの深さを浅くすることによって最大応力を緩和させ、セラミック母基板1が不用意に割れるのを低減することができる。
また、一方の主面に形成された非貫通穴4aが長さの長い分割溝2aの端部に形成されることによって非貫通穴4aとセラミック母基板1の外周との間の距離が小さくなるものの、この一方の主面に形成された非貫通穴4aを他方の主面に形成された非貫通穴4bよりも深さが浅くなるようにすることにより、セラミック母基板1の強度が低下するのを抑制して、不用意にセラミック母基板1が割れるのを抑制するとともに、セラミック母基板1の外周部の非貫通穴4a周辺に変形等が発生するのを抑制することができる。
従って、本発明の多数個取りセラミック基板によれば、セラミック母基板1の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載するのが可能となる。
なお、非貫通穴4aと非貫通穴4bとは、平面視において、0.2mm以上間隔を空けて重なり合わないように形成されているのが好ましく、両主面の非貫通穴4a,4b間のセラミック母基板1の強度を保持して、非貫通穴4a,4b間にクラックが発生するのを低減することができる。
また、このような非貫通穴4a,4bは、分割溝2a,2bの両端に加わる応力を良好に分散させるためには円形状であることが好ましく、その幅は分割溝2a,2bの幅の2倍以上であることが好ましい。また、このような非貫通穴4a,4bは、セラミック母基板1用のセラミックグリーンシートのいくつかに非貫通穴4a,4b用の円形状の貫通孔を打ち抜いておくことによって分割溝2の両端とセラミック母基板1の外周との間に分割溝2と連通するように形成される。
また、セラミック母基板1用のセラミックグリーンシートに金型等により押圧することで、非貫通穴4a,4b用となる円形状の凹部を形成しておいても良い。
かくして本発明の多数個取り配線基板によれば、分割溝2a,2bによって区分された各区画に半導体素子や抵抗等の電子素子を例えば自動機等を使用して搭載した後、分割溝2a,2bに沿って撓折され、これによって製品としての小型配線基板の個々に分離される。
また、非貫通穴4a,4bは、一方の主面に形成された一つの深さと他方の主面に形成された一つの深さとの合計が、セラミック母基板1の厚みよりも小さいことが好ましい。これにより、両主面に形成された非貫通穴4a,4b同士の間のセラミック母基板1の強度が低下するのを有効に防止することができ、セラミック母基板1の生成形体を積層して形成する際に、両主面の非貫通穴4a,4b間にてひずみが生じたり、両主面に形成された非貫通穴4a,4b間にクラックが発生したりするのを低減することができる。
また、図3に多数個取り配線基板の断面図で示すように、非貫通穴4a,4bは、他方の主面に形成されている非貫通穴4bの開口面積が一方の主面に形成されている非貫通穴4aの開口面積よりも大きくなっていることが好ましい。これにより、セラミック母基板1の生成形体に分割溝2bを深く形成する際に、分割溝2bを深く形成することで非貫通穴に加わる応力が大きくなりやすくなるのを、非貫通穴4bを大きくして非貫通穴4bに加わる応力を良好に分散することができる。その結果、セラミック母基板1に不用意に割れが発生するのを抑制することができる。また、一方の主面に形成されている非貫通穴4aよりも内側に形成されているので、開口面積が大きな非貫通穴4bとセラミック母基板1の外周部との距離を大きくすることでセラミック母基板1の強度の低下を抑制でき、非貫通穴4bとセラミック母基板1の外周との間にクラック等が発生するのを抑制できる。
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、上述の実施の形態例では非貫通穴4a,4bは円形状としたが、非貫通穴4a,4bは四角形状としてもよく、その他の形状であってもよいし、非貫通穴4a,4bがそれぞれ異なる形状であっても良い。
本発明の多数個取り配線基板の実施の形態の一例を示す平面図である。 図1に示す多数個取り配線基板のX−X’線における断面図である。 本発明の多数個取り配線基板の実施の形態の他の一例を示す断面図である。 従来の多数個取り配線基板の平面図である。
符号の説明
1・・・セラミック母基板
2a,2b・・・分割溝
4a,4b・・・非貫通穴

Claims (3)

  1. 平板状のセラミック母基板の両主面に、前記セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに、前記セラミック母基板の両主面の前記分割溝の両端と前記外周との間の部位に、前記分割溝より幅が広くかつ前記分割溝より深さの深い非貫通穴が互いに上下に重ならないように前記分割溝と連通して形成されており、前記分割溝は、前記セラミック母基板の一方の主面に形成されたものが他方の主面に形成されたものよりも長さが長く、深さが浅くなっており、前記非貫通穴は、前記一方の主面に形成されたものが前記他方の主面に形成されたものよりも深さが浅いことを特徴とする多数個取り配線基板。
  2. 前記非貫通穴は、前記一方の主面に形成された一つの深さと前記他方の主面に形成された一つの深さとの合計が、前記セラミック母基板の厚みよりも小さいことを特徴とする請求項1記載の多数個取り配線基板。
  3. 前記非貫通穴は、前記他方の主面に形成されているものの開口面積が前記一方の主面に形成されているものの開口面積よりも大きいことを特徴とする請求項1または請求項2記載の多数個取り配線基板。
JP2004190465A 2004-06-28 2004-06-28 多数個取り配線基板 Pending JP2006013259A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004190465A JP2006013259A (ja) 2004-06-28 2004-06-28 多数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004190465A JP2006013259A (ja) 2004-06-28 2004-06-28 多数個取り配線基板

Publications (1)

Publication Number Publication Date
JP2006013259A true JP2006013259A (ja) 2006-01-12

Family

ID=35780117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004190465A Pending JP2006013259A (ja) 2004-06-28 2004-06-28 多数個取り配線基板

Country Status (1)

Country Link
JP (1) JP2006013259A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111226509A (zh) * 2017-10-26 2020-06-02 日东电工株式会社 基板集合体片材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111226509A (zh) * 2017-10-26 2020-06-02 日东电工株式会社 基板集合体片材

Similar Documents

Publication Publication Date Title
JP6151572B2 (ja) 電子素子搭載用基板および電子装置
JP5052398B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5574804B2 (ja) 多数個取り配線基板
JP2008060096A (ja) 多数個取り配線基板およびその製造方法
JP4511311B2 (ja) 多数個取り配線基板および電子装置
JP3878871B2 (ja) 多数個取りセラミック基板
JP5697467B2 (ja) 多数個取り配線基板
JP2006013259A (ja) 多数個取り配線基板
JP2005340541A (ja) 多数個取り配線基板
JP2001332857A (ja) 配線基板の製造方法
JP2007243088A (ja) 多層セラミック基板及びその製造方法
JP3840146B2 (ja) 多数個取りセラミック基板
JP4721926B2 (ja) 多数個取り配線基板
JP2004146766A (ja) 多数個取り多層配線基板
JP2006173368A (ja) セラミック基板
JP4057960B2 (ja) 多数個取り配線基板
JP5517840B2 (ja) グリーンシート積層体の製造方法および絶縁基板の製造方法
JP2005136172A (ja) 多数個取り配線基板
JP2006041269A (ja) 多数個取り配線基板
JP3801843B2 (ja) 配線基板の製造方法
JP2004022958A (ja) 多数個取りセラミック基板
JP6258679B2 (ja) 配線基板および電子装置
JP4760253B2 (ja) セラミック電子部品の製造方法および焼成済みセラミック母基板
JP4646825B2 (ja) 多数個取り配線基板
JP2004055957A (ja) 多数個取りセラミック基板