JP2004022958A - 多数個取りセラミック基板 - Google Patents
多数個取りセラミック基板 Download PDFInfo
- Publication number
- JP2004022958A JP2004022958A JP2002178427A JP2002178427A JP2004022958A JP 2004022958 A JP2004022958 A JP 2004022958A JP 2002178427 A JP2002178427 A JP 2002178427A JP 2002178427 A JP2002178427 A JP 2002178427A JP 2004022958 A JP2004022958 A JP 2004022958A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- mother substrate
- dividing
- ceramic mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】セラミック母基板が分割溝の端部を起点にして不用意に分割されることを有効に防止し、それにより分割溝で区分された各区画に電子素子を正確、かつ確実に搭載することが可能な多数個取りセラミック基板を提供すること。
【解決手段】平板状のセラミック母基板１の少なくとも一主面に、このセラミック母基板１を複数の区画に区分する分割溝２がセラミック母基板１の外周から離間して形成されているとともに、分割溝２の両端部を取り囲むメタライズ層４が被着されている。
【選択図】 図１
【解決手段】平板状のセラミック母基板１の少なくとも一主面に、このセラミック母基板１を複数の区画に区分する分割溝２がセラミック母基板１の外周から離間して形成されているとともに、分割溝２の両端部を取り囲むメタライズ層４が被着されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子や抵抗、コンデンサ等の電子素子が搭載される小型のセラミック基板を多数個集約的に製作するようになした多数個取りセラミック基板に関するものである。
【０００２】
【従来の技術】
近時、半導体素子や抵抗、コンデンサ等の電子素子が搭載されるセラミック基板は電子機器の小型化、薄型化に伴ってその形状が極めて小型なものとなってきている。そのため、この小型のセラミック基板に半導体素子や抵抗等の電子部品を搭載する場合、小型のセラミック基板はその形状が小型で取扱い難いため、通常は小型のセラミック基板を多数個集約させた状態、即ち、多数個取りセラミック基板と成した状態で各小型のセラミック基板上に半導体素子等を搭載するようになしている。
【０００３】
なお、前記多数個取りセラミック基板は大型のセラミック母基板の少なくとも一方の主面に幅および深さが略一定の分割溝を、その端部がセラミック母基板の外周より内側となるようにして入れ、該分割溝によって大型のセラミック母基板を所望する大きさの複数個の区画に区分したものであり、各区画には半導体素子等の電子素子の電極が接続されるメタライズ配線層が被着形成されており、半導体素子や抵抗等の電子素子をその電極が前記メタライズ配線層に接続されるようにして搭載した後、大型のセラミック母基板を前記分割溝に沿って撓折し、それによって半導体素子や抵抗等の電子素子が搭載された個々の小型セラミック基板が一度に多数個得られるようにしたものである。
【０００４】
また、このような多数個取りセラミック基板は、セラミック母基板用のセラミックグリーンシートを準備するとともに、該セラミックグリーンシートの少なくとも一方の主面にカッター刃や金型等により幅および深さが一定の分割溝用の切り込みを各区画を区分するがごとく入れ、それを高温で焼成することによって製作されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、大型のセラミック母基板を分割溝によって複数の区画に区分して成る従来の多数個取りセラミック基板は、その分割溝が同じ幅で形成されており、そのため分割溝内の側面と端面との間に略直角の角が形成された状態となっていた。そして、このセラミック母基板に例えば搬送時や電子素子を搭載する際等に外部から力が印加されると、その力が分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板に不用意に割れが発生し、その結果、大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、且つ確実に搭載するのが不可能となるという問題点を有していた。
【０００６】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、搬送時や電子素子を搭載する際等に外部から力が印加されても、分割溝の端部を起点として不用意に割れが発生することがなく、それにより大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、且つ確実に搭載することが可能な多数個取りセラミック基板を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の多数個取りセラミック基板は、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることを特徴とするものである。
【０００８】
本発明の多数個取りセラミック基板によれば、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることから、搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板にクラックが発生したとしてもそのクラックの進行は分割溝の両端部を取り囲むメタライズ層が障壁となって有効に阻止することができる。したがって、セラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することができる。
【０００９】
【発明の実施の形態】
次に本発明を添付の図面に基づき詳細に説明する。図１、図２はそれぞれ本発明の多数個取りセラミック基板の実施の形態の一例を示す上面図および断面図であり、図中、１はセラミック母基板、２は分割溝、３はメタライズ配線層、４はメタライズ層である。
【００１０】
セラミック母基板１は、例えば酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラス−セラミックス等の電気絶縁性のセラミック材料から成り、小型のセラミック基板を多数個同時集約的に製作するための母材として機能する。そして、各小型のセラミック基板の上面に半導体素子や抵抗、コンデンサ等の電子素子が搭載される。
【００１１】
なお、セラミック母基板１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法を採用してシート状に成形してセラミックグリーンシートを得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温（約１５００〜１８００℃）で焼成することによって製作される。
【００１２】
また、セラミック母基板１は、その上面に該セラミック母基板１を複数の区画に区分するごとく分割溝２が格子状に形成されており、分割溝２で区分された各区画の上面や下面にはメタライズ配線層３が被着されている。メタライズ配線層３は、小型のセラミック基板に搭載される電子素子を外部電気回路基板に電気的に接続するための導電路として機能し、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、セラミック母基板１用のセラミックグリーンシートにスクリーン印刷法によりメタライズ配線層３用のメタライズペーストを印刷塗布しておくとともにこれをセラミック母基板１用のセラミックグリーンシートとともに焼成することによって各区画の上面や下面に被着形成される。そして、各区画に電子素子をその電極がメタライズ配線層３に電気的に接続されるようにして搭載するとともに、セラミック母基板１を分割溝２に沿って撓折することによって、多数個の電子装置が同時集約的に製作される。
【００１３】
セラミック母基板１の上面に形成された分割溝２は、セラミック母基板１を所望する小型のセラミック基板の形状に対応した大きさの複数の区画に区分するとともに各区画に電子素子を搭載した後、セラミック母基板１を撓折して多数個の小型セラミック基板となす際、その撓折を容易かつ正確とする作用を為し、その両端がセラミック母基板１の外周から離間するようにして形成されており、その幅は０．１〜１ｍｍ程度であり、その深さは０．０５〜１ｍｍ程度である。なお、このような分割溝２は、断面がＶ字状の刃先を有するカッター刃や金型をセラミック母基板１用のセラミックグリーンシートに押し付けて切り込みを入れておくことによってセラミック母基板１の上面に格子状に形成される。
【００１４】
さらに、本発明の多数個取りセラミック基板においては、分割溝２の両端とセラミック母基板１の外周との間に、分割溝２の両端部を取り囲むメタライズ層４が被着されている。このメタライズ層４は、タングステン、銀、胴等の金属粉末メタライズから成り、セラミック母基板１に搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝２内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板１にクラックが発生したとしてもそのクラックの進行は分割溝２の両端部を取り囲むメタライズ層４が障壁となって有効に阻止することができる。したがって、本発明の多数個取りセラミック基板によれば、セラミック母基板１の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載するのが可能となる。なお、このような分割溝２の両端部を取り囲むメタライズ層４は、発生したクラックの進行を有効に阻止する障壁として十分に機能するために、そのメタライズ層４の幅を分割溝２の幅の２倍以上とすることが好ましい。また、このようなメタライズ層４は、例えばタングステン等の金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをセラミック母基板１用のセラミックグリーンシートに従来周知のスクリーン印刷法を採用して印刷塗布しておき、それをセラミック母基板１用のセラミックグリーンシートの積層体とともに焼成することにセラミック母基板１の上面に分割溝２の両端部を取り囲むように被着形成される。
【００１５】
なお、メタライズ層４はその露出する表面にニッケル、金等のめっき金属層を１〜２０μｍの厚みに被着させておくと、メタライズ層４の酸化腐食が有効に防止されるとともに、めっき金属層によりそのクラック阻止の機能が向上する。したがって、メタライズ層４はその露出する表面にニッケルや金等のめっき金属層を１〜２０μｍの厚みに被着させておくことが好ましい。
【００１６】
かくして本発明の多数個取りセラミック基板によれば、分割溝２によって区分された各区画に半導体素子や抵抗等の電子素子を例えば自動機等を使用して搭載した後、分割溝２に沿って撓折され、これによって製品としての小型セラミック基板の個々に分離される。
【００１７】
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、分割溝２はセラミック母基板１の上面にのみ形成されていたが、分割溝２はセラミック母基板１の上下両面に形成されていてもよい。
【００１８】
【発明の効果】
本発明の多数個取りセラミック基板によれば、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることから、搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板にクラックが発生したとしてもそのクラックの進行は分割溝の両端部を取り囲むメタライズ層が障壁となって有効に阻止することができる。したがって、セラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することが可能な多数個取りセラミック基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の多数個取りセラミック基板の実施の形態の一例を示す上面図である。
【図２】図１に示す多数個取りセラミック基板のＸ−Ｘにおける断面図である。
【符号の説明】
１・・・セラミック母基板
２・・・分割溝
３・・・メタライズ配線層
４・・・メタライズ層
【発明の属する技術分野】
本発明は半導体素子や抵抗、コンデンサ等の電子素子が搭載される小型のセラミック基板を多数個集約的に製作するようになした多数個取りセラミック基板に関するものである。
【０００２】
【従来の技術】
近時、半導体素子や抵抗、コンデンサ等の電子素子が搭載されるセラミック基板は電子機器の小型化、薄型化に伴ってその形状が極めて小型なものとなってきている。そのため、この小型のセラミック基板に半導体素子や抵抗等の電子部品を搭載する場合、小型のセラミック基板はその形状が小型で取扱い難いため、通常は小型のセラミック基板を多数個集約させた状態、即ち、多数個取りセラミック基板と成した状態で各小型のセラミック基板上に半導体素子等を搭載するようになしている。
【０００３】
なお、前記多数個取りセラミック基板は大型のセラミック母基板の少なくとも一方の主面に幅および深さが略一定の分割溝を、その端部がセラミック母基板の外周より内側となるようにして入れ、該分割溝によって大型のセラミック母基板を所望する大きさの複数個の区画に区分したものであり、各区画には半導体素子等の電子素子の電極が接続されるメタライズ配線層が被着形成されており、半導体素子や抵抗等の電子素子をその電極が前記メタライズ配線層に接続されるようにして搭載した後、大型のセラミック母基板を前記分割溝に沿って撓折し、それによって半導体素子や抵抗等の電子素子が搭載された個々の小型セラミック基板が一度に多数個得られるようにしたものである。
【０００４】
また、このような多数個取りセラミック基板は、セラミック母基板用のセラミックグリーンシートを準備するとともに、該セラミックグリーンシートの少なくとも一方の主面にカッター刃や金型等により幅および深さが一定の分割溝用の切り込みを各区画を区分するがごとく入れ、それを高温で焼成することによって製作されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、大型のセラミック母基板を分割溝によって複数の区画に区分して成る従来の多数個取りセラミック基板は、その分割溝が同じ幅で形成されており、そのため分割溝内の側面と端面との間に略直角の角が形成された状態となっていた。そして、このセラミック母基板に例えば搬送時や電子素子を搭載する際等に外部から力が印加されると、その力が分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板に不用意に割れが発生し、その結果、大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、且つ確実に搭載するのが不可能となるという問題点を有していた。
【０００６】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、搬送時や電子素子を搭載する際等に外部から力が印加されても、分割溝の端部を起点として不用意に割れが発生することがなく、それにより大型のセラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、且つ確実に搭載することが可能な多数個取りセラミック基板を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の多数個取りセラミック基板は、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることを特徴とするものである。
【０００８】
本発明の多数個取りセラミック基板によれば、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることから、搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板にクラックが発生したとしてもそのクラックの進行は分割溝の両端部を取り囲むメタライズ層が障壁となって有効に阻止することができる。したがって、セラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することができる。
【０００９】
【発明の実施の形態】
次に本発明を添付の図面に基づき詳細に説明する。図１、図２はそれぞれ本発明の多数個取りセラミック基板の実施の形態の一例を示す上面図および断面図であり、図中、１はセラミック母基板、２は分割溝、３はメタライズ配線層、４はメタライズ層である。
【００１０】
セラミック母基板１は、例えば酸化アルミニウム質焼結体やムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラス−セラミックス等の電気絶縁性のセラミック材料から成り、小型のセラミック基板を多数個同時集約的に製作するための母材として機能する。そして、各小型のセラミック基板の上面に半導体素子や抵抗、コンデンサ等の電子素子が搭載される。
【００１１】
なお、セラミック母基板１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤、可塑剤、分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法を採用してシート状に成形してセラミックグリーンシートを得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともにこれを複数枚積層し、高温（約１５００〜１８００℃）で焼成することによって製作される。
【００１２】
また、セラミック母基板１は、その上面に該セラミック母基板１を複数の区画に区分するごとく分割溝２が格子状に形成されており、分割溝２で区分された各区画の上面や下面にはメタライズ配線層３が被着されている。メタライズ配線層３は、小型のセラミック基板に搭載される電子素子を外部電気回路基板に電気的に接続するための導電路として機能し、タングステンやモリブデン、銅、銀等の金属粉末メタライズから成り、セラミック母基板１用のセラミックグリーンシートにスクリーン印刷法によりメタライズ配線層３用のメタライズペーストを印刷塗布しておくとともにこれをセラミック母基板１用のセラミックグリーンシートとともに焼成することによって各区画の上面や下面に被着形成される。そして、各区画に電子素子をその電極がメタライズ配線層３に電気的に接続されるようにして搭載するとともに、セラミック母基板１を分割溝２に沿って撓折することによって、多数個の電子装置が同時集約的に製作される。
【００１３】
セラミック母基板１の上面に形成された分割溝２は、セラミック母基板１を所望する小型のセラミック基板の形状に対応した大きさの複数の区画に区分するとともに各区画に電子素子を搭載した後、セラミック母基板１を撓折して多数個の小型セラミック基板となす際、その撓折を容易かつ正確とする作用を為し、その両端がセラミック母基板１の外周から離間するようにして形成されており、その幅は０．１〜１ｍｍ程度であり、その深さは０．０５〜１ｍｍ程度である。なお、このような分割溝２は、断面がＶ字状の刃先を有するカッター刃や金型をセラミック母基板１用のセラミックグリーンシートに押し付けて切り込みを入れておくことによってセラミック母基板１の上面に格子状に形成される。
【００１４】
さらに、本発明の多数個取りセラミック基板においては、分割溝２の両端とセラミック母基板１の外周との間に、分割溝２の両端部を取り囲むメタライズ層４が被着されている。このメタライズ層４は、タングステン、銀、胴等の金属粉末メタライズから成り、セラミック母基板１に搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝２内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板１にクラックが発生したとしてもそのクラックの進行は分割溝２の両端部を取り囲むメタライズ層４が障壁となって有効に阻止することができる。したがって、本発明の多数個取りセラミック基板によれば、セラミック母基板１の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載するのが可能となる。なお、このような分割溝２の両端部を取り囲むメタライズ層４は、発生したクラックの進行を有効に阻止する障壁として十分に機能するために、そのメタライズ層４の幅を分割溝２の幅の２倍以上とすることが好ましい。また、このようなメタライズ層４は、例えばタングステン等の金属粉末に適当な有機バインダー、溶剤を添加混合して得た金属ペーストをセラミック母基板１用のセラミックグリーンシートに従来周知のスクリーン印刷法を採用して印刷塗布しておき、それをセラミック母基板１用のセラミックグリーンシートの積層体とともに焼成することにセラミック母基板１の上面に分割溝２の両端部を取り囲むように被着形成される。
【００１５】
なお、メタライズ層４はその露出する表面にニッケル、金等のめっき金属層を１〜２０μｍの厚みに被着させておくと、メタライズ層４の酸化腐食が有効に防止されるとともに、めっき金属層によりそのクラック阻止の機能が向上する。したがって、メタライズ層４はその露出する表面にニッケルや金等のめっき金属層を１〜２０μｍの厚みに被着させておくことが好ましい。
【００１６】
かくして本発明の多数個取りセラミック基板によれば、分割溝２によって区分された各区画に半導体素子や抵抗等の電子素子を例えば自動機等を使用して搭載した後、分割溝２に沿って撓折され、これによって製品としての小型セラミック基板の個々に分離される。
【００１７】
なお、本発明は上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能であり、例えば上述の実施の形態の一例では、分割溝２はセラミック母基板１の上面にのみ形成されていたが、分割溝２はセラミック母基板１の上下両面に形成されていてもよい。
【００１８】
【発明の効果】
本発明の多数個取りセラミック基板によれば、平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることから、搬送時や電子素子を搭載する際等に外部から力が印加され、その力が、分割溝内の側面と端面との間に形成された略直角の角に集中して作用し、その角部を起点としてセラミック母基板にクラックが発生したとしてもそのクラックの進行は分割溝の両端部を取り囲むメタライズ層が障壁となって有効に阻止することができる。したがって、セラミック母基板の各区画に半導体素子や抵抗等の電子素子を正確、かつ確実に搭載することが可能な多数個取りセラミック基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の多数個取りセラミック基板の実施の形態の一例を示す上面図である。
【図２】図１に示す多数個取りセラミック基板のＸ−Ｘにおける断面図である。
【符号の説明】
１・・・セラミック母基板
２・・・分割溝
３・・・メタライズ配線層
４・・・メタライズ層
Claims (1)
- 平板状のセラミック母基板の少なくとも一主面に、該セラミック母基板を複数の区画に区分する分割溝が前記セラミック母基板の外周から離間して形成されているとともに前記分割溝の両端部を取り囲むメタライズ層が被着されていることを特徴とする多数個取りセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178427A JP2004022958A (ja) | 2002-06-19 | 2002-06-19 | 多数個取りセラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002178427A JP2004022958A (ja) | 2002-06-19 | 2002-06-19 | 多数個取りセラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022958A true JP2004022958A (ja) | 2004-01-22 |
Family
ID=31176152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002178427A Pending JP2004022958A (ja) | 2002-06-19 | 2002-06-19 | 多数個取りセラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022958A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043061A (ja) * | 2005-06-28 | 2007-02-15 | Kyocera Corp | 多数個取り配線基板 |
| US8304797B2 (en) | 2010-07-29 | 2012-11-06 | Osram Sylvania Inc. | Light emitting diode light source having a ceramic substrate |
| JP2012256731A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
-
2002
- 2002-06-19 JP JP2002178427A patent/JP2004022958A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007043061A (ja) * | 2005-06-28 | 2007-02-15 | Kyocera Corp | 多数個取り配線基板 |
| JP4721926B2 (ja) * | 2005-06-28 | 2011-07-13 | 京セラ株式会社 | 多数個取り配線基板 |
| US8304797B2 (en) | 2010-07-29 | 2012-11-06 | Osram Sylvania Inc. | Light emitting diode light source having a ceramic substrate |
| JP2012256731A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
| JP5738109B2 (ja) | 多数個取り配線基板 | |
| JP2004022958A (ja) | 多数個取りセラミック基板 | |
| JP4272550B2 (ja) | 多数個取り配線基板 | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP3878871B2 (ja) | 多数個取りセラミック基板 | |
| JP5956185B2 (ja) | 多数個取り配線基板 | |
| JP2001332857A (ja) | 配線基板の製造方法 | |
| JP2004055957A (ja) | 多数個取りセラミック基板 | |
| JP3840146B2 (ja) | 多数個取りセラミック基板 | |
| JP2004146766A (ja) | 多数個取り多層配線基板 | |
| JP2004055956A (ja) | 多数個取りセラミック基板 | |
| JP2003249725A (ja) | 多数個取りセラミック基板 | |
| JP2004063501A (ja) | 多数個取りセラミック基板およびその製造方法 | |
| JP2005340541A (ja) | 多数個取り配線基板 | |
| JP3801843B2 (ja) | 配線基板の製造方法 | |
| JP6258679B2 (ja) | 配線基板および電子装置 | |
| JP3798992B2 (ja) | 多数個取りセラミック配線基板 | |
| JP3801935B2 (ja) | 電子部品搭載用基板 | |
| JP4303539B2 (ja) | 多数個取り配線基板 | |
| JP2004055841A (ja) | 多数個取り多層配線基板 | |
| JP2001308525A (ja) | 配線基板の製造方法 | |
| JP4646825B2 (ja) | 多数個取り配線基板 | |
| JP2001332838A (ja) | 配線基板の製造方法 | |
| JP2005340562A (ja) | 多数個取り配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060925 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |