JP2003249725A - 多数個取りセラミック基板 - Google Patents
多数個取りセラミック基板Info
- Publication number
- JP2003249725A JP2003249725A JP2002050030A JP2002050030A JP2003249725A JP 2003249725 A JP2003249725 A JP 2003249725A JP 2002050030 A JP2002050030 A JP 2002050030A JP 2002050030 A JP2002050030 A JP 2002050030A JP 2003249725 A JP2003249725 A JP 2003249725A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- mother substrate
- ceramic mother
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 セラミック母基板が分割溝の端部を起点にし
て不用意に分割されることを有効に防止し、それにより
分割溝で区分された各区画に電子素子を正確、かつ確実
に搭載することが可能な多数個取りセラミック基板を提
供すること。 【解決手段】 平板状のセラミック母基板１の少なくと
も一主面に、該セラミック母基板１を複数の区画に区分
するごとく分割溝２を形成して成る多数個取りセラミッ
ク基板であって、前記分割溝２は、その端部の幅が漸次
小さくなるように形成されている。
て不用意に分割されることを有効に防止し、それにより
分割溝で区分された各区画に電子素子を正確、かつ確実
に搭載することが可能な多数個取りセラミック基板を提
供すること。 【解決手段】 平板状のセラミック母基板１の少なくと
も一主面に、該セラミック母基板１を複数の区画に区分
するごとく分割溝２を形成して成る多数個取りセラミッ
ク基板であって、前記分割溝２は、その端部の幅が漸次
小さくなるように形成されている。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子や抵抗、
コンデンサ等の電子素子が搭載される小型のセラミック
基板を多数個集約的に製作するようになした多数個取り
セラミック基板に関するものである。 【０００２】 【従来の技術】近時、半導体素子や抵抗、コンデンサ等
の電子素子が搭載されるセラミック基板は電子機器の小
型化、薄型化に伴ってその形状が極めて小型なものとな
ってきている。そのため、この小型のセラミック基板に
半導体素子や抵抗等を搭載する場合、小型のセラミック
基板はその形状が小型で取扱い難いため通常は小型のセ
ラミック基板を多数個集約させた状態、即ち、多数個取
りセラミック基板と成した状態で各小型のセラミック基
板上に半導体素子等を搭載するようになしている。 【０００３】なお、前記多数個取りセラミック基板は大
型のセラミック母基板の少なくとも一方の主面に幅およ
び深さが略一定の分割溝を、その端部がセラミック母基
板の外周より内側となるようにして入れ、該分割溝によ
って大型のセラミック母基板を所望する大きさの複数個
の区画に区分したものであり、各区画には半導体素子等
の電子素子の電極が接続されるメタライズ配線層が被着
形成されており、半導体素子や抵抗等の電子素子をその
電極が前記メタライズ配線層に接続されるようにして搭
載した後、大型のセラミック母基板を前記分割溝に沿っ
て撓折し、これによって半導体素子や抵抗等の電子素子
が搭載された個々の小型セラミック基板が一度に多数個
得られるようにしたものである。 【０００４】また、このような多数個取りセラミック基
板は、セラミック母基板用のセラミックグリーンシート
を準備するとともに、該セラミックグリーンシートの少
なくとも一方の主面にカッター刃や金型等により幅およ
び深さが一定の分割溝用の切り込みを各区画を区分する
がごとく入れ、それを高温で焼成することによって製作
されている。 【０００５】 【発明が解決しようとする課題】しかしながら、大型の
セラミック母基板を分割溝によって複数の区画に区分し
て成る従来の多数個取りセラミック基板は、その分割溝
が同じ幅で形成されており、そのため分割溝内の側面と
端面との間に略直角の角が形成された状態となってい
た。そして、このセラミック母基板に例えば搬送時や電
子素子を搭載する際等に外部から力が印加されると、そ
の力が分割溝内の側面と端面との間に形成された略直角
の角に集中して作用し、その角部を起点としてセラミッ
ク母基板に不用意に割れが発生し、その結果、大型のセ
ラミック母基板の各区画に半導体素子や抵抗等の電子素
子を正確、且つ確実に搭載するのが不可能となるという
問題点を有していた。 【０００６】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、搬送時や電子素子を搭
載する際等に外部から力が印加されも、分割溝の端部を
起点として不用意に割れが発生することがなく、それに
より大型のセラミック母基板の各区画に半導体素子や抵
抗等の電子素子を正確、且つ確実に搭載することが可能
な多数個取りセラミック基板を提供することにある。 【０００７】 【課題を解決するための手段】本発明の多数個取りセラ
ミック基板は、平板状のセラミック母基板の少なくとも
一主面に、該セラミック母基板を複数の区画に区分する
ごとく分割溝を、前記セラミック母基板の外周から離間
して形成して成る多数個取りセラミック基板であって、
前記分割溝は、その端部の幅が漸次小さくなるように形
成されていることを特徴とするものである。 【０００８】本発明の多数個取りセラミック基板によれ
ば、平板状のセラミック母基板の少なくとも一主面に、
該セラミック母基板を複数の区画に区分するごとく分割
溝を形成して成る多数個取りセラミック基板であって、
前記分割溝は、その端部の幅が漸次小さくなるように形
成されていることから、搬送時や電子素子を搭載する際
等に外部から力が印加されたとしても、その力は、漸次
幅が小さくなる分割溝の端部で良好に分散されて、その
端部を起点としてセラミック母基板に不用意に割れが発
生することを有効に防止することができる。したがっ
て、セラミック母基板の各区画に半導体素子や抵抗等の
電子素子を正確、かつ確実に搭載することができる。 【０００９】 【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図１、図２はそれぞれ本発明の多数個
取りセラミック基板の実施の形態の一例を示す上面図お
よび断面図であり、図中、１はセラミック母基板、２は
分割溝、３はメタライズ配線層である。 【００１０】セラミック母基板１は、例えば酸化アルミ
ニウム質焼結体やムライト質焼結体、窒化アルミニウム
質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラ
ス−セラミックス等の電気絶縁性のセラミック材料から
成り、小型のセラミック基板を多数個同時集約的に製作
するための母材として機能する。そして、各小型のセラ
ミック基板の上面に半導体素子や抵抗、コンデンサ等の
電子素子が搭載される。 【００１１】なお、セラミック母基板１は、例えば酸化
アルミニウム質焼結体から成る場合であれば、酸化アル
ミニウム、酸化珪素、酸化マグネシウム、酸化カルシウ
ム等のセラミック原料粉末に適当な有機バインダーおよ
び溶剤、可塑剤、分散剤等を添加混合して得たセラミッ
クスラリーを従来周知のドクターブレード法を採用して
シート状に成形してセラミックグリーンシートを得ると
ともに該セラミックグリーンシートを高温（約１５００
〜１８００℃）で焼成することによって製作される。 【００１２】また、セラミック母基板１は、その上面に
該セラミック母基板１を複数の区画に区分するごとく分
割溝２が格子状に形成されており、分割溝２で区分され
た各区画の上面や下面にはメタライズ配線層３が被着さ
れている。メタライズ配線層３は、小型のセラミック基
板に搭載される電子素子を外部電気回路基板に電気的に
接続するための導電路として機能し、タングステンやモ
リブデン、銅、銀等の金属粉末メタライズから成り、セ
ラミック母基板１用のセラミックグリーンシートにスク
リーン印刷法によりメタライズ配線層３用のメタライズ
ペーストを印刷塗布しておくとともにこれをセラミック
母基板１用のセラミックグリーンシートとともに焼成す
ることによって各区画の上面に被着形成される。そし
て、各区画に電子素子をその電極がメタライズ配線層３
に電気的に接続されるようにして搭載するとともに、セ
ラミック母基板１を分割溝２に沿って撓折することによ
って、多数個の電子装置が同時集約的に製作される。 【００１３】セラミック母基板の上面に形成された分割
溝２は、セラミック母基板１を所望する小型のセラミッ
ク基板の形状に対応した大きさの複数の区画に区分する
とともに各区画に電子素子を搭載した後、セラミック母
基板１を撓折して多数個の小型セラミック基板となす
際、その撓折を容易かつ正確とする作用を為す。 【００１４】この分割溝２は、その両端がセラミック母
基板１の外周から離間するようにして形成されており、
その幅がその中央部において０．１〜１ｍｍ程度であ
り、その両端部で長さ０．５〜５ｍｍの長さにわたり、
図３に要部拡大上面図で示すように、漸次小さくなるこ
とによりその幅が０ｍｍとなるようになっている。この
ように、分割溝２の端部の幅が漸次小さくなるようにし
て形成されていることから、セラミック母基板１に搬送
時や電子素子を搭載する際等に外部から力が印加された
としても、その力は、幅が漸次小さくなった分割溝２の
端部で良好に分散されて、その端部を起点としてセラミ
ック母基板１が不用意に割れることを有効に防止するこ
とができる。したがって、本発明の多数個取りセラミッ
ク基板によれば、セラミック母基板１の各区画に半導体
素子や抵抗等の電子素子を正確、かつ確実に搭載するの
が可能となる。 【００１５】なお、このような分割溝２は、両端部の幅
が漸次小さくなった形状の刃を有するカッター刃や金型
をセラミック母基板１となるセラミックグリーンシート
に押し付けて両端部の幅が漸次小さくなる切り込みを入
れておくことによってセラミック母基板１の上面に格子
状に形成される。 【００１６】また分割溝２は、その深さをその両端部に
おいてセラミック母基板１の厚みに対し２０％以下、中
央部においてセラミック母基板１の厚みに対し２０〜８
５％としておくと、セラミック母基板１の分割溝２の端
部の機械的強度をさらに大きくすることができ、外部か
らの力に対してセラミック母基板１に不用意に割れが発
生するのを更に有効に防止することができるとともに、
セラミック母基板１を分割溝２に沿って撓折して多数個
の小型セラミック基板となす際、その撓折を容易かつ正
確となすことができる。したがって、分割溝２はその深
さをその両端部において、セラミック母基板１の厚みに
対して２０％以下、中央部においてセラミック母基板１
の厚みに対して２０〜８５％の範囲としておくことが好
ましい。 【００１７】かくして本発明の多数個取りセラミック基
板によれば、分割溝２によって区分された各区画に半導
体素子や抵抗等の電子素子を例えば自動機等を使用して
搭載した後、分割溝２に沿って撓折され、これによって
製品としての小型セラミック基板の個々に分離される。 【００１８】尚、本発明は上述の実施の形態例に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲であ
れば種々の変更は可能であり、例えば上述の実施の形態
の一例では、分割溝２はセラミック母基板１の上面にの
み形成されていたが、分割溝２はセラミック母基板１の
上下両面に形成されていてもよい。 【００１９】 【発明の効果】本発明の多数個取りセラミック基板によ
れば、平板状のセラミック母基板の少なくとも一主面
に、該セラミック母基板を複数の区画に区分するごとく
分割溝を形成して成る多数個取りセラミック基板であっ
て、前記分割溝は、その端部の幅が漸次小さくなるよう
に形成されていることから、搬送時や電子素子を搭載す
る際等に外部から力が印加されたとしても、その力は、
漸次幅が小さくなる分割溝の端部で良好に分散されて、
その端部を起点としてセラミック母基板に不用意に割れ
が発生することを有効に防止することができる。したが
って、セラミック母基板の各区画に半導体素子や抵抗等
の電子素子を正確、かつ確実に搭載することが可能な多
数個取りセラミック基板を提供することができる。
コンデンサ等の電子素子が搭載される小型のセラミック
基板を多数個集約的に製作するようになした多数個取り
セラミック基板に関するものである。 【０００２】 【従来の技術】近時、半導体素子や抵抗、コンデンサ等
の電子素子が搭載されるセラミック基板は電子機器の小
型化、薄型化に伴ってその形状が極めて小型なものとな
ってきている。そのため、この小型のセラミック基板に
半導体素子や抵抗等を搭載する場合、小型のセラミック
基板はその形状が小型で取扱い難いため通常は小型のセ
ラミック基板を多数個集約させた状態、即ち、多数個取
りセラミック基板と成した状態で各小型のセラミック基
板上に半導体素子等を搭載するようになしている。 【０００３】なお、前記多数個取りセラミック基板は大
型のセラミック母基板の少なくとも一方の主面に幅およ
び深さが略一定の分割溝を、その端部がセラミック母基
板の外周より内側となるようにして入れ、該分割溝によ
って大型のセラミック母基板を所望する大きさの複数個
の区画に区分したものであり、各区画には半導体素子等
の電子素子の電極が接続されるメタライズ配線層が被着
形成されており、半導体素子や抵抗等の電子素子をその
電極が前記メタライズ配線層に接続されるようにして搭
載した後、大型のセラミック母基板を前記分割溝に沿っ
て撓折し、これによって半導体素子や抵抗等の電子素子
が搭載された個々の小型セラミック基板が一度に多数個
得られるようにしたものである。 【０００４】また、このような多数個取りセラミック基
板は、セラミック母基板用のセラミックグリーンシート
を準備するとともに、該セラミックグリーンシートの少
なくとも一方の主面にカッター刃や金型等により幅およ
び深さが一定の分割溝用の切り込みを各区画を区分する
がごとく入れ、それを高温で焼成することによって製作
されている。 【０００５】 【発明が解決しようとする課題】しかしながら、大型の
セラミック母基板を分割溝によって複数の区画に区分し
て成る従来の多数個取りセラミック基板は、その分割溝
が同じ幅で形成されており、そのため分割溝内の側面と
端面との間に略直角の角が形成された状態となってい
た。そして、このセラミック母基板に例えば搬送時や電
子素子を搭載する際等に外部から力が印加されると、そ
の力が分割溝内の側面と端面との間に形成された略直角
の角に集中して作用し、その角部を起点としてセラミッ
ク母基板に不用意に割れが発生し、その結果、大型のセ
ラミック母基板の各区画に半導体素子や抵抗等の電子素
子を正確、且つ確実に搭載するのが不可能となるという
問題点を有していた。 【０００６】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、搬送時や電子素子を搭
載する際等に外部から力が印加されも、分割溝の端部を
起点として不用意に割れが発生することがなく、それに
より大型のセラミック母基板の各区画に半導体素子や抵
抗等の電子素子を正確、且つ確実に搭載することが可能
な多数個取りセラミック基板を提供することにある。 【０００７】 【課題を解決するための手段】本発明の多数個取りセラ
ミック基板は、平板状のセラミック母基板の少なくとも
一主面に、該セラミック母基板を複数の区画に区分する
ごとく分割溝を、前記セラミック母基板の外周から離間
して形成して成る多数個取りセラミック基板であって、
前記分割溝は、その端部の幅が漸次小さくなるように形
成されていることを特徴とするものである。 【０００８】本発明の多数個取りセラミック基板によれ
ば、平板状のセラミック母基板の少なくとも一主面に、
該セラミック母基板を複数の区画に区分するごとく分割
溝を形成して成る多数個取りセラミック基板であって、
前記分割溝は、その端部の幅が漸次小さくなるように形
成されていることから、搬送時や電子素子を搭載する際
等に外部から力が印加されたとしても、その力は、漸次
幅が小さくなる分割溝の端部で良好に分散されて、その
端部を起点としてセラミック母基板に不用意に割れが発
生することを有効に防止することができる。したがっ
て、セラミック母基板の各区画に半導体素子や抵抗等の
電子素子を正確、かつ確実に搭載することができる。 【０００９】 【発明の実施の形態】次に本発明を添付の図面に基づき
詳細に説明する。図１、図２はそれぞれ本発明の多数個
取りセラミック基板の実施の形態の一例を示す上面図お
よび断面図であり、図中、１はセラミック母基板、２は
分割溝、３はメタライズ配線層である。 【００１０】セラミック母基板１は、例えば酸化アルミ
ニウム質焼結体やムライト質焼結体、窒化アルミニウム
質焼結体、炭化珪素質焼結体、窒化珪素質焼結体、ガラ
ス−セラミックス等の電気絶縁性のセラミック材料から
成り、小型のセラミック基板を多数個同時集約的に製作
するための母材として機能する。そして、各小型のセラ
ミック基板の上面に半導体素子や抵抗、コンデンサ等の
電子素子が搭載される。 【００１１】なお、セラミック母基板１は、例えば酸化
アルミニウム質焼結体から成る場合であれば、酸化アル
ミニウム、酸化珪素、酸化マグネシウム、酸化カルシウ
ム等のセラミック原料粉末に適当な有機バインダーおよ
び溶剤、可塑剤、分散剤等を添加混合して得たセラミッ
クスラリーを従来周知のドクターブレード法を採用して
シート状に成形してセラミックグリーンシートを得ると
ともに該セラミックグリーンシートを高温（約１５００
〜１８００℃）で焼成することによって製作される。 【００１２】また、セラミック母基板１は、その上面に
該セラミック母基板１を複数の区画に区分するごとく分
割溝２が格子状に形成されており、分割溝２で区分され
た各区画の上面や下面にはメタライズ配線層３が被着さ
れている。メタライズ配線層３は、小型のセラミック基
板に搭載される電子素子を外部電気回路基板に電気的に
接続するための導電路として機能し、タングステンやモ
リブデン、銅、銀等の金属粉末メタライズから成り、セ
ラミック母基板１用のセラミックグリーンシートにスク
リーン印刷法によりメタライズ配線層３用のメタライズ
ペーストを印刷塗布しておくとともにこれをセラミック
母基板１用のセラミックグリーンシートとともに焼成す
ることによって各区画の上面に被着形成される。そし
て、各区画に電子素子をその電極がメタライズ配線層３
に電気的に接続されるようにして搭載するとともに、セ
ラミック母基板１を分割溝２に沿って撓折することによ
って、多数個の電子装置が同時集約的に製作される。 【００１３】セラミック母基板の上面に形成された分割
溝２は、セラミック母基板１を所望する小型のセラミッ
ク基板の形状に対応した大きさの複数の区画に区分する
とともに各区画に電子素子を搭載した後、セラミック母
基板１を撓折して多数個の小型セラミック基板となす
際、その撓折を容易かつ正確とする作用を為す。 【００１４】この分割溝２は、その両端がセラミック母
基板１の外周から離間するようにして形成されており、
その幅がその中央部において０．１〜１ｍｍ程度であ
り、その両端部で長さ０．５〜５ｍｍの長さにわたり、
図３に要部拡大上面図で示すように、漸次小さくなるこ
とによりその幅が０ｍｍとなるようになっている。この
ように、分割溝２の端部の幅が漸次小さくなるようにし
て形成されていることから、セラミック母基板１に搬送
時や電子素子を搭載する際等に外部から力が印加された
としても、その力は、幅が漸次小さくなった分割溝２の
端部で良好に分散されて、その端部を起点としてセラミ
ック母基板１が不用意に割れることを有効に防止するこ
とができる。したがって、本発明の多数個取りセラミッ
ク基板によれば、セラミック母基板１の各区画に半導体
素子や抵抗等の電子素子を正確、かつ確実に搭載するの
が可能となる。 【００１５】なお、このような分割溝２は、両端部の幅
が漸次小さくなった形状の刃を有するカッター刃や金型
をセラミック母基板１となるセラミックグリーンシート
に押し付けて両端部の幅が漸次小さくなる切り込みを入
れておくことによってセラミック母基板１の上面に格子
状に形成される。 【００１６】また分割溝２は、その深さをその両端部に
おいてセラミック母基板１の厚みに対し２０％以下、中
央部においてセラミック母基板１の厚みに対し２０〜８
５％としておくと、セラミック母基板１の分割溝２の端
部の機械的強度をさらに大きくすることができ、外部か
らの力に対してセラミック母基板１に不用意に割れが発
生するのを更に有効に防止することができるとともに、
セラミック母基板１を分割溝２に沿って撓折して多数個
の小型セラミック基板となす際、その撓折を容易かつ正
確となすことができる。したがって、分割溝２はその深
さをその両端部において、セラミック母基板１の厚みに
対して２０％以下、中央部においてセラミック母基板１
の厚みに対して２０〜８５％の範囲としておくことが好
ましい。 【００１７】かくして本発明の多数個取りセラミック基
板によれば、分割溝２によって区分された各区画に半導
体素子や抵抗等の電子素子を例えば自動機等を使用して
搭載した後、分割溝２に沿って撓折され、これによって
製品としての小型セラミック基板の個々に分離される。 【００１８】尚、本発明は上述の実施の形態例に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲であ
れば種々の変更は可能であり、例えば上述の実施の形態
の一例では、分割溝２はセラミック母基板１の上面にの
み形成されていたが、分割溝２はセラミック母基板１の
上下両面に形成されていてもよい。 【００１９】 【発明の効果】本発明の多数個取りセラミック基板によ
れば、平板状のセラミック母基板の少なくとも一主面
に、該セラミック母基板を複数の区画に区分するごとく
分割溝を形成して成る多数個取りセラミック基板であっ
て、前記分割溝は、その端部の幅が漸次小さくなるよう
に形成されていることから、搬送時や電子素子を搭載す
る際等に外部から力が印加されたとしても、その力は、
漸次幅が小さくなる分割溝の端部で良好に分散されて、
その端部を起点としてセラミック母基板に不用意に割れ
が発生することを有効に防止することができる。したが
って、セラミック母基板の各区画に半導体素子や抵抗等
の電子素子を正確、かつ確実に搭載することが可能な多
数個取りセラミック基板を提供することができる。
【図面の簡単な説明】
【図１】本発明の多数個取りセラミック基板の実施の形
態の一例を示す上面図である。 【図２】図１に示す多数個取りセラミック基板のＸ−Ｘ
における断面図である。 【図３】図１に示す多数個取りセラミック基板の要部拡
大上面図である。 【符号の説明】 １・・・セラミック母基板 ２・・・分離溝 ３・・・メタライズ配線層
態の一例を示す上面図である。 【図２】図１に示す多数個取りセラミック基板のＸ−Ｘ
における断面図である。 【図３】図１に示す多数個取りセラミック基板の要部拡
大上面図である。 【符号の説明】 １・・・セラミック母基板 ２・・・分離溝 ３・・・メタライズ配線層
Claims (1)
- 【特許請求の範囲】 【請求項１】 平板状のセラミック母基板の少なくとも
一主面に、該セラミック母基板を複数の区画に区分する
ごとく分割溝を、前記セラミック母基板の外周から離間
して形成して成る多数個取りセラミック基板であって、
前記分割溝は、その端部の幅が漸次小さくなるように形
成されていることを特徴とする多数個取りセラミック基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050030A JP2003249725A (ja) | 2002-02-26 | 2002-02-26 | 多数個取りセラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050030A JP2003249725A (ja) | 2002-02-26 | 2002-02-26 | 多数個取りセラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003249725A true JP2003249725A (ja) | 2003-09-05 |
Family
ID=28662390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050030A Pending JP2003249725A (ja) | 2002-02-26 | 2002-02-26 | 多数個取りセラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003249725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256731A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
-
2002
- 2002-02-26 JP JP2002050030A patent/JP2003249725A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012256731A (ja) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | 多数個取り配線基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004103811A (ja) | 多数個取り配線基板 | |
| JP2003273274A (ja) | 多数個取りセラミック基板 | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP2003249725A (ja) | 多数個取りセラミック基板 | |
| JP2001332857A (ja) | 配線基板の製造方法 | |
| JP2004022958A (ja) | 多数個取りセラミック基板 | |
| JP4272550B2 (ja) | 多数個取り配線基板 | |
| JP3404352B2 (ja) | 多数個取りセラミック配線基板 | |
| JP2004055957A (ja) | 多数個取りセラミック基板 | |
| JP2004146766A (ja) | 多数個取り多層配線基板 | |
| JP2004022894A (ja) | 多数個取りセラミック基板 | |
| JP2004055956A (ja) | 多数個取りセラミック基板 | |
| JP3894841B2 (ja) | 多数個取り配線基板 | |
| JP2004063501A (ja) | 多数個取りセラミック基板およびその製造方法 | |
| JP3801843B2 (ja) | 配線基板の製造方法 | |
| JP2007059443A (ja) | 複数個取り用配線基板 | |
| JP2922685B2 (ja) | 多数個取りセラミック基板 | |
| JP3801935B2 (ja) | 電子部品搭載用基板 | |
| JP2001308525A (ja) | 配線基板の製造方法 | |
| JP2001308528A (ja) | 配線基板の製造方法 | |
| JP2004140312A (ja) | 配線基板 | |
| JP2001332856A (ja) | 配線基板の製造方法 | |
| JP2004055841A (ja) | 多数個取り多層配線基板 | |
| JP2003249593A (ja) | 多数個取りセラミック配線基板 | |
| JP2005072508A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040810 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
| A521 | Written amendment |
Effective date: 20060925 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070213 |