JP2922685B2 - 多数個取りセラミック基板 - Google Patents
多数個取りセラミック基板Info
- Publication number
- JP2922685B2 JP2922685B2 JP3264767A JP26476791A JP2922685B2 JP 2922685 B2 JP2922685 B2 JP 2922685B2 JP 3264767 A JP3264767 A JP 3264767A JP 26476791 A JP26476791 A JP 26476791A JP 2922685 B2 JP2922685 B2 JP 2922685B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- ceramic
- wiring layer
- semiconductor element
- metallized wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子、抵抗、コン
デンサ等の電子素子が搭載される小型のセラミック基板
を多数個集約的に製作するようになした多数個取りセラ
ミック基板の改良に関するものである。
デンサ等の電子素子が搭載される小型のセラミック基板
を多数個集約的に製作するようになした多数個取りセラ
ミック基板の改良に関するものである。
【０００２】
【従来の技術】近時、半導体素子、抵抗、コンデンサ等
の電子素子が搭載されるセラミック基板は電子機器の小
型化、薄型化に伴ってその形状が極めて小型なものとな
ってきている。そのためこの小型のセラミック基板に半
導体素子や抵抗等を搭載する場合、或いは半導体素子や
抵抗等の電極が電気的に接続されるメタライズ配線層を
被着形成する場合、小型のセラミック基板はその形状が
小型で取扱い難いため通常は小型のセラミック基板を多
数個集約させた状態、即ち、多数個取りセラミック基板
と成した状態で各小型のセラミック基板上に半導体素子
等を搭載したり、半導体素子等の電極が接続されるメタ
ライズ配線層を被着したりするようになしている。
の電子素子が搭載されるセラミック基板は電子機器の小
型化、薄型化に伴ってその形状が極めて小型なものとな
ってきている。そのためこの小型のセラミック基板に半
導体素子や抵抗等を搭載する場合、或いは半導体素子や
抵抗等の電極が電気的に接続されるメタライズ配線層を
被着形成する場合、小型のセラミック基板はその形状が
小型で取扱い難いため通常は小型のセラミック基板を多
数個集約させた状態、即ち、多数個取りセラミック基板
と成した状態で各小型のセラミック基板上に半導体素子
等を搭載したり、半導体素子等の電極が接続されるメタ
ライズ配線層を被着したりするようになしている。
【０００３】尚、前記多数個取りセラミック基板は大型
のセラミック基板に分割溝を入れ、該分割溝によって大
型のセラミック基板を所望する大きさの複数個の区画に
区分したものであり、各区画に半導体素子や抵抗等を搭
載したり、半導体素子等の電極が接続されるメタライズ
配線層を被着形成した後、大型のセラミック基板を前記
分割溝にそって切断分離し、これによって半導体素子や
抵抗等が搭載された、或いは表面に半導体素子等の電極
が接続されるメタライズ配線層を被着させた個々の小型
セラミック基板が一度に多数個得られるようにしたもの
である。
のセラミック基板に分割溝を入れ、該分割溝によって大
型のセラミック基板を所望する大きさの複数個の区画に
区分したものであり、各区画に半導体素子や抵抗等を搭
載したり、半導体素子等の電極が接続されるメタライズ
配線層を被着形成した後、大型のセラミック基板を前記
分割溝にそって切断分離し、これによって半導体素子や
抵抗等が搭載された、或いは表面に半導体素子等の電極
が接続されるメタライズ配線層を被着させた個々の小型
セラミック基板が一度に多数個得られるようにしたもの
である。
【０００４】
【発明が解決しようとする課題】しかしながら、大型セ
ラミック基板を分割溝によって複数の区画に区分して成
る従来の多数個取りセラミック基板は通常、その分割溝
の深さがセラミック基板の厚みに対し７５％程度と深
く、且つ全て均一深さに形成されているため大型セラミ
ック基板の分割溝によって区分された各区画に自動機を
使用して半導体素子や抵抗等を搭載したり、或いはスク
リーン印刷機を使用して半導体素子等の電極が接続され
るメタライズ配線層を被着形成したりする際、大型セラ
ミック基板に自動機やスクリーン印刷機より外力が印加
されると該外力は分割溝、特にセラミック基板の外周部
に位置する分割溝に集中して大型セラミック基板に分割
溝にそった割れを発生してしまい、その結果、大型セラ
ミック基板の各区画に半導体素子や抵抗等を正確、各確
実に搭載するのが不可となったり、半導体素子等の電極
が接続されるメタライズ配線層を正確に被着形成するこ
とができなくなるという欠点を有していた。
ラミック基板を分割溝によって複数の区画に区分して成
る従来の多数個取りセラミック基板は通常、その分割溝
の深さがセラミック基板の厚みに対し７５％程度と深
く、且つ全て均一深さに形成されているため大型セラミ
ック基板の分割溝によって区分された各区画に自動機を
使用して半導体素子や抵抗等を搭載したり、或いはスク
リーン印刷機を使用して半導体素子等の電極が接続され
るメタライズ配線層を被着形成したりする際、大型セラ
ミック基板に自動機やスクリーン印刷機より外力が印加
されると該外力は分割溝、特にセラミック基板の外周部
に位置する分割溝に集中して大型セラミック基板に分割
溝にそった割れを発生してしまい、その結果、大型セラ
ミック基板の各区画に半導体素子や抵抗等を正確、各確
実に搭載するのが不可となったり、半導体素子等の電極
が接続されるメタライズ配線層を正確に被着形成するこ
とができなくなるという欠点を有していた。
【０００５】
【課題を解決するための手段】本発明は大面積の平板状
セラミック基板の少なくとも一主面に、該セラミック基
板を複数の区画に区分するごとく分割溝を形成して成る
多数個取りセラミック基板であって、前記分割溝はその
深さがセラミック基板の外周部において浅く、中央部に
おいて深いことを特徴とするものである。
セラミック基板の少なくとも一主面に、該セラミック基
板を複数の区画に区分するごとく分割溝を形成して成る
多数個取りセラミック基板であって、前記分割溝はその
深さがセラミック基板の外周部において浅く、中央部に
おいて深いことを特徴とするものである。
【０００６】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。
る。
【０００７】図１(a)(b)は本発明の多数個取りセラミッ
ク基板の一実施例を示し、１はセラミック基板、２は分
割溝である。
ク基板の一実施例を示し、１はセラミック基板、２は分
割溝である。
【０００８】前記セラミック基板１は酸化アルミニウム
質焼結体、ムライト質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体等の電気絶縁性のセラミック材か
ら成り、その上面に半導体素子や抵抗、コンデンサ等の
電子素子が搭載される。
質焼結体、ムライト質焼結体、窒化アルミニウム質焼結
体、炭化珪素質焼結体等の電気絶縁性のセラミック材か
ら成り、その上面に半導体素子や抵抗、コンデンサ等の
電子素子が搭載される。
【０００９】前記セラミック基板１は例えば、セラミッ
ク原料粉末に有機溶剤、溶媒を添加混合して得た泥漿物
を従来周知のテープ成形法によりシート状となしてセラ
ミックグリーンシートを得るとともに該セラミックグリ
ーンシートを高温（約1500〜1800℃) で焼成することに
よって製作される。
ク原料粉末に有機溶剤、溶媒を添加混合して得た泥漿物
を従来周知のテープ成形法によりシート状となしてセラ
ミックグリーンシートを得るとともに該セラミックグリ
ーンシートを高温（約1500〜1800℃) で焼成することに
よって製作される。
【００１０】また前記セラミック基板１はその上面に該
セラミック基板1を複数の区画に区分するごとく格子状
の分割溝2 が形成されている。
セラミック基板1を複数の区画に区分するごとく格子状
の分割溝2 が形成されている。
【００１１】前記セラミック基板1 に形成した分割溝２
はセラミック基板１を所望する小型セラミック基板の形
状に対応した大きさの複数の区画に区分するとともに各
区画に半導体素子等を搭載した後、或いは半導体素子等
の電極が接続されるメタライズ配線層3 を被着形成した
後、セラミック基板1を切断分離して多数個の小型セラ
ミック基板となす際、その切断分離を容易とする作用を
為す。
はセラミック基板１を所望する小型セラミック基板の形
状に対応した大きさの複数の区画に区分するとともに各
区画に半導体素子等を搭載した後、或いは半導体素子等
の電極が接続されるメタライズ配線層3 を被着形成した
後、セラミック基板1を切断分離して多数個の小型セラ
ミック基板となす際、その切断分離を容易とする作用を
為す。
【００１２】また前記セラミック基板1 に形成した分割
溝2 はその深さがセラミック基板1の外周部において浅
く、中央部において深く形成されており、これによって
セラミック基板1 の各区画に自動機を使用して半導体素
子や抵抗等を搭載したり、或いはスクリーン印刷機を使
用して半導体素子等の電極が接続されるメタライズ配線
層3 を被着形成したりする際、セラミック基板1 に自動
機やスクリーン印刷機より外力が印加され該外力が分割
溝2 、特にセラミック基板1 の外周部に位置する分割溝
2 に集中したとしてもセラミック基板1 の外周部におけ
る分離溝2 はその深さが浅く機械的強度が高くなってい
ることから割れを発生することはなく、その結果、セラ
ミック基板1 の各区画に半導体素子や抵抗等を正確、各
確実に搭載するのが可能となるとともに半導体素子等の
電極が接続されるメタライズ配線層3 を正確に被着形成
することができる。
溝2 はその深さがセラミック基板1の外周部において浅
く、中央部において深く形成されており、これによって
セラミック基板1 の各区画に自動機を使用して半導体素
子や抵抗等を搭載したり、或いはスクリーン印刷機を使
用して半導体素子等の電極が接続されるメタライズ配線
層3 を被着形成したりする際、セラミック基板1 に自動
機やスクリーン印刷機より外力が印加され該外力が分割
溝2 、特にセラミック基板1 の外周部に位置する分割溝
2 に集中したとしてもセラミック基板1 の外周部におけ
る分離溝2 はその深さが浅く機械的強度が高くなってい
ることから割れを発生することはなく、その結果、セラ
ミック基板1 の各区画に半導体素子や抵抗等を正確、各
確実に搭載するのが可能となるとともに半導体素子等の
電極が接続されるメタライズ配線層3 を正確に被着形成
することができる。
【００１３】尚、前記分割溝２はセラミック基板１とな
るセラミックグリーンシートに予めカッターナイフ等で
切り込みを入れておくことによって、或いはセラミック
基板１を構成するセラミック材にレーザー光線等により
切り込みを入れることによってセラミック基板１の上面
に格子状に形成される。
るセラミックグリーンシートに予めカッターナイフ等で
切り込みを入れておくことによって、或いはセラミック
基板１を構成するセラミック材にレーザー光線等により
切り込みを入れることによってセラミック基板１の上面
に格子状に形成される。
【００１４】また前記分割溝2 の深さはセラミック基板
1 の中央部においてセラミック基板1 の厚みに対し２０
乃至８５％、セラミック基板１の外周部においてセラミ
ック基板1 の厚みに対し２０％以下としておくとセラミ
ック基板1 の各区画に半導体素子や抵抗等を自動機を使
用して搭載したり、半導体素子等の電極が接続されるメ
タライズ配線層3 をスクリーン印刷機を使用して被着形
成したりしてもセラミック基板１に割れが発生すること
はなく、また同時にセラミック基板１の各区画に半導体
素子等を搭載、或いはメタライズ配線層を被着形成した
後、セラミック基板1 を切断分離して多数個の小型セラ
ミック基板となす際、その切断分離を容易となすことが
でる。従って、セラミック基板１に形成する分割溝２の
深さはセラミック基板1 の中央部においてセラミック基
板1 の厚みに対し２０乃至８５％、セラミック基板１の
外周部においてセラミック基板1 の厚みに対し２０％以
下としておくことが好ましい。
1 の中央部においてセラミック基板1 の厚みに対し２０
乃至８５％、セラミック基板１の外周部においてセラミ
ック基板1 の厚みに対し２０％以下としておくとセラミ
ック基板1 の各区画に半導体素子や抵抗等を自動機を使
用して搭載したり、半導体素子等の電極が接続されるメ
タライズ配線層3 をスクリーン印刷機を使用して被着形
成したりしてもセラミック基板１に割れが発生すること
はなく、また同時にセラミック基板１の各区画に半導体
素子等を搭載、或いはメタライズ配線層を被着形成した
後、セラミック基板1 を切断分離して多数個の小型セラ
ミック基板となす際、その切断分離を容易となすことが
でる。従って、セラミック基板１に形成する分割溝２の
深さはセラミック基板1 の中央部においてセラミック基
板1 の厚みに対し２０乃至８５％、セラミック基板１の
外周部においてセラミック基板1 の厚みに対し２０％以
下としておくことが好ましい。
【００１５】前記分割溝２によって複数の区画に区分さ
れたセラミック基板１はまたその各区画に半導体素子等
の電極が接続されるメタライズ配線層３が被着形成され
ている。
れたセラミック基板１はまたその各区画に半導体素子等
の電極が接続されるメタライズ配線層３が被着形成され
ている。
【００１６】前記メタライズ配線層は例えば、銀- パラ
ジウム(Ag-Pd) 等の金属から成り、セラミック基板1 の
各区画に従来周知のスクリーン印刷法を採用することに
よって被着形成される。
ジウム(Ag-Pd) 等の金属から成り、セラミック基板1 の
各区画に従来周知のスクリーン印刷法を採用することに
よって被着形成される。
【００１７】かくして本発明の多数個取りセラミック基
板によれば、分割溝によって区分された各区画に半導体
素子や抵抗等を自動機を使用して搭載した後、或いは半
導体素子等の各電極が接続されるメタライズ配線層をス
クリーン印刷機等を使用して被着形成した後、分割溝に
沿って切断分離され、これによって製品としての小型セ
ラミック基板の個々に分離される。
板によれば、分割溝によって区分された各区画に半導体
素子や抵抗等を自動機を使用して搭載した後、或いは半
導体素子等の各電極が接続されるメタライズ配線層をス
クリーン印刷機等を使用して被着形成した後、分割溝に
沿って切断分離され、これによって製品としての小型セ
ラミック基板の個々に分離される。
【００１８】次に本発明の多数個取りセラミック基板の
製造方法の一例を図2 に基づき説明する。
製造方法の一例を図2 に基づき説明する。
【００１９】まず図2(a)に示す如く、セラミックグリー
ンシート10を準備する。前記セラミックグリーンシート
10は、例えばセラミック基板1 が酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム(Al 2 O 3 ) 、シ
リカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等か
ら成るセラミック原料粉末に有機溶剤、溶媒を添加混合
して泥漿状となすとともに該泥漿物をドクターブレード
法やカレンダーロール法等によりシート状に成形するこ
とによって得られる。
ンシート10を準備する。前記セラミックグリーンシート
10は、例えばセラミック基板1 が酸化アルミニウム質焼
結体から成る場合、酸化アルミニウム(Al 2 O 3 ) 、シ
リカ(SiO2 ) 、カルシア(CaO) 、マグネシア(MgO) 等か
ら成るセラミック原料粉末に有機溶剤、溶媒を添加混合
して泥漿状となすとともに該泥漿物をドクターブレード
法やカレンダーロール法等によりシート状に成形するこ
とによって得られる。
【００２０】次に前記セラミックグリーンシート10を図
2(b)に示す如く、平板状の基台11上に密着するようにし
て載置させ、しかる後、基台11上のセラミックグリーン
シート10に中央部に凸部を有する円弧状のカッター刃12
を基台11に対し平行に押圧してセラミックグリーンシー
ト10にカッター刃12の形状に対応する円弧状の切り込み
を入れる。
2(b)に示す如く、平板状の基台11上に密着するようにし
て載置させ、しかる後、基台11上のセラミックグリーン
シート10に中央部に凸部を有する円弧状のカッター刃12
を基台11に対し平行に押圧してセラミックグリーンシー
ト10にカッター刃12の形状に対応する円弧状の切り込み
を入れる。
【００２１】次に前記切り込みを入れたセラミックグリ
ーンシート10を基台11より外なすとともにこれを約1600
℃の温度で焼成すれば図2(c)に示す如く、切り込みを分
離溝2 としたセラミック基板1 となる。
ーンシート10を基台11より外なすとともにこれを約1600
℃の温度で焼成すれば図2(c)に示す如く、切り込みを分
離溝2 としたセラミック基板1 となる。
【００２２】尚、本発明は上述の実施例には限定される
ものではなく、本発明の要旨を逸脱市内範囲であれば種
々の変更は可能である。
ものではなく、本発明の要旨を逸脱市内範囲であれば種
々の変更は可能である。
【００２３】
【発明の効果】本発明の多数個取りセラミック基板によ
れば、大面積の平板状セラミック基板を複数の区画に区
分する分割溝の深さをセラミック基板の外周部において
浅く、中央部において深くしたことからセラミック基板
の各区画に自動機を使用して半導体素子や抵抗等を搭載
したり、或いはスクリーン印刷機を使用して半導体素子
等の電極が接続されるメタライズ配線層を被着形成した
りする際、セラミック基板に自動機やスクリーン印刷機
より外力が印加され該外力が分割溝、特にセラミック基
板の外周部に位置する分割溝に集中したとしてもセラミ
ック基板に割れを発生することはなく、その結果、セラ
ミック基板の各区画に半導体素子や抵抗等を正確、各確
実に搭載するのが可能となるとともに半導体素子等の電
極が接続されるメタライズ配線層を正確に被着形成する
ことができる。
れば、大面積の平板状セラミック基板を複数の区画に区
分する分割溝の深さをセラミック基板の外周部において
浅く、中央部において深くしたことからセラミック基板
の各区画に自動機を使用して半導体素子や抵抗等を搭載
したり、或いはスクリーン印刷機を使用して半導体素子
等の電極が接続されるメタライズ配線層を被着形成した
りする際、セラミック基板に自動機やスクリーン印刷機
より外力が印加され該外力が分割溝、特にセラミック基
板の外周部に位置する分割溝に集中したとしてもセラミ
ック基板に割れを発生することはなく、その結果、セラ
ミック基板の各区画に半導体素子や抵抗等を正確、各確
実に搭載するのが可能となるとともに半導体素子等の電
極が接続されるメタライズ配線層を正確に被着形成する
ことができる。
【図１】(a) は本発明の多数個取りセラミック基板の一
実施例を示す平面図であり、(b) は(a) のＸ−Ｘ線断面
図である。
実施例を示す平面図であり、(b) は(a) のＸ−Ｘ線断面
図である。
【図２】(a)乃至(c) は本発明の多数個取りセラミック
基板の製造方法を説明するための各工程毎の断面図であ
る。
基板の製造方法を説明するための各工程毎の断面図であ
る。
１・・・セラミック基板 ２・・・分離溝 ３・・・メタライズ配線層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 1/02
Claims (1)
- 【請求項１】大面積の平板状セラミック基板の少なくと
も一主面に、該セラミック基板を複数の区画に区分する
ごとく分割溝を形成して成る多数個取りセラミック基板
であって、前記分割溝はその深さがセラミック基板の外
周部において浅く、中央部において深い円弧状をなして
いることを特徴とする多数個取りセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264767A JP2922685B2 (ja) | 1991-10-14 | 1991-10-14 | 多数個取りセラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264767A JP2922685B2 (ja) | 1991-10-14 | 1991-10-14 | 多数個取りセラミック基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110213A JPH05110213A (ja) | 1993-04-30 |
| JP2922685B2 true JP2922685B2 (ja) | 1999-07-26 |
Family
ID=17407907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264767A Expired - Fee Related JP2922685B2 (ja) | 1991-10-14 | 1991-10-14 | 多数個取りセラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2922685B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016587A (ja) * | 2006-07-05 | 2008-01-24 | Denso Corp | セラミック積層基板の製造方法 |
| US20110177292A1 (en) * | 2008-06-20 | 2011-07-21 | Hitachi Metals, Ltd. | Ceramic assembled board, method of manufacturing the same, ceramic substrate and ceramic circuit substrate |
-
1991
- 1991-10-14 JP JP3264767A patent/JP2922685B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05110213A (ja) | 1993-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7618843B2 (en) | Method of fabricating multilayer ceramic substrate | |
| JP2003017851A (ja) | 多層セラミック基板の製造方法 | |
| JP3492421B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2922685B2 (ja) | 多数個取りセラミック基板 | |
| JP2001332857A (ja) | 配線基板の製造方法 | |
| JP3878871B2 (ja) | 多数個取りセラミック基板 | |
| JP2003158376A (ja) | セラミックス多層基板の製造方法 | |
| JPS61265898A (ja) | セラミツク配線板の製造法 | |
| JP2001217334A (ja) | 配線基板用多数個取り配列基板の製造方法 | |
| JP2004055957A (ja) | 多数個取りセラミック基板 | |
| JP3801843B2 (ja) | 配線基板の製造方法 | |
| JP2004022958A (ja) | 多数個取りセラミック基板 | |
| JP4048796B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3840146B2 (ja) | 多数個取りセラミック基板 | |
| JP2010056498A (ja) | 多数個取り配線基板 | |
| JP2889293B2 (ja) | 焼結板、その製造方法及び製造装置 | |
| JPH0239586A (ja) | セラミックス回路基板 | |
| JP4552367B2 (ja) | 低温焼成セラミック基板の製造方法 | |
| JP4485142B2 (ja) | チップ部品の製造方法 | |
| JP2005340562A (ja) | 多数個取り配線基板 | |
| JP2004063501A (ja) | 多数個取りセラミック基板およびその製造方法 | |
| JP2001308525A (ja) | 配線基板の製造方法 | |
| JP2001332838A (ja) | 配線基板の製造方法 | |
| JP2003249725A (ja) | 多数個取りセラミック基板 | |
| JPH058971U (ja) | 多数個取りセラミツク基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |