JPH0239586A - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JPH0239586A
JPH0239586A JP19037588A JP19037588A JPH0239586A JP H0239586 A JPH0239586 A JP H0239586A JP 19037588 A JP19037588 A JP 19037588A JP 19037588 A JP19037588 A JP 19037588A JP H0239586 A JPH0239586 A JP H0239586A
Authority
JP
Japan
Prior art keywords
conductive layer
face
board
ceramic
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19037588A
Other languages
English (en)
Inventor
Hideki Sato
英樹 佐藤
Hironori Asai
博紀 浅井
Hiroyuki Ishizuka
石塚 洋幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19037588A priority Critical patent/JPH0239586A/ja
Publication of JPH0239586A publication Critical patent/JPH0239586A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、表裏面の導電層が側面の導電層によって導通
されているセラミックス回路基板に関する。
(従来の技術) 従来から、アルミナなどのセラミックスを回路基板とし
て使用するために、その表面や裏面に導電層を形成する
ことが行われている。
−枚の基板へシステムに近い機能をもたせるためには、
回路素子を膜技術で形成したり複数個の素子を実装する
ため、基板上あるいは基板内で多層配線が必要になる。
また、実装部品を小型化する手段として、エアギャップ
式クロスオーバ、基板の両面配線によるクロスオーバな
どがあり、とくに両面配線を用いると、基板面積の縮小
や立体的なパターン設計が可能となる。
このような両面配線を用いる際に、セラミックス基板の
表凹部導電層と裏面部導電層とを導通させる方法として
は、たとえば表面の素子塔載部の回路と、電源として使
用する裏面とをワイヤーで結び接合させるワイヤーボン
ディングによって導通させる方法、両面配線の線間に貫
通孔を設け、孔内に導電層を形成して電気的に結合させ
るスルーホールによる導通回路の形成、側面に導電層を
形成して表裏面を導通させる方法などが用いられている
(発明が解決しようとする課題) しかしながら、上述したようなワイヤーボンディング法
では裏面部導電層と裏面部導電層とをワイヤーで接合さ
せるために空間的な制約が大きく、また、信頼性が低い
という問題があった。
このほか、スルーホールの形成による導通では、スルー
ホールが微細な貫通孔であるためスルーホール内部への
導電性ペーストの導入が困難で製造コストが高くつくと
いう問題がある。
これらに対し、側面に導電層を形成して表裏面を導通さ
せる方法は、微細加工の必要がなく安価で空間的な制約
もないという利点を有する反面、基板を量産する際、乾
燥、移動などの工程において塗布されたエツジ部が脱落
して回路パターンの切断が起こり、歩留りの低下を招く
という問題があった。
本発明はこのような従来の課題に対処するためになされ
たもので、量産時にエツジ部が壊れにくく、側面の導電
層を保護でき、かつ安価に作製できるセラミックス回路
基板を提供することを目的とする。
[発明の構成] (課題を解決するだめの手段) すなわち本発明は、表面部および裏面部に導電層を育す
るセラミックス基板の前記表面部の導電層と裏面部の導
電層とが側面部に形成された導電層によって導通されて
いるセラミックス回路基板において、前記側面部の導電
層は、前記セラミックス基板の側面に表面と裏面とをつ
なぐように設けられた凹部内に形成されていることを特
徴としている。
本発明に使用するセラミックス基板としてはアルミナ、
ジルコニアなどの酸化物系セラミックス、または窒化ケ
イ素、窒化アルミニウム等の非酸化物系セラセミックス
など、各種のセラミックス焼結体を使用することが可能
で、特に限定はない。
本発明におけるセラミックス基板は、表面部、裏面部、
および側面部に導電層を有するものであり、表面部、裏
面部の導電層は、たとえばMOやWなどの高融点金属を
主成分としTjやMnなどを添加混合したものなど、各
種のメタライズ用組成物を用いて、一般的な手法により
、所要のパターン形状に形成される。
また、側面部の導電層は、上記導電層が形成されたセラ
ミックス基板の表、裏面をつなぐように設けられた凹部
内に形成される。この四部は、側面中央部に形成しても
よいし、側面端部に形成してもよい。また、回路パター
ンに応じて多数の凹部を形成し、それぞれに導電層を形
成するなど、各種の形状を設定することが可能である。
また、この四部の深さは、少なくとも形成する導電層の
厚さより深ければよく、通常はメタライズ層がlO〜2
0μn程度、メツキ層が5μl程度の厚さで形成される
ため、凹部は15μm程度以上、好ましくは25μ石以
上の深さで形成すればよい。
この凹部形成方法としては、所要形状のセラミックス基
板を形成したのちに切削加工によって形成したり、また
、あらかじめセラミックス基板の側面に形成する凹部に
対応した凸部を有する金型を用いて加圧成形を行ったり
、焼結前のグリーンシートの状態で、所望の形状に四部
を切削加工することもできる。
さらに、このほか、本発明のセラミックス回路基板をた
とえばチョコブレイク法による多側取りで量産する場合
、ドクターブレード法によってグリーンシートを作製し
、グリーンシートの状態てスクライブラインを形成する
とともに、スクライブラインによって隣接する個々の基
板に対して四部形成位置に貫通孔を設けることで、同時
に四部を形成することもできる。
この際、スクライブライン上に設ける貫通孔の位置を変
更することで、基板端部に四部を形成することができ、
このほか回路パターンに応じて各種凹部を形成すること
が可能である。
(作 用) セラミックス基板の側面に、表面と裏面とをつなぐよう
に凹部を設け、この凹部内に裏面部導電層と裏面部導電
層とを導通させる導電層を形成することにより、この側
面部の導電層は少なくとも一側端の凸部によって保護さ
れる。したがって、エツジ部の脱落による回路パターン
の切断を防ぎ、歩留りの向上を図ることができる。
(実施例) 次に本発明の実施例を図面を参照しながら説明する。
実施例1 まず、原料粉末として窒化アルミニウムを用い、あらか
じめセラミックス基板の側面に形成する四部に対応した
凸部を有する金型を用いて加圧成形し、常圧で焼結を行
い、第1図に示すように、セラミックス基板1の側面に
、表面と裏面とをつなぐように設けられた、深さ25μ
mの四部2を有するセラミックス基板1を作製した。
次いで、このセラミックス基板1の表面および、裏面に
所要の回路パターンに応じて、MOとTlO2とを主成
分とするペーストを印刷し、同様にして側面にもペース
トを印刷した後、焼成して、裏面部導電層3と、裏面部
導電層(図示省略)と、゛側面部導電層4を形成した。
さらに、このようにして作製した四部2を有するセラミ
ックス基板1を、基板側面に凹部を有していない従来の
基板と比較するため、印刷→メタライズ→バレルメッキ
という工程での歩留りの違いを調べた。その結果を第1
表に示す。
(以下余白) 第  1 表 この結果から、本実施例による基板の方が、メタライズ
層の不良やエツジ部脱落の発生率が低下し、歩留りが向
上することが明らかとなった。
また、表面部と側面部とで構成されるエツジ部に面取り
を施すことによって、さらに、エツジ部の脱落による回
路パターンの切断を防ぐことができる。
実施例2 実施例1と同様な原料を用いて、第2図に示すように、
ドクターブレード法でグリーンシート5を作製した。こ
のグリーンシート5上に、スクライブライン6を形成す
ることによって所要形状の個々の基板5aの位置を規定
し、隣接する2つの基板5aを規定しているスクライブ
ライン6上の中央部付近に貫通孔7を形成し、次いで、
この状態でグリーンシート5を焼成した。次に、実施例
1と同様なメタライズ用ペーストを用い、まず表面部の
回路パターンに応じた印刷とともに、貫通孔7内へも所
要の回路パターンに応じてメタライズ用ペーストを印刷
し、次いで、裏面部の回路パターンに応じた印刷を行っ
た。そして、焼成して導電層を形成した後、スクライブ
ライン6によって分割し、側面の中央部に凹部を有する
セラミックス基板を作製した。
このように、上述したようなチョコブレイクによる方法
を用いると、複数の基板に対して側面の凹部を同時に形
成することができるだけでなく、基板にペーストを印刷
する際、裏面から吸引を行うことで表面と同時に貫通孔
にもペーストを導入することができ、印刷作業を表面十
貫通孔、および裏面、の2回で済ませることができた。
なお、i通孔7の形成位置は様々な場合が考えられ、第
3図は、4つの基板5aを規定しているスクライブライ
ン6の交差部に貫通孔7を形成した例を示している。こ
れにより、基板の端部に凹部を有するセラミックス基板
を作製した。
さらに第4図に示したように貫通孔7をR形状とするこ
とで、基板の各コーナ一部が丸みを持ち、凹部形成とと
もにカケ防止用の面とり同様の効果も得られる。
このことによって基板はさらに壊れにくくなり、歩留り
の向上を図ることができる。
[発明の効果] 以上説明したように、本発明のセラミックス回路基板は
、表面と裏面とをつなぐように設けられた側面の凹部内
に導電層が形成されているため、この導電層を少なくと
も一側端の凸部によって保護することができる。したが
って、エツジ部の脱落による回路パターンの切断や、メ
タライズ不良を防ぎ、工程内での歩留りの向上を図るこ
とができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す図、第2図、第3図お
よび第4図は本発明のセラミックス回路基板を量産する
際の状態をそれぞれ示す図である。 1・・・・・・・・・セラミックス基板2・・・・・・
・・・凹部 3・・・・・・・・・裏面部導電層 4・・・・・・・・側面部導電層 5・・・・・・・・・グリーンシート 5a・・・・・・個々の基板 6・・・・・・・・・スクライブライン7・・・・・・
・・・貫通孔 出願人      株式会社 東芝

Claims (1)

    【特許請求の範囲】
  1. (1)表面部および裏面部に導電層を有するセラミック
    ス基板の前記表面部の導電層と裏面部の導電層とが側面
    部に形成された導電層によって導通されているセラミッ
    クス回路基板において、前記側面部の導電層は、前記セ
    ラミックス基板の側面に表面と裏面とをつなぐように設
    けられた凹部内に形成されていることを特徴とするセラ
    ミックス回路基板。
JP19037588A 1988-07-29 1988-07-29 セラミックス回路基板 Pending JPH0239586A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19037588A JPH0239586A (ja) 1988-07-29 1988-07-29 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19037588A JPH0239586A (ja) 1988-07-29 1988-07-29 セラミックス回路基板

Publications (1)

Publication Number Publication Date
JPH0239586A true JPH0239586A (ja) 1990-02-08

Family

ID=16257133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19037588A Pending JPH0239586A (ja) 1988-07-29 1988-07-29 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JPH0239586A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263972A (ja) * 1988-12-09 1990-10-26 Hashimoto Kasei Kogyo Kk フッ化不動態膜が形成された金属材料、その金属材料を用いたガス装置、並びに該フッ化不動態膜の形成方法
JP2002198460A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 多数個取り配線基板
JP2011091411A (ja) * 2010-11-08 2011-05-06 Kyocera Corp 電子部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100782A (en) * 1980-12-15 1982-06-23 Sony Corp Method of forming connector between front and back surface patterns in ceramic substrate
JPS58123795A (ja) * 1982-01-19 1983-07-23 アルプス電気株式会社 回路基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100782A (en) * 1980-12-15 1982-06-23 Sony Corp Method of forming connector between front and back surface patterns in ceramic substrate
JPS58123795A (ja) * 1982-01-19 1983-07-23 アルプス電気株式会社 回路基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263972A (ja) * 1988-12-09 1990-10-26 Hashimoto Kasei Kogyo Kk フッ化不動態膜が形成された金属材料、その金属材料を用いたガス装置、並びに該フッ化不動態膜の形成方法
JP2002198460A (ja) * 2000-12-27 2002-07-12 Kyocera Corp 多数個取り配線基板
JP2011091411A (ja) * 2010-11-08 2011-05-06 Kyocera Corp 電子部品

Similar Documents

Publication Publication Date Title
KR20000049183A (ko) 지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법
JP4163200B2 (ja) セラミックパッケージ及びその製造方法、多数個取り用セラミックパッケージ及びその製造方法
US4525597A (en) Ceramic leadless packages and a process for manufacturing the same
JP2000138455A (ja) セラミック多層基板の製造方法
KR20010067367A (ko) 복합 적층체 및 그 제조 방법
JPH0239586A (ja) セラミックス回路基板
JP4277012B2 (ja) 多数個取り配線基板
JP2001332857A (ja) 配線基板の製造方法
US7156935B2 (en) Method of manufacturing ceramic laminated body
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
JP2003158376A (ja) セラミックス多層基板の製造方法
JP2003273272A (ja) セラミック基板及びその製造方法
JPS61265898A (ja) セラミツク配線板の製造法
JP3058999B2 (ja) 目白配置配線基板
JP2001167914A (ja) 絶縁基板の分割溝形状
JPH09306710A (ja) チップネットワーク電子部品
JP2001044599A (ja) 多数個取りセラミック配線基板の製造方法
JPH02267989A (ja) セラミック回路基板およびその製造方法
JP3115706B2 (ja) 目白配置配線基板の製造方法
JP3325483B2 (ja) サーマルヘッド用グレーズ基板の製造方法
JPH06244559A (ja) セラミックス多層基板の製造方法
JPH04116892A (ja) 多層セラミック基板およびその製造方法
JP2005243704A (ja) 連結セラミック配線基板およびその製造方法
JP2004022958A (ja) 多数個取りセラミック基板
JPH10156821A (ja) 分割溝を有するセラミック基板及びこれを用いた抵抗器