KR20000049183A - 지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법 - Google Patents

지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법 Download PDF

Info

Publication number
KR20000049183A
KR20000049183A KR1019990703278A KR19997003278A KR20000049183A KR 20000049183 A KR20000049183 A KR 20000049183A KR 1019990703278 A KR1019990703278 A KR 1019990703278A KR 19997003278 A KR19997003278 A KR 19997003278A KR 20000049183 A KR20000049183 A KR 20000049183A
Authority
KR
South Korea
Prior art keywords
green tape
ceramic
glass
cavity
multilayer
Prior art date
Application number
KR1019990703278A
Other languages
English (en)
Other versions
KR100521231B1 (ko
Inventor
아틴가날 나라야나스워미 스리램
배리 제이 쌀러
아쇼크 엔. 프라부
Original Assignee
윌리암 제이. 버크
사르노프 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암 제이. 버크, 사르노프 코포레이션 filed Critical 윌리암 제이. 버크
Publication of KR20000049183A publication Critical patent/KR20000049183A/ko
Application granted granted Critical
Publication of KR100521231B1 publication Critical patent/KR100521231B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/0023—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality around holes, apertures or channels present in at least one layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

패턴화된 그리테이프 다층 층상 적층물(130)은 스크린 인쇄법 또는 분무법에 의해 세라믹 잉크(108)을 그린테이프 적층물위에 도포함으로써 패턴(120)의 치수를 유지하면서 소성될 수 있다. 복잡한 패턴은 적층물들을 함께 층상으로 적층시키기 전에 하나 이상의 그린테이프 적층물(100)내에 개구(120)를 펀칭함으로써 그린테이프내에 형성될 수 있다.

Description

지지대상의 소성 다층 회로판의 공동 치수를 제어하는 방법 {METHOD TO CONTROL CAVITY DIMENSIONS OF FIRED MULTILAYER CIRCUIT BOARDS ON A SUPPORT}
세라믹 다층 회로판은 전기장치용 회로로 다년간 사용되어 왔다. 상기 회로판들은 그린 테이프(green tape)를 형성하도록 유기질 결합제와 함께, 약 1000℃ 이하의 저 점화온도를 갖는 실투성 유리(devitrifying glasses) 및/또는 세라믹 분말을 주조함으로써 제조된다. 도전성 금속회로는 스크린 인쇄법에 의해 그린 테이프상에 형성된다. 이들 그린 테이프들은 다층 회로 적층물을 형성하도록 서로 적층될 수 있다. 각각의 그린 테이프층 상의 회로들은 그린 테이프내에 구멍을 형성하도록 펀칭되어 도전성 재료들로 충전된 구멍들에 의해 전기적으로 접속된다. 그후, 상기 그린 테이프들은 서로 정렬되고 압축되거나 적층되며 유기질 물질을 제거하고 유리를 소결하기 위해 소성된다.
더욱 최근에, 상기 그린 테이프 층은 다층 유리/세라믹 회로판의 전기, 기계 및 열적 특성을 개선하기 위해서 도전성 금속 지지기판상에 정렬되어 왔다. 상기 다층 세라믹 그린 테이프는 접합유리에 의해 지지기판에 부착된다. 접합유리의 적합한 선택으로 그린 테이프 층을 도전성 지지대에 부착시킬 수 있고 소성공정중 그린 테이프의 x 및 y측 방향으로의 수축을 억제할 수 있다. 소성공정중 체적비로 약 20%까지 수축하는 상기 그린 테이프는 단지 z축, 즉 지지기판에 대한 수직방향으로만 수축한다. 이는 그린 테이프 적층물과 지지기판 사이의 정렬 문제점을 제거하여 모든 기판특성에 대한 구멍의 허용공차를 개선한다.
소성후 실리콘 칩과 같은 소자들이 놓이는 그린 테이프내에 공동을 형성하도록 그린 테이프 적층물을 패턴화하는 것이 바람직한 경우에, 상기 지지기판을 제공하는 것에 의해 소성공정중의 공동의 수축 및 변형이 감소된다. 종래기술에는 도 1a 내지 도 1d에 도시한 바와같은, 소성공정중의 변형을 제한하고 공동을 형성하기 위한 공정들이 설명되어 있다.
도 1a에는 내부에 형성된 공동(24)을 갖는 그린 테이프층 적층물(22)이 도시되어 있다. 상기 그린 테이프층 적층물(22)은 지지기판(26)에 지지되어 있으며 비-소성 세라믹 재료로 제조된 상층(28)을 가진다. 이러한 세라믹 재료는 알루미나와 같은 높은 소결온도를 가진다.
공동(24)의 크기와 동일한 크기의 기계가공된 세라믹 인서트(29) 또는 공동 플러그가 도 1b에 도시한 바와같은 적층 및 소성 단계중의 공동의 크기를 유지하기 위해 공동(24)내에 놓인다.
도 1c에 도시한 바와같이, 상기 층상 적층물의 소성 및 인서트(29)의 제거후에, 상기 소성 층(32)은 단지 두께방향으로만 수축하며 상기 상층(28)은 소성 적층물(32) 위에 여전히 걸쳐진 상태로의 접촉상태를 유지한다. 지금 상태에서 상기 층(28)은 분말화된 세라믹을 포함한다. 상기 공동(24)은 개선된 칫수 안정성을 가지며 본래의 공동과 거의 동일한 칫수를 가진다.
도 1d는 상층 세라믹 층과 기계가공된 인서트를 제거한 후의 소성된 그린 테이프 적층물을 도시한다. 내부에 공동(24)을 갖는 소성 적층물(32)은 기판(26)에 부착된다.
그러나, x 및 y방향으로의 수축이 전술한 공정에 따라 현저하게 줄어들지라도, 소성공정중 측방향으로의 약간의 수축은 여전히 존재하며 소성공정중에 그린 테이프 내에 형성된 공동의 크기와 형상을 유지하는 것이 어렵다. 소성공정중 공동의 벽들이 내측으로 휘어져 소성 공동이 그린 테이프내에 최초 펀칭된 공동보다 작아지기 때문에 변형이 발생한다. 높은 점화온도를 갖는 세라믹으로 제조된 공동 플러그가 수축을 방지하기 위한 또다른 시도로 소성공정 이전에 공동내에 놓이게 되면, z 방향으로 여전히 발생될 수축에 의해 공동 벽의 변형을 초래하며 소성공정중에 수지와 유리의 유동으로 인해 공동의 벽과 바닥의 평탄도를 유지하는 것이 어렵게 된다. 세라믹 플러그 또는 인서트를 사용하면, 이들을 개별적으로 형성해야 하며 또한, 소성공정중에 공동으로부터 개별적으로 제거해야 해야 하는 단점을 초래한다. 이러한 요건들은 패턴화된 다층 인쇄 회로판를 제조하기 위한 다수의 공정단계를 추가해야 되므로 그러한 공정을 위한 추가의 비용을 소요해야 한다. 그러나, 소성 수축율은 단지 약간만 개선되며 측방향으로 수축은 여전히 발생되는 단점이 있다.
따라서, 패턴화된 다층 그린 테이프 적층물의 층상 적층 및 소성 공정중의 칫수 제어 및 변형 제어를 위한 개선된 방법이 요구되고 있다.
발명의 개요
본 출원인은 유기질 운반체와 혼합된 세라믹 분말을 포함하는 적합한 세라믹 조성물을 패턴화된 그린 테이프 적층물의 노출 표면 또는 표면들 위에 도포하고나서 각각의 적층물을 층상으로 적층하는 것에 의해 소성공정중의 공동의 칫수를 제어할 수 있음을 알아냈다. 복잡한 패턴은 제 1 다층 적층물로 하나의 패턴을 코팅, 층상 적층 및 펀칭하고, 제 2 다층 적층물로 다른 패턴을 층상으로 적층하고, 또한 패턴화된 적층물을 층상으로 적층함으로써 형성된다. 세라믹 유기질의 운반체 조성물은 최종 적층된 적층물이 모든 노출구역에 피복되도록 도포된다. 게다가, 공동을 형성하는 이러한 개선된 방법은 공동 벽의 변형 및 금속 지지기판상의 소성된 다층 회로판의 엣지와 바닥벽의 편평도 결핍과 관련된 문제점들을 제거한다.
또한, 본 발명은 칫수 제어능력이 개선된 공동을 내부에 갖는 본 발명에 따른 공정에 따라 제조되는 소성된 패턴화 다층 세라믹 회로판 및 팩키지를 포함한다.
본 발명은 소성(燒成)공정중 지지대상의 패턴화된 다층 회로판의 치수를 제어하기 위한 방법 및 상기 방법에 따라 제조된 물품에 관한 것이다.
도 1a 내지 도 1d는 지지기판상의 패턴화된 다층 적층물의 칫수 제어를 수행하는 종래기술에 따른 공정단계를 도시하는 도면이며,
도 2a 내지 도 2f는 내부에 형성된 패턴을 갖는 소성된 다층 인쇄회로판을 형성하는데 사용된 본 발명의 공정단계를 도시하는 도면이며,
도 3a 내지 도 3d는 본 발명의 공정에 따라 제조될 수 있는 다양한 패턴의 실시예를 도시한 도면이며,
도 4는 본 발명의 다른 실시예이다.
패턴화된 다층 그린 테이프의 노출면상에 도포될 수 있는 세라믹 유기질의 운반체 조성물은 공동과 같은 패턴들이 소성공정중에 복잡한 특성을 가질지라도 칫수의 안정성을 개선한다.
상기 운반체 조성물은 패턴화된 그린 테이프 적층물에 다양한 방법으로 도포될 수 있다. 즉, 스크린 인쇄법에 의해 도포될 수 있는 후막 잉크가 형성될 수 있으며, 이소프로판올과 같은 용매와 세라믹 분말의 분무가능한 혼합물이 형성될 수 있으며, 또한 층상으로 적층된 그린 테이프 다층과 유사한 그린 테이프 혼합물이 상기 패턴화된 층위에 주조, 패턴화 및 위치될 수 있다. 상기 그린 테이프 층상의 인쇄회로는 일반적으로 스크린 인쇄법 또는 분무 단계와 같은 방법에 의해 영향을 받지 않는다. 그러나, 매우 조밀한 회로가 상층 또는 패턴화된 개구의 엣지에 도포되는 경우에, 본 발명의 스크린 인쇄가능한 세라믹 잉크는 음각 회로패턴인 패턴으로 도포되므로 회로패턴 사이의 공간을 채우는 스크린 인쇄가능한 잉크와 회로패턴을 포함하는 평탄한 층을 발생한다.
세라믹 유기질의 운반체 조성물을 형성하는데 유용한 세라믹 분말은 유리, 결정질 또는 예비소성된 유리와 같은 고융점 분말 세라믹과의 혼합물 또는 이들 단독물, 산화 티타늄 또는 산화 알루미늄으로 제조될 수 있다. 예를들어, 높은 점화온도를 갖는 알루미나 단독 분말은 세라믹-유기질의 운반체 조성물을 형성하는데 사용될 수 있다. 상기 운반체 조성물내에 존재하는 유리와 고융점 세라믹의 양들은 폭넓게 변화할 수 있다. 세라믹 운반체 조성물의 세라믹 또는 유리는 적어도 그린 테이프의 유리의 점화온도만큼 높아야 한다. 단지 비-소성 유리가 의도하는 세라믹-유기질 운반체 조성물로 사용되면, 상기 유리는 그린 테이프를 형성하는데 사용된 유리보다 높은 온도에서 점화된다. 그러나, 동일한 성분의 혼합물과 같이 비소성 및 소성 유리들이 사용되면 상기 유리는 그린 테이프를 형성하는데 사용된 것과 동일한 것 일 수 있다. 비-소성 유리를 사용하면, 유리분말과 혼합된 미세하게 분할된 산화 티타늄의 약 15 중량% 만큼 작게 소성단계를 통해 내부에 형성된 공동 패턴을 갖는 그린테이프 다층 적층물의 칫수 안정성을 개선할 수 있다. 바람직하게, 세라믹-유기질의 운반체 조성물을 형성하는데 사용된 유리는 그린 테이프를 형성하는데 사용된 유리와 동일하므로 점화 스케쥴 및 점화온도가 조화될 수 있다.
스크린 인쇄가능한 잉크는 적합한 유기질 운반체와 결합시켜 전술한 유리 또는 유리/세라믹 혼합물로 제조될 수 있다. 스크린 인쇄가능한 잉크는 공지되어 있으며 수지 결합제 용액과 용매로 제조될수 있다. 적합한 수지 결합제는 에틸렌 셀룰로스와 같은 셀룰로스 유도체, 및 폴리아크릴, 폴리메타크릴레이트, 폴리에스터, 폴리올레핀 등의 합성수지이다. 적합한 용매로는 텍사스 이스트만 컴파니의 텍사놀이라는 상표하에 시판되는 송엽류(pine oil), 테르피네올, 부틸 카르비톨 아세테이트, 2,2,4-트리메틸-1,3-펜타네디올 모노이소부틸레이트 등이다. 유기질 운반체는 수지 결합제 중량비의 약 5 내지 약 25%를 함유하는 것이 바람직하다. 유기질 운반체로는 또한, 계면활성제, 및/또는 레시틴과 같은 농화제를 함유할 수 있다. 결과적인 스크린 인쇄가능한 세라믹 잉크는 모든 적층된 그린 테이프 적층물을 층상으로 적층한 후에 노출될 표면을 피복하도록 패턴화된 다층 적층물상에 인쇄된다.
분무가능한 세라믹-유기질의 운반체 조성물은 세라믹 분말은 이소프로판올과 같은 용매와 혼합하여 그린 테이프 적층물에 도포함으로써 수행될 수 있다.
본 발명은 도면들을 참조하여 더욱 상세히 설명된다. 도 2a 내지 도 2f는 본 발명에 따른 공정의 일 실시예에 따른 여러 단계들을 도시한다.
도 2a는 3개의 그린 테이프 층(102,104,106) 및 그 위에 본 발명의 스크린 인쇄가능한 잉크층(108)을 갖는 적층된 그린테이프 다층 적층물(100)을 도시한다. 상기 층(102,104,106)들은 층상 적층물을 형성하기 위한 적합한 압력과 온도에서 프레스 가공에 의해 적층된다. 공동(120)은 도 2b에 도시한 바와같이, 다층 적층물(100)을 관통하도록 펀칭됨으로써 형성된다.
도 2c는 또한 유사한 온도와 압력에서 층상으로 적층되는 3개의 그린테이프 층(124,126,128)을 갖는 3개의 층상 적층물(122)을 도시한다.
층상 적층되고 펀칭된 적층물(100)은 도 2d에 도시한 바와같은 패턴화된 층상 적층물(130)을 형성하도록 상기 층상 적층물(122)과 정렬 및 층상 적층된다. 또한, 조합된 패턴화 적층물(130)은 정렬되고 금속 지지기판(132)에 적층되어 도 2e에 도시한 바와같이 지지기판(132)상에 패턴화된 다층 그린 테이프 적층물(134)을 형성한다. 개별적인 층상 적층단계는 지지기판(132)상에 최종적으로 형성된 다층 적층물(134)의 칫수 안정성에 기여한다.
그후, 지지기판(132)상의 다층 그린테이프 적층물(132)은 세라믹-유기질 운반체 조성물과 그린테이프내의 유기질 재료를 제거하고 유리를 소결시키도록 소성된다. 그후, 수세에 의해 소성된 상부 세라믹층(108)이 제거되어 도 2f에 도시한 바와같은 개선된 칫수 안정성을 갖는 패턴화된 다층 회로판(136)이 형성된다. 공동(120)의 형상과 칫수는 층상적층 및 소성단계 동안 일정하게 유지된다. 상기 칫수는 본 발명에 따라 약 0.02% 이내로 소성단계 이전에도 유지될 수 있다.
상기 층상적층단계는 일반적으로 개별적인 그린 테이프 적층물을 압축함으로써 수행된다. 층상적층화에 필요한 하중은 층상화되는 그린테이프 적층물의 면적 및 그린테이프의 조성에 따라 변화한다. 한 예로서, 낮은 점화온도를 갖는 불투명 유리로 제조된 그린 테이프 적층물은 약 185℉의 온도에서 약 1시간 동안 상기 적층물을 예열한 후에 1000-3000파운드의 하중하에서 적층된다. 그러나, 다른 그린 테이프 재료들은 상이한 적층압력 및/또는 온도를 필요로 할 수 있다.
적합하게, 압축은 약 2분의 총 가열시간 동안 적층물의 각각의 측면상에서 30초 동안 수행된다. 압축된 하나 이상의 층상 적층물의 엣지를 절단한 후에, 적층물들은 약 1분동안 약 185℉로 가열되어 금속 지지기판과 정렬된다. 예비 층상적층물과 금속 지지기판은 총 2분간의 별도의 가열시간 동안에 각각의 측면을 30초 동안 가열하면서 500파운드의 하중하에서 접합 유리층에 의해 함께 접합된다. 조합된 층상 지지 적층물은 종래의 방법으로 소성된다. 따라서, 각각의 다층 적층물 성분, 및 그린테이프의 최종 적층물과 지지물은 별도로 형성되어 소성된 적층물의 칫수 안정성을 개선한다.
다수의 패턴으로 형성되고 층상으로 적층된 패턴화된 그린테이프 층의 여러 실시예들이 도 3a 내지 도 3d에 도시되어 있다.
도 3a는 일부의 지지기판(206)이 노출되어 있는 지지기판(206)상의 그린테이프 층(204)내에 있는 개구(202)의 간단한 패턴을 도시하고 있다. 본 발명의 세라믹-유기질 조성물은 그린 테이프 층(204)의 표면(205)상에 피복된다.
도 3b는 그린 테이프 층(204)의 일부가 개구(202)를 덮고 있어서 개구가(202)가 지지기판(206)으로 연장하고 표면(207)이 노출되어 있는 다른 실시예를 도시하고 있다. 그러한 경우에, 본 발명의 세라믹-유기질 조성물은 적어도 그린 테이프층(204)의 표면상에 도포된다.
도 3c는 더욱 복잡한 또다른 실시예를 도시한다. 제 1 그린 테이프 층(204)은 지지기판(206)상에 층상으로 적층되고 위치된다. 폭(d1)을 갖는 지지기판(206)의 일부가 노출된다. 보다 넓은 폭(d2)의 펀칭개구를 갖는 제 1 그린테이프 적층물(207)이 층상으로 적층되어 표면(209)과 두 개의 릿지(208,210)를 노출한다.
도 3d는 상부면(209)과 릿지(208,210)상에 도포된 세라믹-유기질 조성물(212)과 조합된 도 3b 및 도 3c의 패턴화된 적층물을 도시한다.
도 4는 폭(d1) 또는 직경의 개구 및 노출면(101)위에 스크린 인쇄가능한 잉크(403)을 갖는 제 1 층상 적층물(402)과, 폭(d2) 또는 직경의 개구 및 노출 구역 또는 릿지(405,406)위에 스크린 인쇄가능한 잉크(403)를 갖는 제 2 층상 적층물(404), 및 폭(d3) 또는 직경의 개구 및 노출 구역 또는 릿지(407,409)위에 스크린 인쇄가능한 잉크(403)를 갖는 제 3 층상 적층물(408)을 포함하는 또다른 예비 소성된 복잡한 패턴의 그린 테이프 층상 적층물을 도시한다.
전술한 패턴의 예는 층상의 그린 테이프 적층물로 형성될 수 있는 패턴들의 예이나 많은 다수의 예들이 최종 용도에 따라 바람직하게 형성될 수 있다. 예를들어, 매설된 공동은 그린 테이프내에 공동을 형성하고 그 위에 비패턴화된 그린 테이프 적층물을 형성함으로써 제조될 수 있다. 소성공정중, 최초에는 그린 테이프내의 유리가 다공성이므로 유기질 재료는 조밀화 이전에 상부 그린 테이프층을 통해 유출될 수 있다.
따라서, 본 발명의 방법은 간단한 공정을 사용하여 우수한 칫수 안정성을 갖는 개구 및 복잡한 패턴을 형성할 수 있다. 용이하게 도포된 억제층을 제공함으로써 다양한 개구의 형상과 크기를 달성할 수 있으며 복잡한 회로패턴이 노출 및 평탄화되어 소성공정중에 이들 패턴을 유지한다. 다수의 층 또는 그린테이프 적층물을 예비 적층화함으로써 비적층화 그린 테이프보다 상기 적층물들을 처리하기 용이하며 전체 생산량이 향상된다.
필요하다면, 금속 피막들은 화이트 필(white fill)과 같은 소정의 금속으로 피복된 투울(tool)들이 상기 공동내측으로 분무, 페인팅 또는 삽입되어 상기 피막들이 그린 테이프 적층물내에 형성된 패턴의 벽과 릿지에 유지될 수 있게 함으로써 상기 개구내에 도포될 수 있다.
전술한 금속 적용예는 공동내에 놓인 집적회로를 RF 차폐하여 주위의 다층 세라믹 인쇄회로 층 또는 인접 공동내의 인접 집적회로와 상기 집적회로를 절연시키기 위한 예로도 유용하다. 와이어 및 외측 와이어 접착이 수행된 후에 외측 금속 리드가 집적회로를 포함하는 공동위에 납땜되어 주변 인쇄회로 또는 인접 공동내의 다른 인접 집적회로에 의해 발생된 전기간섭으로부터 집적회로를 격리한다. 종래의 초단파 차폐는 본 발명의 공정의 일반적인 원리를 사용하여 수행될 수도 있다. 적층물을 통해 금속 지지기판에 연결된 바이어스가 그린테이프 적층물내에 형성된다.
모든 전술한 단계는 소성단계 이전에 수행되어 소성단계 후에, 바람직한 칫수 안정성을 갖는 공동이 다층 인쇄회로판, 필요시 금속피막, 및 단일 소성단계로 지지기판에 부착된 부착물들에 형성된다.
따라서, 복잡한 패턴들은 하나의 적층물내에 어떠한 용적을 갖는 패턴 또는 개구를 형성하고 이들을 층상으로 적층시키며, 다른 적층물내에 다른 용적을 갖는 다른 패턴을 형성하고 이들을 층상으로 적층시키며, 상기 층상 적층물들을 서로에 대해 또한 사용되었다면, 지지기판에 대해 정렬시킴으로써 그린테이프 적층물내에 형성될 수 있다. 또한, 하나 이상의 층상 그린테이프 적층물이 패턴화된 그린 테이프 적층물 상하에 비패턴화될 수 있다. 그러한 경우에, 상기 스크린 인쇄가능 및 분무가능한 잉크가 모든 노출된 그린테이프 표면에 도포된다.
모든 노출 표면상에 스크린 인쇄가능하거나 분무가능한 잉크 층을 갖는 조합된 층상 및 피복 적층물들은 종래의 방법에 따라 하나의 공정단계로 소성된다. 일반적으로 다층 층상 적층물들은 4-6시간의 주기로 가열되고 약 15-45분동안, 사용된 유리에 따라 일반적으로 800-1000℃의 피크 온도로 유지된다.
본 발명의 용도에 적합한 스크린 인쇄가능한 잉크는 다음과 같이 준비된다. 잉크 운반체는 에틸 셀룰로스 수지,테르피네올 및 부틸 카르비톨 용매로 이루어지는 8.0 그램의 제 1 혼합물로 제조될 수 있다. 다른 적합한 잉크 운반체는 테르티네올 및 부틸 카르비톨 용매에 8.0그램의 에틸셀룰로스를 혼합한 후에 0.2 그램의 레시틴과 2.0그램의 부틸 카르비톨이 추가된 혼합물로 제조된다. 어느 하나의 수지 용매 혼합물이 20.0 그램의 소정의 유리 또는 세라믹과 혼합된다. 상기 스크린 인쇄가능한 잉크의 컨시스턴시(consistency)는 잉크내의 유기질 용매의 양을 조절함으로써 조절될 수 있다.
그린테이프 조성물은 124.0 그램의 마그네슘 산화물과 80.0그램의 알루미늄 산화물과 188.0그램의 실리콘 산화물과 4.0그램의 붕소 산화물 및 4.0그램의 인 과산화물로 이루어진 190그램의 제 1 유리와, 136그램의 마그네슘 산화물과 52.0그램의 알루미늄 산화물과 200.0 그램의 실리콘 산화물 및 12.0그램의 붕소 산화물, 및 2.0그램의 코디어라이트로 구성된다. 상기 무기질 유리/세라믹은 43그램의 적합한 수지용매 혼합물과 함께 혼합된다.
상부에 본 발명에 따른 스크린 인쇄가능한 잉크층을 갖는 3개의 그린테이프 층은 1분동안 185℉에서 예열하고 1000파운드 하중하에서 각각의 측면을 30초동안 가열함으로써 층상으로 적층된다.
바람직한 공동패턴이 테이프 적층물내에 펀칭된다. 전술한 그린테이프의 3개의 추가층은 185℉에서 1분동안 예열하고 300파운드의 하중하에서 각각의 측면을 30초동안 가열함으로써 층상으로 적층된다. 상기 층상 적층물은 지지기판상에 정렬 및 적층된다.
공동의 칫수 제어는 상기 소성단계 중에 삽입물 또는 공구의 필요없이 유지되므로 다층 인쇄회로 적층물을 형성하기 위한 비용이 감소된다.
본 발명은 다음의 실시예 및 제어방법을 참조로 더욱 상세히 설명되나 본 발명은 이러한 설명에 한정되지 않는다고 이해해야 한다.
3개의 스크린 인쇄가능한 잉크들이 준비된다. 사용된 유리들은 그린 테이프를 형성하기 위해 사용된 것과 동일하다.
잉크 A는 분말화된 예비결정질 유리 및 1.0그램의 수지용매 혼합물과 0.2그램의 레시틴으로 이루어진 그린테이프를 비소성화한 유리를 각각 10그램의 동일한 중량비로 함유하는 혼합물로 제조된다.
잉크 B는 3.0그램의 초미세 티타늄 산화물과 혼합된 17.0그램의 그린테이프 유리를 사용하는 것을 제외하면 동일한 방법으로 제조된다.
잉크 C는 입도가 약 11μ인 14.0그램의 알루미나 및 6.0그램의 비소성 유리를 사용하는 것을 제외하면 동일한 방법으로 제조된다.
실시예 1-2
상기 잉크 A 및 B는 도 2d에 도시한 바와같이 다층 테이프상에 각각 스크린 인쇄되며 그 적층물들은 동 피복된 몰리브데늄 지지기판상에 동시소성된다. 실시예 1 및 2에서, 다층 적층물은 한측면당 225mils의 정방형 공동을 갖도록 펀칭된다.
스크린 인쇄된 잉크 A를 갖는 다층 적층물을 소성한 후에 공동의 평균크기는 226.91±0.37(약 0.85% 팽창률)였다.
실시예 2에서, 잉크 B가 사용되었다. 소성된 평균 공동크기는 227.29±0.67 mil(약 1.0% 팽창률)이었다.
실시예 3
잉크 C로 스크린 인쇄된 실시예 1과 같이 그린테이프 적층물은 도 3c에 도시한 바와같이 16 개의 정방형 공동을 갖는 복잡한 패턴을 형성하도록 펀칭된다. 제일 좁은 폭(d1)의 개구는 면당 240mil의 폭을 가지며 깊이(h1)를 가진다. 보다 넓은 폭(d2)의 개구는 면당 180mil의 폭을 갖도록 기판(206)을 통해 관통된다.
스크린 인쇄된 유리/세라믹 재료를 소성 및 제거한 후에, 좁다란 폭의 개구의 평균 공동크기는 240.99±0.50mil(약 0.41% 팽창률)였다. 보다 넓은 폭(d2)의 소성된 평균 공동크기는 181.18±0.51 mil(약 0.66% 팽창률)였다.
비교 실시예
스크린 인쇄가능한 잉크가 없는 실시예 1의 그린 테이프 적층물이 24개 공동의 225 mil/측면 의 패턴을 형성하도록 펀치된다. 일군의 그린 테이프 적층물은 상기 공동내에 삽입되는 공동 플러그를 가진다. 상기 펀칭되고 소성된 공동의 크기가 아래에 제시되어 있으며 소성공정중 내부에 삽입된 알루미나 공동 플러그를 갖는 공동과 비교되었다.
펀칭된 크기(mils) 소성된 크기(mils) 팽창률(%) 플러그의 사용시,소성된 크기 수축율(%)
180 200±6 11.1 178±3 약 3
225 250±6 11.1
240 255±6 6.25 235±3 약 3
이와같이, 본 발명의 방법은 소성공정중 공동크기에 대한 매우 미세한 허용공차를 유지하며 소성공정중의 칫수의 최대 및 최소 차이값을 평균하면 0.5% 이내이다. 칫수의 변화는 수축 방향이라기 보다는 항상 팽창방향이다. 비교 실시예에서, 6 내지 11%의 평균 칫수 변화율을 갖는 비코팅된 적층물의 제어시 비 보호된 공동이 소성중 훨씬 더 많이 팽창됨을 알 수 있다.
본 발명의 잉크를 패턴화된 다층 적층물의 노출부에 스크린 인쇄하는 것에 의해 층상 적층공정, (지지기판상에)동시 적층공정 및 소성공정 단계를 통해 패턴 릿지 및 (있다면)바닥 층의 편평도를 유지할 수 있게 한다.
특히 조밀한 회로가 패턴화된 다층 적층물의 상부 및 릿지상에 사용되는 경우에 본 발명의 잉크는 음각의 회로패턴인 하나의 패턴으로 스크린 인쇄될 수 있다. 따라서 전체의 소성단계에 걸쳐 평탄한 층의 회로와 잉크가 얻어 질 수 있다. 그러한 경우에, 적어도 약 30 중량% 이상의 결정질 또는 예비 소성된 유리가 본 발명의 스크린 인쇄가능한 잉크를 제조하기 위해 사용되는 것이 바람직하다.
비록 본 발명을 특정 실시예를 참조하여 설명하였지만, 본 기술분야의 숙련자들이 알고 있는 바와같은, 사용된 재료 및 소성공정상의 다양한 변경이 있을 수 있을 수 있으며 이들도 본 발명의 범주내에 있다고 이해해야 한다. 본 발명은 첨부된 청구범위의 사상에 단지 한정되어 있을 뿐이다.

Claims (13)

  1. 내부에 공동을 갖는 다층 인쇄 회로판의 제조방법으로서,
    a) 낮은 점화온도를 갖는 유리/세라믹 분말과 유기질 운반체로 이루어진 조성물을 내부에 공동을 갖는 층상으로 적층된 다층 세라믹 그린테이프 적층물에 도포하는 단계, 및
    b) 상기 세라믹 그린테이프의 점화온도 이상으로 소성하는 단계를 포함하는 것을 특징으로 하는 내부에 공동을 갖는 인쇄 회로판의 제조방법.
  2. 제 1항에 있어서, 상기 층상의 다층 그린테이프 적층물은 지지기판에 접합되는 것을 특징으로 하는 내부에 공동을 갖는 인쇄 회로판의 제조방법.
  3. 다층 인쇄 회로판내에 복잡한 패턴을 형성하는 방법으로서,
    a) 복수의 세라믹 그린테이프 적층물을 개별적으로 적층하는 단계와,
    b) 하나 이상의 상기 적층물내에 공동을 형성하는 단계와,
    c) 상기 적층물을 함께 정렬하고 적층하는 단계와,
    d) 유기질 운반체내의 유리/세라믹 조성물을 상기 층상 적층물의 표면에 도포하는 단계, 및
    e) 상기 층상 적층물을 소성하는 단계를 포함하는 것을 특징으로 하는 다층 인쇄 회로판내에 복잡한 패턴의 형성방법.
  4. 제 3항에 있어서, 상기 c) 단계의 층상으로 적층된 다층 세라믹 그린테이프 적층물은 지지기판에 접합되는 것을 특징으로 하는 다층 인쇄 회로판내에 복잡한 패턴의 형성방법.
  5. 제 3항에 있어서, 상기 세라믹은 유리와 상기 그린테이프를 제조하는데 사용된 소성 유리의 혼합물인 것을 특징으로 하는 다층 인쇄 회로판내에 복잡한 패턴의 형성방법.
  6. 제 3항에 있어서, 상기 세라믹은 알루미늄 산화물인 것을 특징으로 하는 다층 인쇄 회로판내에 복잡한 패턴의 형성방법.
  7. 제 3항에 있어서, 상기 세라믹은 티타늄 산화물과 혼합된 그린테이프의 소성 유리의 혼합물인 것을 특징으로 하는 다층 인쇄 회로판내에 복잡한 패턴의 형성방법.
  8. 패턴화된 다층 인쇄 회로판의 제조방법으로서,
    a) 세라믹 스크린 인쇄가능한 잉크를 준비하는 단계와,
    b) 상기 잉크를 내부에 형성된 패턴을 갖는 다층 그린테이프 적층물위에 스크린 인쇄하는 단계, 및
    c) 상기 b) 단계의 다층 그린테이프 적층물을 소성하는 단계를 포함하는 것을 특징으로 하는 패턴화된 다층 인쇄 회로판의 제조방법.
  9. 제 3항에 있어서, 도전성 금속 회로 패턴이 노출면상에 있고 상기 도전성 금속 회로 패턴 위에 평탄층을 형성하도록 상기 유리/세라믹 조성물을 도포하는 d) 단계를 더 포함하는 것을 특징으로 하는 패턴화된 다층 인쇄 회로판의 제조방법.
  10. 제 1항의 방법에 의해 제조된 물품.
  11. 제 2항의 방법에 의해 제조된 물품.
  12. 제 3항의 방법에 의해 제조된 물품.
  13. 제 8항의 방법에 의해 제조된 물품.
KR10-1999-7003278A 1996-10-15 1997-10-10 다층 인쇄 회로판을 형성하는 방법 KR100521231B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/730,594 US5858145A (en) 1996-10-15 1996-10-15 Method to control cavity dimensions of fired multilayer circuit boards on a support
US08/730,594 1996-10-15
US8/730,594 1996-10-15

Publications (2)

Publication Number Publication Date
KR20000049183A true KR20000049183A (ko) 2000-07-25
KR100521231B1 KR100521231B1 (ko) 2005-10-17

Family

ID=24935972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7003278A KR100521231B1 (ko) 1996-10-15 1997-10-10 다층 인쇄 회로판을 형성하는 방법

Country Status (7)

Country Link
US (1) US5858145A (ko)
EP (1) EP0932500B1 (ko)
JP (1) JP2001504640A (ko)
KR (1) KR100521231B1 (ko)
CA (1) CA2268797C (ko)
DE (1) DE69733714T2 (ko)
WO (1) WO1998016383A1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709749B1 (en) * 1995-06-06 2004-03-23 Lamina Ceramics, Inc. Method for the reduction of lateral shrinkage in multilayer circuit boards on a substrate
US6281446B1 (en) * 1998-02-16 2001-08-28 Matsushita Electric Industrial Co., Ltd. Multi-layered circuit board and method of manufacturing the same
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3511982B2 (ja) * 2000-06-14 2004-03-29 株式会社村田製作所 多層配線基板の製造方法
US6507147B1 (en) * 2000-08-31 2003-01-14 Intevac, Inc. Unitary vacuum tube incorporating high voltage isolation
JP3757788B2 (ja) 2000-11-27 2006-03-22 株式会社村田製作所 多層セラミック基板およびその製造方法
US6565956B2 (en) * 2000-11-30 2003-05-20 Sanyo Electric Co., Ltd. Multilayer ceramic wiring board and process for producing same
DE10113361A1 (de) * 2001-03-20 2002-09-26 Andreas Roosen Verfahren zur Verbindung keramischer Grünkörper unter Verwendung eines Transfertapes und Überführung dieser verklebten Grünkörper in einen Keramikkörper
JP3709802B2 (ja) * 2001-03-28 2005-10-26 株式会社村田製作所 多層セラミック基板の製造方法
JP2002368422A (ja) * 2001-04-04 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板及びその製造方法
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6553662B2 (en) 2001-07-03 2003-04-29 Max Levy Autograph, Inc. Method of making a high-density electronic circuit
JP2003110238A (ja) * 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
US6776861B2 (en) * 2002-06-04 2004-08-17 E. I. Du Pont De Nemours And Company Tape composition and process for internally constrained sintering of low temperature co-fired ceramic
KR100525343B1 (ko) * 2002-08-12 2005-11-02 학교법인 한국정보통신학원 3차원 초고주파 다층회로를 위한 공기 공동 제작방법
JP3595323B2 (ja) * 2002-11-22 2004-12-02 沖電気工業株式会社 半導体装置及びその製造方法
JP3852434B2 (ja) * 2002-12-12 2006-11-29 株式会社村田製作所 非可逆回路素子および通信装置
US20040122385A1 (en) * 2002-12-23 2004-06-24 Kimberly-Clark Worldwide, Inc. Absorbent articles including an odor absorbing and/or odor reducing additive
US7247030B2 (en) * 2004-04-05 2007-07-24 Tyco Electronics Corporation Bonded three dimensional laminate structure
US7204900B1 (en) * 2004-04-29 2007-04-17 Northrop Grumman Corporation Method of fabricating structures using low temperature cofired ceramics
KR20090059740A (ko) * 2007-12-07 2009-06-11 삼성전기주식회사 세라믹 기판의 제조방법 및 그 방법에 의해 제조된 세라믹적층기판
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
KR101580464B1 (ko) * 2009-06-19 2015-12-29 주식회사 미코 다층 세라믹 기판의 제조 방법
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US20130341078A1 (en) * 2012-06-20 2013-12-26 Keith Bryan Hardin Z-directed printed circuit board components having a removable end portion and methods therefor
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US10658772B1 (en) * 2017-08-15 2020-05-19 Adtran, Inc. Tiered circuit board for interfacing cables and connectors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6038868B2 (ja) * 1981-11-06 1985-09-03 富士通株式会社 半導体パツケ−ジ
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
US4837408A (en) * 1987-05-21 1989-06-06 Ngk Spark Plug Co., Ltd. High density multilayer wiring board and the manufacturing thereof
US4920640A (en) * 1988-01-27 1990-05-01 W. R. Grace & Co.-Conn. Hot pressing dense ceramic sheets for electronic substrates and for multilayer electronic substrates
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
US5277724A (en) * 1991-12-18 1994-01-11 General Electric Co. Method of minimizing lateral shrinkage in a co-fired, ceramic-on-metal circuit board
DE69328390T2 (de) * 1992-05-20 2000-12-07 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines mehrlagigen Substrats
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US5538582A (en) * 1994-09-14 1996-07-23 International Business Machines Corporation Method for forming cavities without using an insert
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
WO1996039298A1 (en) * 1995-06-06 1996-12-12 Sarnoff Corporation Method for the reduction of lateral shrinkage in multilayer circuit boards on a support

Also Published As

Publication number Publication date
DE69733714D1 (de) 2005-08-18
KR100521231B1 (ko) 2005-10-17
EP0932500B1 (en) 2005-07-13
EP0932500A4 (en) 2002-11-27
CA2268797A1 (en) 1998-04-23
EP0932500A1 (en) 1999-08-04
US5858145A (en) 1999-01-12
JP2001504640A (ja) 2001-04-03
WO1998016383A1 (en) 1998-04-23
CA2268797C (en) 2007-07-10
DE69733714T2 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
KR100521231B1 (ko) 다층 인쇄 회로판을 형성하는 방법
KR100307078B1 (ko) 기판을지지하는세라믹회로보드용글라스결합층
EP0631303B1 (en) Method for fabricating multilayer circuits
US5407511A (en) Process for forming a sintered conductor circuit board
CA1078079A (en) Method for preparing a multilayer ceramic
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
KR100521941B1 (ko) 다층 세라믹 기판의 제조 방법
JP2006253117A (ja) 高誘電率セラミック材料のコアを有する多構成要素ｌｔｃｃ基板およびその開発のための方法
JP5032772B2 (ja) 低温共焼成セラミック構造物およびその製造方法
JPS62264638A (ja) 静電チヤツク基盤の製造方法
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP4099756B2 (ja) 積層基板
KR100348385B1 (ko) 복합 적층체 및 그 제조방법
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JPH11354924A (ja) 多層セラミック基板の製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
MXPA99003540A (en) Method to control cavity dimensions of fired multilayer circuit boards on a support
JPH06244559A (ja) セラミックス多層基板の製造方法
JPH0786739A (ja) 多層セラミック基板の製造方法
KR100900636B1 (ko) 무수축 세라믹 기판의 제조 방법
JPH0828579B2 (ja) セラミツク多層基板の製造方法
JPH0828578B2 (ja) 多層セラミック基板のバイヤ形成方法
JPH02270395A (ja) 回路基板の製造方法
JP2002134912A (ja) セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee