JPS58123795A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPS58123795A
JPS58123795A JP536882A JP536882A JPS58123795A JP S58123795 A JPS58123795 A JP S58123795A JP 536882 A JP536882 A JP 536882A JP 536882 A JP536882 A JP 536882A JP S58123795 A JPS58123795 A JP S58123795A
Authority
JP
Japan
Prior art keywords
holes
circuit board
break
circuit
break groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP536882A
Other languages
English (en)
Inventor
今野 和昭
川名 耕夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP536882A priority Critical patent/JPS58123795A/ja
Publication of JPS58123795A publication Critical patent/JPS58123795A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、厚膜混成集積回路などに適した回路基板に関
する。
厚膜混成集積回路の回路amを製造するに際しては、従
来、半焼成した単一のセラ建ツタ絶縁基板上に、導電ペ
ースト、抵抗体ペースト、誘電体ペーストを印刷するこ
とkより所望の複数の電子・回路のパターンを形成し、
さもに、100@C〜850°C−″の雰囲気内で焼成
し、各ペーストをセラ建ツク絶縁基板を固着させて電子
回路を形成している。
とのよ5Kして作られた回路基板は、焼成するととkよ
り七ツ電ツクが脆くなることから、各電子回路毎に切断
することができ、切断された各電子回路は他の囲路素子
やリード線が接続されて厚膜混成集積回路が形成される
。したがって、単一の回路基板には、多量の異種、ある
いは、同種の電子回路を形成することができ、厚膜混成
集積回路の量産化ができる。
ところで、回路基板を切断して各電子回路を分割するた
めkは、各電子回路の間の境界線に沿って回路基板が切
断されなければならず、このために、半焼成する前のセ
ラ建りク絶縁基板上の電子回路パターンが印刷される夫
々の領−の想定される境界−に沿つ【、予じめ溝状の疵
(以下、プレ−り溝という)を設け、焼成した後抑圧な
どによってブレーク溝に沿いきれいに割ることができる
ようにしている。
第1図は従来の回路基板の一例を示す斜視図であって、
1はセラ建りク絶縁基板、2は貫通孔。
3はブレーク溝、4は導電ペースト、5は想定される境
界線である。
第2図は第1図の一部を示す拡大図であって、第1図に
対応する部分には同一符号をつけている。
この回路基板は、想定される境界線5で区割される夫々
の領域(a) 、 (b> 、 (t) 、 (両に、
導電ペースト。
抵抗体ペースト、誘電体ペーストなどのペースト4によ
り電子回路針、形成され、境界線5に沿って貫通孔2を
設けるととも、各貫通孔20間にブレーク溝3を設けて
いる。貫通孔2の周囲および内壁面にも導電ペーストが
固着されている。
焼成して完成した回路基板に圧力を加えると、各境界線
5に沿ってブレーク溝13が設けられ【いることKより
、回路基板は境界線5に沿つ【容易切断され、各領域(
→# (Al 、 (C) 、 IIL)毎に、すなわ
ち、この回路基板を製造するためには、セラミック層料
を混練し、これをプレス加工してまずセラ建゛ツク絶縁
基板lを作るのであるが、想定される境界線5に沿って
貫通孔2とブレーク溝3を形成する型を用い、七う建ツ
ク絶縁基板1をプレス加工するときに、同時に貫通孔2
とブレーク溝3とを形成する。
次に、プレス加工されたセラ2クク基板1は、先に述ぺ
たよ5に、半焼成され、ペースト4による回路パターン
を印刷した後完全に焼成する。
第3図は第1図に示した回路基板を境界@5に沿って切
断した回路基板の切断部分を示す斜視図であって、6は
貫通孔2の内壁面であ、す、第1図に対応する部分には
同一符号をつけている。
同図において、貫通孔2の内壁面6にも導・電ペースト
4が固着され、内壁面6 K IJ−ド線を接着する。
ところで、第3図に示すように、貫通孔20間が完全に
電気的絶縁された状態であれば問題ないが、実際には、
貫通孔2の間にブレーク溝3が設けられ、このブレーク
溝3が貫通孔20間全体を通して形成されているから、
貫通孔2の夫々に導電ペーストを印刷するときに、この
導電ペーストはブレーク溝3に流れ込み、両側の貫通孔
2から流れ込んだ導電ペーストがブレーク溝3の中でつ
ながってしま5ことKなる。この結果、貫通孔2どおし
で電気的に短絡し、電子回路が所望の動作・なしなくな
り、歩留りが低下するとい5欠点があ・つた。
本発明の目的は、上記従来技術の欠点を除き、導電ペー
ストが印刷される貫通孔間や短絡を防止し、歩留りを向
上させることができるようにした回路基板を提供するこ
とにある。
この目的を達成するために1貫通孔間に形成されるブレ
ーク溝の全長な骸貫通孔間間隔よりも短かくし、該ブレ
ーク溝を有端溝とした点を特徴とする。
以下、本発明の実施例を図面について説明する。
第4図は本発明による回路基板の一実施例を示す斜視図
であって、該回路基板の一部を拡大して示しており、第
1図に対応する部分には同一符号をつけて説明を一部省
略する。
同図において、想定される境界線5に沿って貫通孔2を
設け、その貫通孔2の夫々の間□にブレーク溝3を設け
て境界線5に沿って容易に切断で゛きるようにしている
が、ブレーク溝3−は貫通孔2−の間で不連続な有端の
溝とし、貫通孔20間がブレ□−ク溝3により、てつな
がらないように・している。
−このようにすると、リード線接続のために貫通孔2に
導電ペースト4を印刷し、このペーストがブレーク溝4
に流れ込ん−でも、ブレーク溝3の端部の壁3′により
両側の貫通孔2から流れ込んだ導電ペーストはつながる
ことがなく、貫通孔20間で短絡することがない。
なお、この実施例では、夫・々の貫通孔2から有端のブ
レーク溝3を設けているが、貫通孔2の間に設けるブレ
ーク溝3の全長が、貫通孔20間隔!よりも燦かくなる
ように設定するならば、必ずしも上紀爽施例のよう属ブ
レーク溝を設ける必敦なく、たとえば、2つの端部な有
する短かい溝としてブレーク溝を形成してもよく、要は
、貫通孔2に印刷される導電ペーストがブレーク溝によ
って貫通孔20間でつながらないようKすればよい。
以上説明したよ5に、本発明によれば、電子回路間の想
定される境界線に沿って設けた貫通孔間に、該貫通孔の
間隔よりも全長が煙かい有端のブレーク溝を設けるもの
であるから、前記境界線に沿う切断の容易さを阻害する
ことなく、貫通孔に導電ペーストを印刷するに際し、貫
通孔間の導電ペーストがつながって短絡するようなこと
がなく、歩留りの向上をはかることができ、上記従東技
術の欠点を除いて優れた機能の回路基板を提供すること
ができる。
【図面の簡単な説明】
第1図は従来の回路基板の一例を示す斜視図。 第2図は第1図の一部を示す拡大図、第3図は第1図の
回路基板を切断した部分を来す斜視図、第4図は本発明
による回路基板の一実施例を示す斜視図である。 ―ブレーク溝、5−境界線。 代理人 弁理士 武 顕次部(ほか1名)1′1 第1図 り 501 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. (1)複数の所望の電子回路が形成され、一連の貫通孔
    が設けられた諌電子回路の夫々の境界−に沿って切断す
    るととKより前記電子回路毎に分割することができるよ
    5Kした回路基板において、前記境界−に沿い前記貫通
    孔間毎に前記貫通孔間間隔よりも全長が短かいブレーク
    溝を設け、前記貫通孔間で該ブレーク溝が適切れるよう
    に構成したことを特徴とする回路基板。 (2149許請求の範囲第(1)項において、前記ブレ
    ーク溝は不連続な複数の溝からなることを特徴とする回
    路基板。
JP536882A 1982-01-19 1982-01-19 回路基板 Pending JPS58123795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP536882A JPS58123795A (ja) 1982-01-19 1982-01-19 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP536882A JPS58123795A (ja) 1982-01-19 1982-01-19 回路基板

Publications (1)

Publication Number Publication Date
JPS58123795A true JPS58123795A (ja) 1983-07-23

Family

ID=11609221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP536882A Pending JPS58123795A (ja) 1982-01-19 1982-01-19 回路基板

Country Status (1)

Country Link
JP (1) JPS58123795A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046090A (ja) * 1983-08-24 1985-03-12 シヤ−プ株式会社 電子回路基板
JPS6083392A (ja) * 1983-10-14 1985-05-11 日立コンデンサ株式会社 印刷配線板の製造方法
JPS63268293A (ja) * 1987-04-27 1988-11-04 Matsushita Electric Ind Co Ltd 厚膜回路基板の製造方法
JPH01261884A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 電子部品用基板
JPH0239586A (ja) * 1988-07-29 1990-02-08 Toshiba Corp セラミックス回路基板
JPH02305493A (ja) * 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd 混成集積回路装置の製造方法
JPH0385793A (ja) * 1989-08-30 1991-04-10 Murata Mfg Co Ltd 厚膜配線板の外部端子形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046090A (ja) * 1983-08-24 1985-03-12 シヤ−プ株式会社 電子回路基板
JPH0219635B2 (ja) * 1983-08-24 1990-05-02 Shaapu Kk
JPS6083392A (ja) * 1983-10-14 1985-05-11 日立コンデンサ株式会社 印刷配線板の製造方法
JPS63268293A (ja) * 1987-04-27 1988-11-04 Matsushita Electric Ind Co Ltd 厚膜回路基板の製造方法
JPH01261884A (ja) * 1988-04-13 1989-10-18 Matsushita Electric Ind Co Ltd 電子部品用基板
JPH0239586A (ja) * 1988-07-29 1990-02-08 Toshiba Corp セラミックス回路基板
JPH02305493A (ja) * 1989-05-19 1990-12-19 Matsushita Electric Ind Co Ltd 混成集積回路装置の製造方法
JPH0385793A (ja) * 1989-08-30 1991-04-10 Murata Mfg Co Ltd 厚膜配線板の外部端子形成方法

Similar Documents

Publication Publication Date Title
JPS58123795A (ja) 回路基板
JPH09205004A (ja) チップ抵抗器及びその製造方法
JPH10294565A (ja) 多層回路基板
JPS63141388A (ja) 厚膜回路基板の製造方法
JPH0346518Y2 (ja)
JPH118157A (ja) 積層電子部品の製造方法
JPH0234461B2 (ja) Hienkeipinanaakitasojudentaikibanoyobisonoseizohoho
JP4025655B2 (ja) 配線基板
JP3885965B2 (ja) 面実装型チップネットワーク部品
JP2000340413A (ja) 多連チップ抵抗器およびその製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JPH0945830A (ja) チップ状電子部品
JP3649668B2 (ja) チップ型ネットワーク抵抗器のトリミング方法
JPS582066Y2 (ja) 多層配線板
JPS58219702A (ja) チツプ抵抗器の製造方法
JPS6265306A (ja) 微細ピッチ独立抵抗回路の製造方法
JP2966215B2 (ja) 高電圧用固定抵抗器の製造方法
JP2000114100A (ja) 多連型電子部品
JPH06204001A (ja) 積層形チップ固定抵抗器
JPH0645101A (ja) チップ抵抗器およびその製造方法
JPS6045095A (ja) 厚膜多層基板の製造方法
JPH09199301A (ja) 多連チップ抵抗器およびそれを実装する実装基板
JPS6262501A (ja) 厚膜基板装置
JP2002319502A (ja) ネットワーク抵抗器
JPH0669006A (ja) 抵抗ネットワーク