JPH0645101A - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法Info
- Publication number
- JPH0645101A JPH0645101A JP4199375A JP19937592A JPH0645101A JP H0645101 A JPH0645101 A JP H0645101A JP 4199375 A JP4199375 A JP 4199375A JP 19937592 A JP19937592 A JP 19937592A JP H0645101 A JPH0645101 A JP H0645101A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- chip resistor
- substrate
- surface electrode
- alumina substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】 多連形のチップ抵抗器において、異種抵抗値
を含むチップ抵抗器を従来と同様の工数にて製造し、提
供することを目的とする。 【構成】 ９６アルミナ基板１の幅方向の一辺に設けた
複数個の上面電極層２ａと、前記９６アルミナ基板１の
幅方向の他辺に設けた前記上面電極２ａに対応する複数
個の上面電極層２ｂと、それぞれ対応した上面電極層２
ａ，２ｂに電気的に接続する複数個の抵抗層４を備え、
少なくとも１組の隣接する抵抗層４を、９６アルミナ基
板１の幅方向において隣合うように分離して配置し、か
つその抵抗層４に、９６アルミナ基板１の長さ方向に向
かってトリミング溝７を形成したものである。
を含むチップ抵抗器を従来と同様の工数にて製造し、提
供することを目的とする。 【構成】 ９６アルミナ基板１の幅方向の一辺に設けた
複数個の上面電極層２ａと、前記９６アルミナ基板１の
幅方向の他辺に設けた前記上面電極２ａに対応する複数
個の上面電極層２ｂと、それぞれ対応した上面電極層２
ａ，２ｂに電気的に接続する複数個の抵抗層４を備え、
少なくとも１組の隣接する抵抗層４を、９６アルミナ基
板１の幅方向において隣合うように分離して配置し、か
つその抵抗層４に、９６アルミナ基板１の長さ方向に向
かってトリミング溝７を形成したものである。
Description
【０００１】
【産業上の利用分野】本発明は高密度配線回路に用いら
れるチップ抵抗器およびその製造方法に関するものであ
る。
れるチップ抵抗器およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に対する要
求がますます増大していく中、回路基板の配線密度を高
めるため、抵抗素子には非常に小型な面実装抵抗器が多
く用いられるようになってきた。
求がますます増大していく中、回路基板の配線密度を高
めるため、抵抗素子には非常に小型な面実装抵抗器が多
く用いられるようになってきた。
【０００３】更に近年、角形チップ抵抗器よりも実装密
度が高められ、実装コストも低減できる多連形のチップ
抵抗器も使用されるようになってきている。このチップ
抵抗器は同じ抵抗値を有する複数個の抵抗素子より成っ
ていることが一般的である。
度が高められ、実装コストも低減できる多連形のチップ
抵抗器も使用されるようになってきている。このチップ
抵抗器は同じ抵抗値を有する複数個の抵抗素子より成っ
ていることが一般的である。
【０００４】従来の多連形のチップ抵抗器の構造の一例
を、図３（ａ），（ｂ）に示す。図３（ａ）は外観を示
す上面図、図３（ｂ）は図３（ａ）の抵抗パターンを示
す上面図である。
を、図３（ａ），（ｂ）に示す。図３（ａ）は外観を示
す上面図、図３（ｂ）は図３（ａ）の抵抗パターンを示
す上面図である。
【０００５】従来のチップ抵抗器は９６アルミナ基板１
０上に形成された一対の銀系厚膜電極による２対の上面
電極層１１と前記上面電極層１１と接続するように形成
されたルテニウム系厚膜抵抗による抵抗層１２と、抵抗
層１２を完全に覆うガラス層１３、上面電極層１１の一
部と重なるスルーホール側面電極層１４とから構成され
ている。なお、露出電極面にははんだ付け性を確保する
ためにＮｉメッキとはんだメッキを形成している。ま
た、抵抗層１２には抵抗値を修正するためにトリミング
１５が施されている。
０上に形成された一対の銀系厚膜電極による２対の上面
電極層１１と前記上面電極層１１と接続するように形成
されたルテニウム系厚膜抵抗による抵抗層１２と、抵抗
層１２を完全に覆うガラス層１３、上面電極層１１の一
部と重なるスルーホール側面電極層１４とから構成され
ている。なお、露出電極面にははんだ付け性を確保する
ためにＮｉメッキとはんだメッキを形成している。ま
た、抵抗層１２には抵抗値を修正するためにトリミング
１５が施されている。
【０００６】従来例では２連のものを示したが、４連、
８連のものも一般的には製造されている。
８連のものも一般的には製造されている。
【０００７】
【発明が解決しようとする課題】更に、近年では同一抵
抗値によるチップ抵抗器連ではその使用用途が比較的限
られるため、異種抵抗値によるチップ抵抗器連も要望と
しては多くなってきている。
抗値によるチップ抵抗器連ではその使用用途が比較的限
られるため、異種抵抗値によるチップ抵抗器連も要望と
しては多くなってきている。
【０００８】異種抵抗値のそれぞれの抵抗値は同一レン
ジ（異種抵抗値の最小値が１０Ωで有ると仮定すると最
大のものは１００Ω以下である）に入る場合がほとんど
であるが、従来のチップ抵抗器連にてこの異種抵抗値を
実現しようとすると、トリミングによる抵抗値修正の倍
率が限られるため（トリミングにてカットし過ぎると抵
抗体の信頼性が劣化する。）、抵抗体材料を多種類用い
てそれぞれの抵抗値の抵抗体を個別に印刷・形成する必
要があるといった課題を有する。
ジ（異種抵抗値の最小値が１０Ωで有ると仮定すると最
大のものは１００Ω以下である）に入る場合がほとんど
であるが、従来のチップ抵抗器連にてこの異種抵抗値を
実現しようとすると、トリミングによる抵抗値修正の倍
率が限られるため（トリミングにてカットし過ぎると抵
抗体の信頼性が劣化する。）、抵抗体材料を多種類用い
てそれぞれの抵抗値の抵抗体を個別に印刷・形成する必
要があるといった課題を有する。
【０００９】
【課題を解決するための手段】このような課題を解決す
るために本発明は、絶縁性の基板と、前記基板の幅方向
の一辺に設けた複数個の第１電極と、前記基板の幅方向
の他辺に設けた前記第１電極に対応する複数個の第２電
極と、それぞれ対応した第１電極と第２電極に電気的に
接続する複数個の抵抗体とを備え、少なくとも１組の隣
接する抵抗体を、基板の幅方向において隣合うように分
離して配置し、かつその抵抗体に基板の長さ方向に向か
ってトリミング溝を形成したものである。
るために本発明は、絶縁性の基板と、前記基板の幅方向
の一辺に設けた複数個の第１電極と、前記基板の幅方向
の他辺に設けた前記第１電極に対応する複数個の第２電
極と、それぞれ対応した第１電極と第２電極に電気的に
接続する複数個の抵抗体とを備え、少なくとも１組の隣
接する抵抗体を、基板の幅方向において隣合うように分
離して配置し、かつその抵抗体に基板の長さ方向に向か
ってトリミング溝を形成したものである。
【００１０】
【作用】抵抗パターンとして、隣接する抵抗体を、基板
の幅方向において隣合うように分離して配置することに
よってトリミングによる修正倍率を拡大し（抵抗体の長
さをトリミングにより長くするハットパターンを基本と
することによって高修正倍率を実現できるため初期抵抗
値の１０倍程度の倍率で修正可能。）、同一抵抗値の抵
抗体材料をトリミングだけによって異なる抵抗値に切り
分けることができる。このため、現行の工数のままで異
種抵抗値を実現した多連形のチップ抵抗器を提供でき
る。
の幅方向において隣合うように分離して配置することに
よってトリミングによる修正倍率を拡大し（抵抗体の長
さをトリミングにより長くするハットパターンを基本と
することによって高修正倍率を実現できるため初期抵抗
値の１０倍程度の倍率で修正可能。）、同一抵抗値の抵
抗体材料をトリミングだけによって異なる抵抗値に切り
分けることができる。このため、現行の工数のままで異
種抵抗値を実現した多連形のチップ抵抗器を提供でき
る。
【００１１】
【実施例】以下、本発明の一実施例について、図１及び
図２を用いて説明する。
図２を用いて説明する。
【００１２】図１（ａ）は本発明の一実施例によるチッ
プ抵抗器を示す上面図、図１（ｂ）は抵抗パターンを示
す上面図である。
プ抵抗器を示す上面図、図１（ｂ）は抵抗パターンを示
す上面図である。
【００１３】図１において、本発明のチップ抵抗器は、
絶縁性の９６アルミナ基板１と、前記９６アルミナ基板
１上の銀系厚膜の２対の上面電極層２ａ，２ｂと、前記
上面電極層２ａ，２ｂの一部に重なるルテニウム形厚膜
の抵抗層４と、前記抵抗層４を完全に覆うガラス層６
と、前記上面電極層２ａ，２ｂの一部に重なるようにそ
れぞれ形成された銀系厚膜のスルーホール側面電極層３
ａ，３ｂと、この露出電極面に形成されたＮｉメッキと
はんだメッキ（図示せず）により構成される。
絶縁性の９６アルミナ基板１と、前記９６アルミナ基板
１上の銀系厚膜の２対の上面電極層２ａ，２ｂと、前記
上面電極層２ａ，２ｂの一部に重なるルテニウム形厚膜
の抵抗層４と、前記抵抗層４を完全に覆うガラス層６
と、前記上面電極層２ａ，２ｂの一部に重なるようにそ
れぞれ形成された銀系厚膜のスルーホール側面電極層３
ａ，３ｂと、この露出電極面に形成されたＮｉメッキと
はんだメッキ（図示せず）により構成される。
【００１４】ここで、前記上面電極層２ａは、９６アル
ミナ基板１の幅方向の一辺に並設され、また前記上面電
極層２ａに対応する上面電極層２ｂは９６アルミナ基板
１の幅方向の他辺に並設されている。そして、それぞれ
対応する２対の上面電極層２ａ，２ｂには、２個の抵抗
層４が電気的に接続されかつ互いに隣接するように配設
されている。
ミナ基板１の幅方向の一辺に並設され、また前記上面電
極層２ａに対応する上面電極層２ｂは９６アルミナ基板
１の幅方向の他辺に並設されている。そして、それぞれ
対応する２対の上面電極層２ａ，２ｂには、２個の抵抗
層４が電気的に接続されかつ互いに隣接するように配設
されている。
【００１５】また、この２個の抵抗層４は、図１（ｂ）
に示すように９６アルミナ基板１の幅方向において隣合
うように分離して配置され、しかもその抵抗層４には９
６アルミナ基板１の長さ方向に向かってトリミング溝７
が設けられている。
に示すように９６アルミナ基板１の幅方向において隣合
うように分離して配置され、しかもその抵抗層４には９
６アルミナ基板１の長さ方向に向かってトリミング溝７
が設けられている。
【００１６】次に、図１に示した本発明の実施例の製造
方法について説明する。まず、耐熱性および絶縁性に優
れた９６アルミナ基板１を受け入れる。このアルミナ基
板１には短冊状、および個片状に分割するために、分割
のための溝（グリーンシート時に金型成形）が形成さ
れ、更にスルーホール電極を形成するための透孔も形成
されている。次に、前記９６アルミナ基板１の表面およ
びスルーホール表面部分に厚膜銀ペーストをスクリーン
印刷・乾燥し（スルーホール部分にも吸引を行い同時に
印刷乾燥する）、ベルト式連続焼成炉によって８５０℃
の温度で、ピーク時間６分、ＩＮ−ＯＵＴ ４５分のプ
ロファイルによって焼成し上面電極層２ａ，２ｂおよび
スルーホール側面電極層３ａ，３ｂを同時に形成した。
次に、上面電極層２ａ，２ｂの一部に重なるように、Ｒ
ｕＯ2を主成分とする厚膜抵抗ペーストをスクリーン印
刷し、ベルト式連続焼成炉により８５０℃の温度でピー
ク時間６分、ＩＮ−ＯＵＴ時間４５分のプロファイルに
よって焼成し、抵抗層４を形成した。次に、２対の前記
上面電極層２ａ，２ｂ間の前記抵抗層４の抵抗値を揃え
るために、レーザー光によって、前記抵抗層４をそれぞ
れの一部を破壊し抵抗値修正（１００mm／秒，１２ＫH
z，５Ｗ）を行った。一方の抵抗値を１０Ω、他方の抵
抗値を４７Ωとした。続いて、前記抵抗層４を完全に覆
うように、ホウケイ酸鉛系ガラスペーストをスクリーン
印刷し、更にそれぞれの電極間の抵抗値を示す捺印ガラ
スを印刷乾燥した。その後、ベルト式連続焼成炉によっ
て５９０℃の温度で、ピーク時間６分、ＩＮ−ＯＵＴ
５０分の焼成プロファイルによって焼成し、ガラス層６
を形成した。更に電極メッキの準備工程として、前記ア
ルミナ基板を個片に分割し、そして最後に、露出してい
る上面電極層２ａ，２ｂとスルーホール側面電極３ａ，
３ｂ上に、電解メッキによってＮｉメッキ層とはんだメ
ッキ層を形成した。
方法について説明する。まず、耐熱性および絶縁性に優
れた９６アルミナ基板１を受け入れる。このアルミナ基
板１には短冊状、および個片状に分割するために、分割
のための溝（グリーンシート時に金型成形）が形成さ
れ、更にスルーホール電極を形成するための透孔も形成
されている。次に、前記９６アルミナ基板１の表面およ
びスルーホール表面部分に厚膜銀ペーストをスクリーン
印刷・乾燥し（スルーホール部分にも吸引を行い同時に
印刷乾燥する）、ベルト式連続焼成炉によって８５０℃
の温度で、ピーク時間６分、ＩＮ−ＯＵＴ ４５分のプ
ロファイルによって焼成し上面電極層２ａ，２ｂおよび
スルーホール側面電極層３ａ，３ｂを同時に形成した。
次に、上面電極層２ａ，２ｂの一部に重なるように、Ｒ
ｕＯ2を主成分とする厚膜抵抗ペーストをスクリーン印
刷し、ベルト式連続焼成炉により８５０℃の温度でピー
ク時間６分、ＩＮ−ＯＵＴ時間４５分のプロファイルに
よって焼成し、抵抗層４を形成した。次に、２対の前記
上面電極層２ａ，２ｂ間の前記抵抗層４の抵抗値を揃え
るために、レーザー光によって、前記抵抗層４をそれぞ
れの一部を破壊し抵抗値修正（１００mm／秒，１２ＫH
z，５Ｗ）を行った。一方の抵抗値を１０Ω、他方の抵
抗値を４７Ωとした。続いて、前記抵抗層４を完全に覆
うように、ホウケイ酸鉛系ガラスペーストをスクリーン
印刷し、更にそれぞれの電極間の抵抗値を示す捺印ガラ
スを印刷乾燥した。その後、ベルト式連続焼成炉によっ
て５９０℃の温度で、ピーク時間６分、ＩＮ−ＯＵＴ
５０分の焼成プロファイルによって焼成し、ガラス層６
を形成した。更に電極メッキの準備工程として、前記ア
ルミナ基板を個片に分割し、そして最後に、露出してい
る上面電極層２ａ，２ｂとスルーホール側面電極３ａ，
３ｂ上に、電解メッキによってＮｉメッキ層とはんだメ
ッキ層を形成した。
【００１７】以上の工程により、抵抗印刷を１回で行い
異種抵抗値を有する多連形のチップ抵抗器を作製した。
異種抵抗値を有する多連形のチップ抵抗器を作製した。
【００１８】なお、本実施例では２連のものを作製した
が、当然これは、２組の隣接する抵抗体を、基板の幅方
向において隣合うように分離して配置し４連のチップ抵
抗器連を作製しても良いし、また従来の抵抗パターンを
組み合わせた図２（ａ），（ｂ）に示す様な５連のチッ
プ抵抗器を作製しても良い。
が、当然これは、２組の隣接する抵抗体を、基板の幅方
向において隣合うように分離して配置し４連のチップ抵
抗器連を作製しても良いし、また従来の抵抗パターンを
組み合わせた図２（ａ），（ｂ）に示す様な５連のチッ
プ抵抗器を作製しても良い。
【００１９】
【発明の効果】以上の説明より明らかなように本発明
は、絶縁性の基板と、前記基板の幅方向の一辺に設けた
複数個の第１電極と、前記基板の幅方向の他辺に設けた
前記第１電極に対応する複数個の第２電極と、それぞれ
対応した第１電極と第２電極に電気的に接続する複数個
の抵抗体とを備え、少なくとも１組の隣接する抵抗体
を、基板の幅方向において隣合うように分離して配置
し、かつその抵抗体に基板の長さ方向に向かってトリミ
ング溝を形成した構成であるため、抵抗パターンとし
て、隣接する抵抗体を、基板の幅方向において隣合うよ
うに分離して配置することによってトリミングによる修
正倍率を拡大し（抵抗体の長さをトリミングにより長く
するハットパターンを基本とすることによって高修正倍
率を実現できるため初期抵抗値の１０倍程度の倍率で修
正可能。）、同一抵抗値の抵抗体材料をトリミングだけ
によって異なる抵抗値に切り分けることができる。この
ため、現行の工数のままで異種抵抗値を有するチップ抵
抗器を提供することができる。
は、絶縁性の基板と、前記基板の幅方向の一辺に設けた
複数個の第１電極と、前記基板の幅方向の他辺に設けた
前記第１電極に対応する複数個の第２電極と、それぞれ
対応した第１電極と第２電極に電気的に接続する複数個
の抵抗体とを備え、少なくとも１組の隣接する抵抗体
を、基板の幅方向において隣合うように分離して配置
し、かつその抵抗体に基板の長さ方向に向かってトリミ
ング溝を形成した構成であるため、抵抗パターンとし
て、隣接する抵抗体を、基板の幅方向において隣合うよ
うに分離して配置することによってトリミングによる修
正倍率を拡大し（抵抗体の長さをトリミングにより長く
するハットパターンを基本とすることによって高修正倍
率を実現できるため初期抵抗値の１０倍程度の倍率で修
正可能。）、同一抵抗値の抵抗体材料をトリミングだけ
によって異なる抵抗値に切り分けることができる。この
ため、現行の工数のままで異種抵抗値を有するチップ抵
抗器を提供することができる。
【００２０】また従来は異種抵抗材料を個別に印刷形成
する場合は抵抗温度特性が異なるという課題があった
が、本発明では、同一ロットの抵抗材料を用いて異種抵
抗値を実現するため、各素子間の抵抗温度特性の差が小
さくできるといった効果も有する。
する場合は抵抗温度特性が異なるという課題があった
が、本発明では、同一ロットの抵抗材料を用いて異種抵
抗値を実現するため、各素子間の抵抗温度特性の差が小
さくできるといった効果も有する。
【図１】（ａ）は本発明の一実施例によるチップ抵抗器
を示す上面図 （ｂ）は同チップ抵抗器の抵抗パターンを示す上面図
を示す上面図 （ｂ）は同チップ抵抗器の抵抗パターンを示す上面図
【図２】（ａ）は本発明の他の実施例によるチップ抵抗
器（５連）を示す上面図 （ｂ）は同チップ抵抗器の抵抗パターンを示す上面図
器（５連）を示す上面図 （ｂ）は同チップ抵抗器の抵抗パターンを示す上面図
【図３】（ａ）は従来のチップ抵抗器を示す上面図 （ｂ）は従来のチップ抵抗器の抵抗パターンを示す上面
図
図
１ ９６アルミナ基板 ２ａ，２ｂ 上面電極層 ３ａ，３ｂ スルーホール側面電極層 ４ 抵抗層 ６ ガラス層 ７ トリミング溝
Claims (2)
- 【請求項１】絶縁性の基板と、前記基板の幅方向の一辺
に設けた複数個の第１電極と、前記基板の幅方向の他辺
に設けた前記第１電極に対応する複数個の第２電極と、
それぞれ対応した第１電極と第２電極に電気的に接続す
る複数個の抵抗体とを備え、少なくとも１組の隣接する
抵抗体を、基板の幅方向において隣合うように分離して
配置し、かつその抵抗体に、基板の長さ方向に向かって
トリミング溝を形成したことを特徴とするチップ抵抗
器。 - 【請求項２】少なくとも１組の隣接する抵抗体は、同時
に形成されることを特徴とする請求項１記載のチップ抵
抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199375A JPH0645101A (ja) | 1992-07-27 | 1992-07-27 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199375A JPH0645101A (ja) | 1992-07-27 | 1992-07-27 | チップ抵抗器およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645101A true JPH0645101A (ja) | 1994-02-18 |
Family
ID=16406717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4199375A Pending JPH0645101A (ja) | 1992-07-27 | 1992-07-27 | チップ抵抗器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0645101A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727111B2 (en) * | 2001-06-12 | 2004-04-27 | Rohm Co., Ltd. | Process for making electronic chip device incorporating plural elements |
-
1992
- 1992-07-27 JP JP4199375A patent/JPH0645101A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6727111B2 (en) * | 2001-06-12 | 2004-04-27 | Rohm Co., Ltd. | Process for making electronic chip device incorporating plural elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333298B1 (ko) | 저항기 및 그 제조방법 | |
| KR20010014285A (ko) | 저항기 및 그 제조방법 | |
| US7907046B2 (en) | Chip resistor and method for producing the same | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0645101A (ja) | チップ抵抗器およびその製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH04214601A (ja) | 機能修正用角形チップ抵抗器およびその製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JPH03215901A (ja) | 角板型チップ抵抗器 | |
| JPH0645118A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH03263301A (ja) | 角板型チップ抵抗器およびその製造方法 | |
| JPH0669006A (ja) | 抵抗ネットワーク | |
| JPH09330801A (ja) | 抵抗器およびその製造方法 | |
| JP3223917B2 (ja) | 角形チップ抵抗器 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH09246006A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0536508A (ja) | チツプ状電子部品の製造方法及びチツプ状電子部品 | |
| JPH05152101A (ja) | 角形チツプ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JP3846311B2 (ja) | 多連チップ抵抗器の製造方法 | |
| JPH04254302A (ja) | 機能修正用角形チップ抵抗器およびそのトリミング方法 | |
| JPH0555003A (ja) | 機能修正用角形チツプ抵抗器およびその製造方法 | |
| JPH09330802A (ja) | 抵抗器およびその製造方法 | |
| JPH04223301A (ja) | 角形チップ抵抗器 |