JPS63268293A - 厚膜回路基板の製造方法 - Google Patents
厚膜回路基板の製造方法Info
- Publication number
- JPS63268293A JPS63268293A JP10354187A JP10354187A JPS63268293A JP S63268293 A JPS63268293 A JP S63268293A JP 10354187 A JP10354187 A JP 10354187A JP 10354187 A JP10354187 A JP 10354187A JP S63268293 A JPS63268293 A JP S63268293A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- end surface
- substrate
- thick film
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000004020 conductor Substances 0.000 abstract description 21
- 238000010304 firing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は厚膜回路基板の導体パターン形成法に関するも
のである。
のである。
従来の技術
従来、基板端面に導体パターンを形成する場合、第6図
に示すようにまず基板11の平面上に導体パターン12
a’(i7形成した後、基板11端面に平面上とは別に
、導体パターン12b’iz形成する方法がとられてい
た。
に示すようにまず基板11の平面上に導体パターン12
a’(i7形成した後、基板11端面に平面上とは別に
、導体パターン12b’iz形成する方法がとられてい
た。
2 へ−7
発明が解決しようとする問題点
このような従来の方法の場合、導体パターンの形成を2
回に分けて行わなければならず、工程が煩雑になるとい
う問題があった。
回に分けて行わなければならず、工程が煩雑になるとい
う問題があった。
本発明はこのような問題点を解決するもので、基板に導
体パターンを容易に形成できるようにすることを目的と
する。
体パターンを容易に形成できるようにすることを目的と
する。
問題点を解決するための手段
そこで本発明は、セラミック基板にあけられた孔に導体
ペーストラスルホール印刷を行った後、このスルホール
と一致させた分割溝よシセラミック基板を分割すること
により、セラミック基板端面に導体パターンを形成する
ものである。
ペーストラスルホール印刷を行った後、このスルホール
と一致させた分割溝よシセラミック基板を分割すること
により、セラミック基板端面に導体パターンを形成する
ものである。
作用
この構成によシ、セラミック基板の平面上及び端面上に
導体パターンを一度に形成できることとなる。
導体パターンを一度に形成できることとなる。
実施例
以下、本発明の一実施例を示す第1図〜第5図を用いて
説明する。まず、第1図によりスルホー3 A−/ ル印刷の基本的原理を説明する。印刷マスク3上の導体
ペースト2はスキージ1により印刷マスク3の開口部よ
りセラミック基板5上に印刷される。
説明する。まず、第1図によりスルホー3 A−/ ル印刷の基本的原理を説明する。印刷マスク3上の導体
ペースト2はスキージ1により印刷マスク3の開口部よ
りセラミック基板5上に印刷される。
この時の孔部4に印刷されたペーストは、基板下面(印
刷面の反対側)のステージ6との間の空間を急激に減圧
することにより、孔部4全通して基板下面側に吸引され
る。
刷面の反対側)のステージ6との間の空間を急激に減圧
することにより、孔部4全通して基板下面側に吸引され
る。
この時吸引されたペーストは孔部4の側面8に付着し、
スルホール印刷が完了する。
スルホール印刷が完了する。
第2図、第3図、第4図、第5図によシ基板端面への導
体パターン形成法を説明する。第2図は端面印刷を実施
したセラミック基板の最終形状の概略図で、7aはセラ
ミック基板5の平面上の導体パターン、γbは端面導体
パターンを示す。
体パターン形成法を説明する。第2図は端面印刷を実施
したセラミック基板の最終形状の概略図で、7aはセラ
ミック基板5の平面上の導体パターン、γbは端面導体
パターンを示す。
第3図は端面印刷用セラミック基板で、9は基板分割す
るための分割溝、10は基板分割後廃棄するダミー基板
を示す。第4図は第3図のセラミック基板5に導体パタ
ーン7a 、 7bを形成したもので、導体パターン7
aを形成すると同時にスルホール印刷により端面に導体
パターンTbi形成する。印刷の終ったセラミック基板
5は焼成の後の分割溝9より第5図のよって基板分割全
行ない、厚膜回路基板とダミー基板1oに分け、第2図
に示す端面印刷された厚膜回路基板を完成する。
るための分割溝、10は基板分割後廃棄するダミー基板
を示す。第4図は第3図のセラミック基板5に導体パタ
ーン7a 、 7bを形成したもので、導体パターン7
aを形成すると同時にスルホール印刷により端面に導体
パターンTbi形成する。印刷の終ったセラミック基板
5は焼成の後の分割溝9より第5図のよって基板分割全
行ない、厚膜回路基板とダミー基板1oに分け、第2図
に示す端面印刷された厚膜回路基板を完成する。
発明の効果
以上のように本発明によると、平面上の導体パターン形
成と同時に、端面にも導体パターンを形成することがで
き、きわめて短時間に端面印刷された厚膜回路基板を得
ることができる。
成と同時に、端面にも導体パターンを形成することがで
き、きわめて短時間に端面印刷された厚膜回路基板を得
ることができる。
第1図は本発明の製造方法において、スルホール印刷の
原理を示す説明図、第2図は同方法により得られる端面
に導体パターンを形成した厚膜回路基板の一例を示す斜
視図、第3図〜第5図は本発明の一実施例による製造方
法の工程を示す斜視図、第6図a、bは従来の製造方法
の工程を示す斜視図である。 2・・・・・・導体ペースト、3・・・・・・印刷マス
ク、4・・・・・・孔部、5・・・・・セラミック基板
、7a、7b・川・。 導体パターン。 第4図 、へ 第6図 1?b
原理を示す説明図、第2図は同方法により得られる端面
に導体パターンを形成した厚膜回路基板の一例を示す斜
視図、第3図〜第5図は本発明の一実施例による製造方
法の工程を示す斜視図、第6図a、bは従来の製造方法
の工程を示す斜視図である。 2・・・・・・導体ペースト、3・・・・・・印刷マス
ク、4・・・・・・孔部、5・・・・・セラミック基板
、7a、7b・川・。 導体パターン。 第4図 、へ 第6図 1?b
Claims (1)
- セラミック基板に導体ペーストのスルホール印刷を行
なうと共に、該スルホールを基板の分割溝と一致させ、
前記分割溝でセラミック基板を分割することにより、セ
ラミック基板端面に導体パターンを形成することを特徴
とする厚膜回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10354187A JPS63268293A (ja) | 1987-04-27 | 1987-04-27 | 厚膜回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10354187A JPS63268293A (ja) | 1987-04-27 | 1987-04-27 | 厚膜回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63268293A true JPS63268293A (ja) | 1988-11-04 |
Family
ID=14356702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10354187A Pending JPS63268293A (ja) | 1987-04-27 | 1987-04-27 | 厚膜回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63268293A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327222A (ja) * | 1992-05-25 | 1993-12-10 | Kokusai Electric Co Ltd | セラミック多層配線基板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100782A (en) * | 1980-12-15 | 1982-06-23 | Sony Corp | Method of forming connector between front and back surface patterns in ceramic substrate |
JPS58123795A (ja) * | 1982-01-19 | 1983-07-23 | アルプス電気株式会社 | 回路基板 |
-
1987
- 1987-04-27 JP JP10354187A patent/JPS63268293A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57100782A (en) * | 1980-12-15 | 1982-06-23 | Sony Corp | Method of forming connector between front and back surface patterns in ceramic substrate |
JPS58123795A (ja) * | 1982-01-19 | 1983-07-23 | アルプス電気株式会社 | 回路基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327222A (ja) * | 1992-05-25 | 1993-12-10 | Kokusai Electric Co Ltd | セラミック多層配線基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63268293A (ja) | 厚膜回路基板の製造方法 | |
JPS59207651A (ja) | 膜回路基板の製造方法 | |
JPH0516199B2 (ja) | ||
JPH0272690A (ja) | 厚膜回路印刷基板 | |
JPS62156900A (ja) | 厚膜回路基板の製造方法 | |
JPS59211297A (ja) | 配線回路の形成方法 | |
JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
JPS62176101A (ja) | セラミツク基板 | |
JP2861406B2 (ja) | セラミック多層配線基板の製造方法 | |
JPS588600B2 (ja) | リヨウメンプリントハイセンバンノセイゾウホウホウ | |
JPH0528725Y2 (ja) | ||
JPS649691A (en) | Manufacture of ceramic substrate | |
JPS63222496A (ja) | 配線基板の製造方法 | |
JPS6230397A (ja) | 印刷配線板の製造方法 | |
JPH0148667B2 (ja) | ||
JPS6265496A (ja) | プリント配線板の製造法 | |
JPH02305493A (ja) | 混成集積回路装置の製造方法 | |
JPS5817606A (ja) | 積層コイルの製造方法 | |
JPH0144032B2 (ja) | ||
JPS613494A (ja) | プリント板製造方法 | |
JPH02177389A (ja) | 印刷配線板の製造方法 | |
JPS6142990A (ja) | 厚膜印刷基板 | |
JPH08167760A (ja) | 集合プリント配線板及びその製造方法 | |
JPS62222692A (ja) | 厚膜印刷回路形成方法 | |
JPH04214692A (ja) | 絶縁基板 |