JPH0148667B2 - - Google Patents

Info

Publication number
JPH0148667B2
JPH0148667B2 JP58096226A JP9622683A JPH0148667B2 JP H0148667 B2 JPH0148667 B2 JP H0148667B2 JP 58096226 A JP58096226 A JP 58096226A JP 9622683 A JP9622683 A JP 9622683A JP H0148667 B2 JPH0148667 B2 JP H0148667B2
Authority
JP
Japan
Prior art keywords
board
stage
pattern
substrate
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58096226A
Other languages
English (en)
Other versions
JPS59220991A (ja
Inventor
Yoshiharu Anzai
Keisuke Suzuki
Yoshio Oohashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9622683A priority Critical patent/JPS59220991A/ja
Publication of JPS59220991A publication Critical patent/JPS59220991A/ja
Publication of JPH0148667B2 publication Critical patent/JPH0148667B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Screen Printers (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明はハイブリツド等形成のIC基板に形成
する表裏回路パターンの位置合わせ方法に関す。
(b) 従来技術と問題点 スクリーン印刷技法によりアルミナ等回路形成
基板上に導電性回路パターンや半導体チツプ等を
結線するパツト電極パターン、あるいは抵抗・コ
ンデンサ等の薄膜素子パターンを逐次形成して、
所定のIC回路が形成される。係る場合、前記各
種パターン間相互の位置合せもさることながら近
時、高集積化に対する要請もあり同基板の表裏に
回路パターンを形成し基板両面に回路素子を塔載
することも屡行われる。本発明は、特に表裏回路
パターン相互をある寸法精度で合致させる一具体
策提示したものである。
ハイブリツドIC基板などの表と裏各面にIC回
路生成をする場合は表と裏面相互間のパターン位
置合せが問題とされる。この為、例えば、投影機
により基板各所の位置寸法を測定するが、これに
費やす時間的損失は軽視出来ず、以前から係る表
裏印刷パターン間に於ける位置合わせ技法の確立
が要請されていた。
(c) 発明の目的 本発明は前記問題点を解決することである。
その意図するは、IC基板上、印刷技法により
形成する表裏パターン回路に対して、特別な治具
等を必要とせず前記パターン相互の位置合わが簡
易に施行される技法を確立するにある。
(d) 発明の構成 前記の目的は、スクリーン印刷機によりハイブ
リツドIC基板に形成される表裏相互間の回路パ
ターンの位置合わ方法に於いて、直線溝の入れら
れた基板をモニタ基板として前記印刷機の印刷ス
クリーンマスタとステージ間の位置合わせをする
ことにより達成される。
(e) 発明の実施例 以下、本発明の実施例を示す第1図と第2図に
従い本発明の表裏パターン位置合わせ方法に就き
説明する。
第1図はスクリーン印刷機ステージに載置され
た位置合わせをなす表面パターン用モニタ基板の
正面図、及び第2図は同一ステージに載置された
位置合わせをなす裏面パターン用モニタ基板の正
面図である。
両図中、1は実加工基板と同一ロツトから抜き
出されたアルミナ等組成のモニタ基板、例示基板
1の長手形等形状は実加工基板と略同寸法に形成
される。3と4は印刷機ステージに載せる前記基
板1の仮位置決めをなす突き当てピン、ただし突
き当て基板1の長辺側は、複数の位置決めピン4
が配設される。又、7は印刷機のステージであ
る。
第1図に於いて、2は表面回路パターンが印刷
される位置(斜線枠内の部分)、5はモニタ基板
1の一隅の切欠いた該基板表面を指示するインデ
ツクス、6および60はモニタ基板表面に入れた
直接溝、及び、8および80は前記突き当てピン
3と4の配列線から前記基板回路形成のパターン
枠辺迄の距離である。
直線溝6および60は、ステージ7に載せたモ
ニタ基板1の表面上、密着せしめる印刷スクリー
ンマスクとの相対的位置合わせする基準線であ
る。
直線溝又は基準線6および60は、レーザスク
ライブ等の手段により形成される。
而し、前記スクライブ等によりモニタ基板1が
破損する恐れがある時は着色塗料等で画線引きし
た基準線とするも構わない。
第2図は同ステージ7に仮位置決めして載せた
裏面パターン位置合わせ用のモニタ基板1の正面
図である。
図中、8は同ステージ上、同位置にある複数の
突き当てピン4から、また80は同じく3から基
板1の裏面側回路パターン9が印刷形成されるパ
ターン枠辺迄の距離、該枠辺上には相対的位置合
わせの基準線6′又は直線溝6′、同じく基準線6
0′又は直線溝60′が画線引きされる。前記距離
は表側パターン2の図示該当寸法8、あるいは8
0と一致する。
尚、裏面パターン位置合わせ用のモニタ基板1
は、前記表側パターン2に対するモニタ基板1と
同一基板であつてもまた別個の基板であつても構
わない。要するに、モニタ基板には印刷機ステー
ジの突き当てピン4の配列線から等距離8、同じ
く3から80を以て画線したスクライブの直線溝
6,6′および60,60′が形成されていればよ
い。
前記モニタ基板を用いてなす表裏パターン位置
合わせ方法を以下に説明する。
先づ、第1図の状態にセツトされたモニタ基板
1の基準線6および60により、表面上密着する
印刷スクリーンマスク(該マスクは図示せず)と
の位置合わせをなす。該位置合わせは、印刷機ス
テージを平面XY方向、及び該ステージ平面の傾
きθを微動調節して行う。
表面側回路パターンと正確な位置決めされたス
テージ7はロツクして、然る後、実加工基板表面
回路パターンが印刷される。
前記により印刷が終わると、表面回路パターン
の乾燥、次いで焼成をなし表面回路パターン印刷
が完了する。
次いで、第2図状態にセツトのモニタ基板1の
基準線6′および60′により、再度、印刷スクリ
ーンマスクと位置合わせをする。これは前記同様
のステージ平面のXY方向、及び該ステージ平面
の傾きθを微動調節によりなされる。位置決め
後、ステージロツクを行なえば、印刷機の裏面回
路パターン形成のスクリーンマスクは、前記印刷
になる表面回路パターン位置と一致した状態とな
る。
係る状態で実加工基板裏面回路パターンの印
刷、及び印刷後の乾燥並びに焼成をする。
前記実施例図中、仮位置決めの突き当てピン3
及び4の夫々に付記する括弧内数値は図中、の原
点(0、0)からの位置を示し、括弧内数値の上
段数値はX座標位置、下段数値はY座標位置を例
示する。
斯しくて、従来、スクリーン印刷してなす表裏
パターン形成の印刷ステージ位置決めが、精度良
く施行され、相互間印刷パターンの寸法的精度が
10数ミクロン以内に納めることが出来る。
(f) 発明の効果 前記詳細に説明した本発明のハイブリツドIC
の表裏パターン位置合わせ方法によれば、簡易な
モニタ基板を準備することで、前記する精度内で
表裏相互間のパターン位置合わせがされることか
ら、これを近時のハイブリツドIC生産に適用す
れば、その生産性を向上することが出来る。
【図面の簡単な説明】
第1図は本発明の表裏回路パターン位置合わせ
の手段を説明する表面パターン用モニタ基板の正
面図、及び第2図は基板位置合わせをなす裏面パ
ターン用モニタ基板の正面図である。 図中、1はモニタ基板、2は表面パターン形成
部、3と4は印刷機ステージ上の突き当てピン、
5はインデツクス、6,60および6′および6
0′はスクライブの直線溝、7は印刷機ステージ、
8は突き当てピン4と直線溝6又は6′迄の距離、
80は突き当てピン3と直線溝60又は60′迄
の距離、及び9は裏面パターン形成部である。

Claims (1)

  1. 【特許請求の範囲】 1 スクリーン印刷機によりハイブリツドIC基
    板の表裏両面に形成される回路パターンの相互位
    置合わせ方法において、 一隅に切り欠きと、前記切り欠き近傍の一点を
    交点とするXY2本の直線溝を備えた表裏面用2
    種類の実基板サイズのモニタ基板を設け、 表裏面の回路パターン印刷それぞれについて、
    スクリーン印刷機のステージ上の所定位置に載置
    された前記それぞれのモニタ基板の直線溝を基準
    線として、前記印刷機の印刷スクリーンマスクと
    ステージ間の位置合わせをすることを特徴とする
    IC基板の表裏パターン位置合わせ方法。
JP9622683A 1983-05-31 1983-05-31 Ic基板の表裏パタ−ンの位置合わせ方法 Granted JPS59220991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9622683A JPS59220991A (ja) 1983-05-31 1983-05-31 Ic基板の表裏パタ−ンの位置合わせ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9622683A JPS59220991A (ja) 1983-05-31 1983-05-31 Ic基板の表裏パタ−ンの位置合わせ方法

Publications (2)

Publication Number Publication Date
JPS59220991A JPS59220991A (ja) 1984-12-12
JPH0148667B2 true JPH0148667B2 (ja) 1989-10-20

Family

ID=14159314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9622683A Granted JPS59220991A (ja) 1983-05-31 1983-05-31 Ic基板の表裏パタ−ンの位置合わせ方法

Country Status (1)

Country Link
JP (1) JPS59220991A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE897929A (nl) * 1983-10-06 1984-04-06 Bell Telephone Mfg Zeefdrukinrichting
JPH0770815B2 (ja) * 1985-11-22 1995-07-31 ソニー株式会社 回路基板の位置決め装置
JP4506515B2 (ja) 2005-03-08 2010-07-21 株式会社デンソー スクリーン印刷装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4927324A (ja) * 1972-07-10 1974-03-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4927324A (ja) * 1972-07-10 1974-03-11

Also Published As

Publication number Publication date
JPS59220991A (ja) 1984-12-12

Similar Documents

Publication Publication Date Title
JPH0148667B2 (ja)
CN110557886A (zh) Pcb板光标点的补偿方法及其应用和pcb板生产工艺
JP3076215B2 (ja) セラミック多層基板及びその製造方法
JP3212368B2 (ja) プリント基板用自動基準孔明機
JPH0669638A (ja) プリント配線板のランド部構造
JP3281951B2 (ja) 基板の導通検査方法
JPH05335438A (ja) リードレスチップキャリア
JPS6240458Y2 (ja)
JP2882157B2 (ja) セラミック多層電子部品の製造方法
JP2550781B2 (ja) 印刷配線板の製造方法
JPH0643658A (ja) 両面基板の製造方法
JPS626711Y2 (ja)
JPS5834766Y2 (ja) 厚膜混成集積回路
US3775118A (en) Photomechanical method of producing grounded printed circuits
JP2001353716A (ja) セラミック集合基板へのブレーク溝形成方法
JP2001121481A (ja) プリント基板切断装置
JP3569923B2 (ja) 積層混成集積回路部品の製造方法
JPH02265706A (ja) セラミック基板の製造方法
CN117858351A (zh) 线路板及其制作方法
JPH0144032B2 (ja)
JPH08167760A (ja) 集合プリント配線板及びその製造方法
JPS6053308B2 (ja) 両面用フォトマスクの作成方法
JPS59181690A (ja) スクリ−ン印刷時の位置合わせ方法
JPS6356984A (ja) プリント基板の製造方法
JPH07211849A (ja) リードフレーム