DE102004049663B3 - Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben - Google Patents

Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102004049663B3
DE102004049663B3 DE200410049663 DE102004049663A DE102004049663B3 DE 102004049663 B3 DE102004049663 B3 DE 102004049663B3 DE 200410049663 DE200410049663 DE 200410049663 DE 102004049663 A DE102004049663 A DE 102004049663A DE 102004049663 B3 DE102004049663 B3 DE 102004049663B3
Authority
DE
Germany
Prior art keywords
plastic
plastic housing
metal layer
electrically conductive
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410049663
Other languages
English (en)
Inventor
Michael Dipl.-Ing. Bauer
Ulrich Dipl.-Ing. Bachmaier
Robert Dr.-Ing. Hagen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410049663 priority Critical patent/DE102004049663B3/de
Priority to US11/247,068 priority patent/US7554196B2/en
Application granted granted Critical
Publication of DE102004049663B3 publication Critical patent/DE102004049663B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

Die Erfindung betrifft ein Kunststoffgehäuse (1) und Halbleiterbauteil (3) mit derartigem Kunststoffgehäuse (1) sowie Verfahren zur Herstellung derselben. Dazu weist das Kunststoffgehäuse (1) Kunststoffaußenflächen (6, 7 und 8) auf, die auf einer Unterseite (9) des Kunststoffgehäuses (1) untere Außenkontaktflächen (10) und auf einer Oberseite (7) obere Außenkontaktflächen aufweist, die über äußere Leiterbahnen (12) miteinander verbunden sind. Dazu weisen die Leiterbahnen (12) Leitungspfade auf, die auf freiliegenden leitenden Einlagerungen des Kunststoffgehäuses gebildet werden.

Description

  • Die Erfindung betrifft ein Kunststoffgehäuse und ein Halbleiterbauteil mit derartigem Kunststoffgehäuse, sowie ein Verfahren zur Herstellung derselben. Insbesondere betrifft die Erfindung eine Halbleiterbauteilanordnung zum Stapeln von Halbleiterbauteilen mit mindestens einem Halbleiterbasisbauteil. Dazu weist das Halbleiterbasisbauteil ein Gehäuse auf, das Kunststoffaußenflächen besitzt. Auf einer Unterseite des Gehäuses sind untere Außenkontaktflächen zum Anbringen von Außenkontakten angeordnet und auf einer der Unterseite gegenüberliegenden Oberseite des Gehäuses sind obere Außenkontaktflächen angeordnet zum Stapeln eines Halbleiterbauteils auf dem Kunststoffgehäuse des Halbleiterbasisbauteils.
  • Herkömmliche Halbleiterbasisbauteile, wie sie aus der Druckschrift DE 101 38 278 C1 bekannt sind, sind zum Stapeln von BGA oder LBGA-Gehäusen (ball grid array oder large ball grid array) mit zusätzlichen flexiblen Umverdrahtungsfolien versehen, die großflächiger sind als die zu stapelnden Halbleiterbauteile und die über den Rand der Halbleiterbauteile hinausragen, sodass sie in Richtung auf ein darunter angeordnetes Halbleiterbauteil eines Halbleiterbauteilstapels gebogen und über die flexible Folie mit dem darunter angeordneten Halbleiterbauteil elektrisch verbunden werden können.
  • Ein Halbleitermodul mit derartig gestapelten Halbleiterbauteilen hat den Nachteil, dass die Halbleiterbauteile nicht mit geringst möglichem Raumbedarf gestapelt werden können, zumal auch die abgebogene Umverdrahtungsfolie einen Biegera dius erfordert, der nicht unterschritten werden kann, ohne dass Mikrorisse in den auf der Umverdrahtungsfolie angeordneten Umverdrahtungsleitungen riskiert werden.
  • In einer alternativen Ausführungsform in der DE 101 38 278 C1 wird eine Kunststoffpressmasse, die gleichzeitig dem Schutz der Seitenränder und der Rückseite des Halbeiterchips dient, mit einer strukturierten Leiterbahnschicht versehen.
  • Aus der US 6,093,584 A ist ein Halbleiterbauteil bekannt, bei dem nach dem Einkapseln in ein Kunststoffgehäuse eine Leiterschicht auf die Gehäuseoberseite laminiert wird. Anschließend werden Öffnungen in die Kunststoffgehäusemasse gebohrt, durch die eine elektrisch leitende Verbindung zu innerhalb des Gehäuses angeordneten Kontakten möglich ist.
  • Andere herkömmliche Halbleiterbasisbauteile weisen ein Umverdrahtungssubstrat mit auf der Unterseite des Umverdrahtungssubstrats angeordneten Außenkontakten auf und auf der Oberseite des Umverdrahtungssubstrats ist wenigstens ein Halbleiterchip, bspw. ein Speicherbauteil, wie ein DRAM (dynamic random access memory) im Zentrum des Umverdrahtungssubstrats angeordnet.
  • Soll ein derartiges herkömmliches Halbleiterbauteil als Halbleiterbasisbauteil für ein Halbleitermodul eingesetzt werden, so können nur die Randbereiche des Umverdrahtungssubstrats für das Anbringen von Außenkontakten eines gestapelten Halbleiterbauteils zur Verfügung stehen, wie das in der nicht vorveröffentlichten DE 10 2004 009 056 A1 beschrieben wurde. Da das Zentrum des Umverdrahtungssubstrats von dem Halbleiterchip eingenommen wird, ist die Anzahl und Anordnung von Außenkontakten des zu stapelnden Halbleiterbauteils stark eingeschränkt, sodass eine große Anzahl bekannter Gehäusetypen, wie BGA- oder LBGA-Gehäuse nicht auf einem solchen herkömmlichen Halbleiterbauteil mit Umverdrahtungssubstrat gestapelt werden können.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Verdrahtungssubstrat und ein Verfahren zur Herstellung desselben anzugeben, das als Halbleiterbasisbauteil einsetzbar ist. Ferner ist es Aufgabe der Erfindung, ein Halbleiterbauteil anzugeben, bei dem auf der Oberseite eine beliebige Anordnung für Außenkontaktflächen bereitgestellt werden kann und eine davon unabhängige Verteilung von Außenkontaktflächen auf der Unterseite des Verdrahtungssubstrats für ein oberflächenmon tierbares Halbleiterbauteil möglich sind. Ferner ist es Aufgabe der Erfindung, den Raumbedarf und den Flächenbedarf eines Halbleiterbauteils zu minimieren, insbesondere den Raumbedarf eines Speichermoduls aus DRAM-Halbleiterbauteilen zu verkleinern.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Kunststoffgehäuse eines Halbleiterbauteils mit Kunststoffaußenflächen angegeben. Auf einer Unterseite des Kunststoffgehäuses sind untere Außenkontaktflächen angeordnet und auf einer Oberseite, die der Unterseite gegenüberliegt, weist das Kunststoffgehäuse obere Kontaktflächen auf. Über Leiterbahnen und Durchkontakte stehen die unteren Außenkontaktflächen mit den oberen Außenkontaktflächen elektrisch in Verbindung. Dazu weisen die Leiterbahnen eine strukturiere Metallschicht auf, die auf Leitungspfaden angeordnet ist. Die Leitungspfade wiederum weisen freiliegende leitende Einlagerungen des Kunststoffes des Gehäuses auf.
  • Dieses Halbleiterbauteil hat den Vorteil, dass zum Verbinden der Außenkontaktflächen auf der Oberseite keine zusätzlichen Zwischenverdrahtungssubstrate oder Umverdrahtungsfolien erforderlich sind. Vielmehr wird die Gehäuseaußenkontur und die Kunststoffmasse des Gehäuses genutzt, um einerseits auf den Kunststoffaußenflächen der Gehäuseaußenkontur und andererseits durch die Kunststoffgehäusemasse hindurch Leitungspfade zu generieren, die mithilfe von strukturierten Metallbeschichtungen zu Leiterbahnen verstärkt werden. Da die Kunststoffgehäusemasse bzw. die Kunststoffaußenflächen unmittelbar zur Generierung von Leitungspfaden herangezogen werden, ist der Raumbedarf zur Bereitstellung von Außenkontaktflächen auf der Oberseite des Halbleiterbauteils und zur Anbringung von Leiterbahnen entlang der Außenkontur des Kunststoffgehäuses und durch das Kunststoffgehäuse hindurch mit elektrischer Verbindung zu den Außenkontakten auf der Unterseite des Gehäuses Raum sparend gestaltet. Außerdem bildet das Kunststoffgehäuse als solches bereits das Trägermaterial für diese Leiterbahnen und erfüllt somit eine Doppelfunktion, indem einerseits das Kunststoffgehäuse die Komponenten des Halbleiterchips einbettet und zum anderen auf seinen Kunststoffaußenflächen die Möglichkeit bietet, obere Außenkontaktflächen mit unteren Außenkontaktflächen elektrisch zu verbinden.
  • Dazu ist es nicht erforderlich, dass die Leitungspfade bereits eine geschlossene Metallisierung aufweisen. Vielmehr wird ein Leitungspfad von einander isolierten elektrisch leitenden Partikeln der Kunststoffaußenflächen des Gehäuses gebildet, die entlang einer Leiterpfadstruktur auf den Kunststoffaußenflächen, bzw. den Durchgangsöffnungen des Kunststoffgehäuses vorgesehen sind. Die elektrisch leitenden Partikel sind im Bereich der Leitungspfade derartig nebeneinander angeordnet, dass bei einer strukturierten Metallbeschichtung entlang dieser Leitungspfade aus den voneinander isolierten elektrisch leitenden Partikeln durch die strukturierte Beschichtung Leiterbahnen entstehen. Dazu verlaufen diese Leiterbahnen auf den Kunststoffaußenflächen oder durch die Durchgangsöffnungen durch das Kunststoffgehäuse.
  • In einer bevorzugten Ausführungsform der Erfindung sind die freiliegenden leitenden Einlagerungen auf den Leitungspfaden von einer wenige Nanometer dicken unteren Metalllage bedeckt. Mit dieser unteren, ersten Metalllage wird dafür gesorgt, dass die isoliert auf den Leitungspfaden angeordneten frei liegenden leitenden Einlagerungen miteinander elektrisch verbunden sind. In einer weiteren Ausführungsform der Erfindung sind die freiliegenden leitenden Einlagerungen auf den Leitungspfaden von einer einige Mikrometer dicken oberen Metalllage bedeckt. Während die untere Metalllage eine durch Aufdampfen, Sputtern oder chemischer Abscheidung auf die freiliegenden leitenden Einlagerungen aufgebracht sind, ist die zweite wenige Mikrometer dicke obere Metalllage durch galvanische oder durch Drucktechniken aufgebracht.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weisen die freiliegenden leitenden Einlagerungen der Kunststoffgehäusemasse Metallkomplexe auf. Diese Metallkomplexe sind Bestandteile von metallorganischen Verbindungen, die durch Wärmestrahlung, Laserstrahlen und/oder thermischer Behandlung ihren organischen Bestandteil von ihren organischen Bestandteilen befreit wurden und nun als Metallkomplexe der Leitungspfade für ein Verbinden durch Abscheiden von Metallen auf diesen Metallkomplexen zu Leiterbahnen verbunden werden.
  • In einer weiteren Ausführungsform der Erfindung weisen die freiliegenden leitenden Einlagerungen des Kunststoffes leitende Nanopartikel auf. Derartige leitende Nanopartikel sind vorzugsweise Fullerene oder Nanoröhren. Während die Fullerene eine hohlkugelförmige Struktur von hexagonal angeordneten Kohlenstoffatomen aufweisen, bilden die Nanoröhren Hohlröhren aus, die auf ihrem Umfang hexagonal angeordnete Kohlenstoffatome aufweisen. Bei der vorliegenden Erfindung werden zur Bildung von Leitungspfaden diese Fullerene bzw. Nanoröhren teilweise freigelegt, indem die umgebende Kunststoffmasse mithilfe einer Laser-Bearbeitung verdampft wird.
  • Ein weiterer Aspekt der Erfindung betrifft ein Halbleiterbauteil mit einem Kunststoffgehäuse, dass auf seinen Außenkontaktfläche, bzw. durch die Kunststoffmasse hindurch metallische Leiterbahnen wie oben beschrieben aufweist. Ein derartiges Halbleiterbauteil kann vorzugsweise auf seiner Unterseite ein Verdrahtungssubstrat aufweisen, dass in seinem Randbereich Durchkontakte durch das Verdrahtungssubstrat aufweist. Dieses Durchkontakte durch das Verdrahtungssubstrat sind auf ihrer Oberseite mit den äußeren Leiterbahnen des Kunststoffgehäuses elektrisch verbunden und auf der Unterseite des Verdrahtungssubstrats über eine Verdrahtungsstruktur mit den unteren Außenkontaktflächen verbunden. Um auf den Außenkontaktflächen des Kunststoffgehäuses Leitungspfade bilden zu können, weist der Kunststoff Einlagerungen einer metallorganischen Verbindung auf, deren metallische Bestandteile in den Leitungspfaden freiliegen und von einer oder mehreren Metalllagen bedeckt sind.
  • In einer weiteren Ausführungsform der Erfindung entspricht die Größe und Anordnung der oberen Außenkontaktflächen auf der Oberseite des Halbleiterbauteils der Größe und Anordnung von oberflächenmontierbaren Außenkontakten eines zu stapelnden Halbleiterbauteils. Da die Größe und Anordnung der oberen Außenkontaktflächen auf der Oberseite des Halbleiterbauteils beliebig und unabhängig von den auf der Unterseite angeordneten Außenkontaktflächen bzw. von den auf der Unterseite des Halbleiterbauteils angeordneten Außenkontakte wählbar ist, können die Außenkontaktflächen und deren Größe und Anordnung an jedes beliebige zu stapelnde Halbleiterbauteil angepasst werden, ohne dass zusätzliche Umverdrahtungsfolien oder Umverdrahtungsplatten zwischen dem Halbleiterbauteil und einem zu stapelnden Halbleiterbauteil anzuordnen sind. Somit ist es möglich, den Raumbedarf für einen Stapel aus Halbleiterbauteilen zu minimieren.
  • Ein weiterer Aspekt der Erfindung betrifft ein Halbleitermodul mit einem Halbleiterbasisbauteil und mindestens einem darauf gestapelten Halbleiterbauteil, wobei das Halbleiterbasisbauteil eine Struktur von Leitungspfaden aufweist, wie sie oben bereits im Detail beschrieben wurde. Das gestapelte Halbleiterbauteil dieses Halbleitermoduls weist oberflächenmontierbare Außenkontakte auf, die mit den oberen Außenkontaktflächen des Halbleiterbasisbauteils korrespondieren. In einer bevorzugten Ausführungsform der Erfindung weist des Halbleitermodul Speicherbauteile, vorzugsweise DRAMs und/oder GDRAMs auf.
  • Ferner kann das Halbleitermodul mindestens ein Logikbauteil, vorzugsweise ein MPCP (micro processor chip package) und/oder ein Speicherbauteil, vorzugsweise ein DRAM (dynamic random access memory) und/oder ein GDRAM (graphic dynamic random access memory) aufweisen. Ein derartiges Halbleitermodul hat den Vorteil, dass es in kompakter Bauweise möglich ist, mithilfe des Prozessormoduls das Speichermodul zu verwalten.
  • Ein Verfahren zur Herstellung eines Kunststoffgehäuses mit Kunststoffaußenflächen, das auf einer Unterseite angeordnete untere Außenkontaktflächen und auf einer Oberseite angeordnete obere Außenkontaktflächen aufweist, wobei äußere Leiterbahnen und/oder Durchkontakte die unteren mit den oberen Außenkontaktflächen verbinden, weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird ein Polymer einer Kunststoffgehäusemasse mit einem Einlagerungsmaterial, das bei Bestrahlung elektrisch leitendes Material freisetzt, gemischt. Anschließend wird das Kunststoffgehäuse mit der Kunststoffgehäusemasse geformt, wobei die Komponenten wie Halbleiterchip, elektrische Verbindungen und Substrate teilweise oder vollständig in Kunststoffgehäusemasse mit elektrisch leitendem Einlagerungsmaterial eingebettet werden. Danach werden durch selektives Freisetzen von elektrisch leitendem Material unter Bildung von isoliert angeordneten leitfähigen Positionen zwischen Außenkontaktflächenbereichen auf der Oberseite des Kunststoffgehäuses und Kontaktanschlussflächen auf einem Verdrahtungssubstrat Leitungspfade hergestellt.
  • Bei dem selektiven Freisetzen werden entlang der vorgesehenen Leitungspfadstruktur ein Laserschreiben oder ein photolithografisches Abdecken und Schützen der nicht freizulegenden Bereiche des Kunststoffmaterials eingesetzt. Mittels Anlösens des Kunststoffmaterials in den photolithografisch freigelegten Leitungspfadstrukturbereichen werden die elektrisch leitenden Positionen der Kunststoffeinlagerungen freigesetzt. In einem nachfolgenden Schritt werden die elektrisch freigelegten leitenden Materialien mit einer unteren Metalllage verstärkt und anschließend wird diese nun durchgängig elektrisch leitende Metalllage durch galvanisches Abscheiden einer einige Mikrometer dicken oberen Metalllage auf der unteren Metalllage zu einer Verdrahtungsstruktur zwischen unteren und oberen Außenkontaktflächen verstärkt.
  • Dieses Verfahren hat den Vorteil, dass lediglich die Kunststoffgehäusemasse eine geänderte Zusammensetzung aufweist, bei der isoliert in der Kunststoffgehäusemasse entweder Metallionen einer metallorganischen Verbindung vorhanden sind oder elektrisch leitende Materialpartikel in die Kunststoffgehäusemasse eingebettet sind. Diese werden vorteilhaft nur in den Bereichen der vorgesehenen Leitungspfade teilweise auf den Oberseiten des Halbleiterbauteils oder in entsprechenden Durchgangslöchern durch die Kunststoffgehäusemasse freigelegt. Um diesen Kunststoff herzustellen, werden als Einlagerungen entweder metallorganische Verbindungen zugemischt oder elektrisch leitende Nanopartikel, vorzugsweise Fullerene, zugegeben.
  • Für ein selektives Freisetzen von elektrisch leitendem Material im Bereich der Leitungspfade können die Kunststoffaußenflächen des Kunststoffgehäuses mit Photonen, Ionen und/oder Elektronen bestrahlt werden. Auch ein Anlösen dieser Bereiche ist möglich, wenn vorher die übrigen Bereiche der Kunststoffaußenflächen durch eine strukturierte Schutzschicht bspw. einen photolithografischen Schritt geschützt werden.
  • In einem Durchführungsbeispiel des Verfahrens erfolgt ein selektives Freisetzen von elektrisch leitendem Material über Bildung von Leitungspfaden durch die Kunststoffgehäusemasse hindurch mit einem Laserabtrag der Kunststoffgehäusemasse zur Bildung entsprechender Durchkontakte an vorgesehenen Stellen. Anschließend wird das entstandene Durchgangsloch galvanisch mit dem elektrisch leitenden Material der oberen Metallbeschichtung aufgefüllt. Um diese Auffüllung zu fördern und zu bewirken, kann vorher eine wenige Nanometer dünne Metallschicht auf den Wänden des Durchgangsloches angeordnet werden, die dann durch galvanische Abscheidung verstärkt wird.
  • Weiterhin ist es möglich, die wenige Nanometer dicke untere Metalllage durch stromlose Abscheidung einer entsprechend dünnen strukturierten Metalllage auf dem freigelegten elektrisch leitenden Material durchzuführen. Dabei ist die Strukturierung in Leiterbahnen oder Durchkontakte durch das selek tiv freigesetzte elektrisch leitende Material in voneinander isoliert angeordneten leitfähigen Positionen vorgegeben.
  • Das Verstärken des elektrisch leitenden Materials zu einer wenige Nanometer dicken unteren Metallschicht kann mittels Sputter-Technik, Aufdampftechnik und/oder Plasmaabscheidung auf die Kunststoffaußenflächen des Gehäuses, bzw. auf die Innenwände von Durchgangsöffnungen durch das Kunststoffgehäuse erfolgen. Anschließend wird die untere Metalllage mittels Photolithographie in den Leitungspfaden freigesetzt und anschließend können dann diese Leitungspfade durch eine zweite galvanische Metallschicht verstärkt werden. Nach dem Aufwachsen der Metalllagen kann die photolithografische Schicht und anschließend die Nanometer dünne aufgebrachte Metallschicht dort entfernt werden, wo keine Leiterbahnen anzuordnen sind.
  • Zusammenfassend ist festzustellen, dass einem Kunststoffmaterial in Form einer Kunststoffgehäusemasse wie einer Pressmasse, einer Globe-Top-Masse oder einer Thermoplast-Masse ein metallorganischer oder anorganischer Komplex mit Metallionen oder eine entsprechende Verbindung zugefügt wird. Dieser Komplex bzw. diese Verbindung ist derart instabil, dass sie durch energiereiche Strahlung wie bspw. Laserstrahlung, UV-Strahlung, Röntgenstrahlung oder Ionenbeschuss in einen metallischen und einen organischen bzw. anorganischen Anteil getrennt werden.
  • Andererseits ist es auch möglich, derartige metallorganische oder anorganische Verbindungen mit einem Metallkomplex einem Lack beizumischen. Dieser Lack kann dann auf einem normal gefertigten Bauelement mit Kunststoffgehäuse selektiv aufgebracht werden, um nun an den mit Lack beschichteten Bereichen metallische Partikel auf den Kunststoffaußenseiten des Halb leiterbauteils freizusetzen. Andererseits kann dieser Lack auch vollflächig aufgebracht werden und über entsprechende Photolithografieschritte strukturiert werden.
  • Die Eindringtiefe in die Kunststoffgehäusemasse und/oder in den Lack zum Freisetzen der darin befindlichen metallischen Bestandteile ist so gering, dass eine Strahlung von geringer Intensität aufzubringen ist, um nur an der Oberfläche des Umhüllmaterials, bzw. des Lackes metallische Partikel freizusetzen. Dadurch wird eine Leitungspfadstruktur erzeugt, die metallische Partikel aufweist, die ihrerseits dazu dienen, als Kondensationskeime für nachfolgende galvanische oder stromlose Abscheidungsprozesse zu dienen. Dabei entsteht entlang der Leitungspfade eine leitfähige elektrische Verbindung, welche die Funktion von Leiterbahnen übernimmt.
  • Entlang der Bauteiloberfläche können somit entsprechende Leiterbahnen, bzw. Leiterbahnstrukturen für die Verdrahtung dreidimensional erzeugt werden. Mit diesem Verfahren und mit dieser Vorrichtung sind nachfolgende Vorteile verbunden:
    • 1. Es ist eine schreibende Strukturierung der Leitungspfade möglich.
    • 2. Aufwendige Durchkontakttechnologien entfallen.
    • 3. Bei entsprechendem Design ist ein Batch-Prozess mit einer Belichtungsmaske ebenfalls möglich. Schließlich können durch das Umhüllmaterial bzw. die Kunststoffgehäusemasse metallisierte Durchgangsöffnungen geschaffen werden, und somit auch Anschlusspfade im fertigen Gehäuse hergestellt werden.
  • Die Innenwände von Durchgangsöffnungen können schließlich auch ohne aufwendigen Sputter-Prozess direkt stromlos oder galvanisch metallisiert werden. Als Metalle sind für die Komplexierung prinzipiell nachfolgende Elemente möglich, Kupfer, Nickel, Palladium, Kobalt, Magnesium, Platin, Iridium und/oder Silber. Generell sind alle Metalle als Einlagerungen geeignet, die stabile, jedoch bei intensiver Bestrahlung spaltbare Komplexe, bzw. Verbindungen bilden.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen Ausschnitt einer Strukturformel einer metallorganischen Verbindung;
  • 2 zeigt eine Prinzipskizze einer Kunststoffgehäusemasse mit elektrisch leitenden Einlagerungen unter Bestrahlungseinwirkung;
  • 3 zeigt eine Prinzipskizze der Kunststoffgehäusemasse gemäß 2 nach Freilegen von elektrisch leitenden Einlagerungen als leitfähige Positionen auf einer Kunststoffaußenfläche;
  • 4 zeigt eine Prinzipskizze der Kunststoffgehäusemasse gemäß 3 nach einem Verstärken der elektrisch leitfähigen Positionen;
  • 5 zeigt eine Prinzipskizze der Kunststoffgehäusemasse gemäß 4 nach Abscheiden einer Metallschicht auf den Leitungspfaden;
  • 6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer ersten Ausführungsform der Erfindung mit einem Kunststoffgehäuse, das entlang seiner Gehäuseaußenkontur Leitungspfade aufweist;
  • 7 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil gemäß 5 nach Verstärken von elektrisch leitfähigen Positionen der Leitungspfade;
  • 8 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil gemäß 7 nach Aufbringen einer oberen Metalllage auf die Leitungspfade zur Bildung äußerer Leiterbahnen;
  • 9 zeigt einen schematischen Querschnitt eines Halbleiterbauteils einer zweiten Ausführungsform der Erfindung mit einem Kunststoffgehäuse gemäß der zweiten Ausführungsform der Erfindung;
  • 10 zeigt einen schematischen Querschnitt des Halbleiterbauteils gemäß 9 nach Freilengen von leitfähigen Positionen für Leitungspfade auf den Kunststoffaußenflächen des Kunststoffgehäuses und auf Innenflächen von Durchgangsöffnungen durch das Gehäuse;
  • 11 zeigt einen schematischen Querschnitt des Halbleiterbauteils gemäß 10 nach Verstärken der elektrisch leitfähigen Positionen;
  • 12 zeigt einen schematischen Querschnitt eines Halbleiterbauteils gemäß 11 nach Aufbringen einer oberen Metalllage zum Bilden von äußeren Leiterbahnen;
  • 13 zeigt eine schematische Draufsicht auf das Halbleiterbauteil gemäß 12 mit äußeren Leiterbahnen und einem Durchkontakt;
  • 14 zeigt einen schematischen Querschnitt durch ein Halbleitermodul in Form eines Halbleiterbauteilstapels, der als Halbleiterbasisbauteil ein Speicherbauteil gemäß 8 und als gestapeltes Halbleiterbauteil ein Logikbauteil aufweist.
  • 1 zeigt einen Ausschnitt einer Strukturformel einer metallorganischen Verbindung 20, wobei das Metallion mit Me gekennzeichnet ist. Als Metalle Me kommen für die vorliegende Erfindung in Betracht die Metalle Me Kupfer, Nickel, Palladium, Kobalt, Magnesium, Platin, Iridium und/oder Silber. Generell können solche Metalle Me eingesetzt werden, die stabile, bei intensiver Bestrahlung aber spaltbare Metallkomplexe 36 bzw. Verbindungen eingehen. Durch Bestrahlung werden dann die Metallionen als Metalle Me freigesetzt. Anstelle von denen in 1 gezeigten metallorganischen Verbindungen 20 können als elektrisch leitende Einlagerungen in eine Kunststoffgehäusemasse zur Bildung von Leitungspfaden mit voneinander isoliert elektrisch leitfähigen Positionen auch metallische Partikel und/oder Kohlenstoffnanopartikel eingesetzt werden, wie Fullerene und/oder Kohlenstoff-Nanoröhren.
  • 2 zeigt eine Prinzipskizze einer Kunststoffgehäusemasse 33 mit elektrisch leitenden Einlagerungen 15 unter Einwirkung einer Bestrahlung 34. Die symbolisch eingebrachten kreisförmigen, metallischen Einlagerungen 15 stellen nicht die wahre Struktur der eingelagerten elektrisch leitenden Partikel dar, sondern 2 verdeutlicht lediglich, dass die elektrisch leitenden Einlagerungen 15 isoliert voneinander in der Kunststoffgehäusemasse 33 verteilt angeordnet sind. Diese Kunststoffgehäusemasse 33 bildet den Kunststoff 16 des Gehäuses. Die Bestrahlung 34 kann einerseits eine Photonenstrahlung sein, die bspw. Metalle aus einer metallorganischen Verbindung abspalten kann. Andererseits kann die Bestrahlung 34 auch bewirken, dass die Kunststoffgehäusemasse 33 so weit von der Kunststoffaußenfläche 7 abgetragen wird, bis leitfähige Positionen 37 auf der Kunststoffaußenfläche 7 freigelegt sind.
  • 3 zeigt eine Prinzipskizze einer Kunststoffgehäusemasse 33 gemäß 2 nach Freilegen von elektrisch leitenden Einlagerungen 15 als leitfähige Positionen 37 auf einer Kunststoffaußenfläche 7. Durch dieses Freilegen von leitfähigen Positionen 37, wird auf der Kunststoffaußenfläche 7 ein Leitungspfad 14 vorgegeben, der anschließend durch Verstärken und Vergrößern der leitfähigen Positionen 37 in eine Leiterbahn entlang der freigelegten elektrisch leitenden Positionen 37 überführt werden kann.
  • 4 zeigt eine Prinzipskizze einer Kunststoffgehäusemasse 33 gemäß 3 nach einem Verstärken von elektrisch leitfähigen Positionen 37. Dieses Verstärken der elektrisch leitfähigen Positionen 37 zu einer dünnen, nahezu geschlossenen Metallschicht 13 bzw. zu einer unteren Metalllage 18, kann durch stromlose chemische Abscheidung von Metallen auf den Kunststoffaußenflächen 7, soweit sie freigelegte elektrisch leitfähige Positionen 37 aufweisen, erfolgen. Nachdem die e lektrisch leitfähigen Positionen 37 derart verstärkt wurden, dass sie eine geschlossene dünne leitfähige Metallschicht 13 bilden, kann diese Metallschicht 13 weiter zu Leiterbahnen verstärkt werden. Dazu werden die Bereiche der Kunststoffaußenflächen 7 mit einer Schutzschicht abgedeckt, soweit sie nicht zu Leiterbahnen verstärkt werden sollen. Eine derartig strukturierte Schutzschicht lässt sich durch Photolithografie auf die Kunststoffaußenflächen 7 des Kunststoffgehäuses des Halbleiterbauteils aufbringen.
  • 5 zeigt eine Prinzipskizze der Kunststoffgehäusemasse 33 gemäß 4 nach Abscheiden einer Metallschicht 13 auf Leitungspfaden 14. Während in 5 lediglich ein Ausschnitt der Kunststoffgehäusemasse 33 gezeigt wird, auf dem derartige Leitungspfade 14 und äußere Leiterbahnen 12 gebildet werden, zeigen die nachfolgenden Figuren die Herstellung von entsprechenden Halbleiterbauteilen.
  • 6 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 3 gemäß einer ersten Ausführungsform der Erfindung. Dieses Halbleiterbauteil 3 weist ein Kunststoffgehäuse 1 auf, das mit seiner Kunststoffgehäusemasse 33 einen Halbleiterchip 41 mit Flipchip-Kontakten 42 auf einem Verdrahtungssubstrat 21 einbettet. Die Flipchip-Kontakte 42 des Halbleiterchips 41 sind über Durchkontakte 23 durch das Verdrahtungssubstrat 21 mit unteren Außenkontaktflächen 10 des Halbleiterbauteils 3 verbunden. Ferner weist das Verdrahtungssubstrat 21 in seinen Randbereichen 22, die über die Kunststoffgehäusemasse 33 hinausragen, Durchkontakte 23 auf, die auf der Oberseite 24 des Verdrahtungssubstrats 21 Kontaktanschlussflächen 35 aufweisen und auf der Unterseite über die Verdrahtungsstruktur 26 mit den unteren Außenkontaktflächen 10 elektrisch in Verbindung stehen.
  • Auf der Oberseite 7 und den Randseiten 6 und 8 des Kunststoffgehäuses 1 sind in Form von Leitungspfaden 14 elektrisch leitfähige Metallpositionen 37 entlang der Gehäusekontur 38 freigelegt. Dazu weist die Kunststoffgehäusemasse 33 wie oben erwähnt elektrisch leitende Nanopartikel und/oder nanometallische Verbindungen auf, die unter Einwirkung von Laserablation oder von UV-Strahlung die elektrisch leitfähigen Positionen 37 der Leitungspfade 14 bilden, wobei diese Leitungspfade 14 stellen noch keine geschlossen elektrisch zusammenhängenden Leiterbahnen dar, sondern werden durch entsprechende Abscheideprozesse erst zu Leiterbahnen verdichtet und verstärkt. Das Freilegen von elektrisch leitfähigen Positionen 37 ist nur mit Kunststoffgehäusemassen möglich, in die vorher elektrisch leitende Partikel, bspw. in Form von metallorganischen Verbindungen und/oder Nanopartikeln eingeschlossen werden. Ein Teil dieser Partikel kann durch Laserablation oder durch Wärmestrahlung freigelegt werden. Auf diesen freigelegten Partikeln bzw. den Leitungspfaden 14 können dann mehrere elektrisch leitende Metalllagen abgeschieden werden.
  • 7 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil 3 gemäß 6 nach Verstärken von elektrisch leitfähigen Positionen der Leitungspfade 14 zu einer Metallschicht 13. Diese dünne Metallschicht 13 kann neben einer chemischen stromlosen Abscheidung auch durch Sputtern oder Aufdampfen ganzflächig auf die Kunststoffaußenflächen aufgetragen werden, sodass für ein weiteres Verstärken der Leitungspfade 14 zu Leiterbahnen eine elektrische Kontaktierung in einem galvanischen Abscheidebad möglich ist. Vor einem derartigen galvanischen Verstärken der Leitungspfade 14 zu Leiterbahnen wird jedoch eine Schutzschicht auf die Bereiche aufgebracht, die nicht zu Leiterbahnen verstärkt werden sol len. Derartige Schutzschichten können mithilfe der Photolithografie strukturiert werden, um ein selektives Aufbringen von Leiterbahnen in dem Galvanikbad zu gewährleisten.
  • 8 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil 3 gemäß 3 nach Aufbringen einer oberen Metalllage 19 auf die Leitungspfade zur Bildung äußerer Leiterbahnen 12. Diese äußeren Leiterbahnen 12 weisen auf der Oberseite 7 des Kunststoffgehäuses 1 obere Außenkontaktflächen 11 auf und verbinden diese oberen Außenkontaktflächen 11 mit Kontaktanschlussflächen 35 auf Randseitenbereichen 22 eines Verdrahtungssubstrats 21, die mit Durchkontakten 23 und einer Verdrahtungsstruktur 26 mit unteren Außenkontaktflächen 10 des Halbleiterbauteils 1 verbunden sind. Somit sind die oberen Außenkontaktflächen 11 und die unteren Außenkontaktflächen 10 über die äußeren Leiterbahnen 12 elektrisch miteinander verbunden. Bei der Strukturierung der Leiterbahnen 12, insbesondere auf der Oberseite 7 des Kunststoffgehäuses 1 besteht die Möglichkeit, jedes beliebige Muster in Größe und Anordnung von Außenkontaktflächen 11 zu realisieren. Somit ist das Halbleiterbauteil 3 gemäß 8 geeignet, ein gestapeltes Halbleiterbauteil aufzunehmen, wobei die Anordnung und Größe der Außenkontaktflächen 11 auf die Anordnung und Größe der Außenkontakte des zu stapelnden Halbleiterbauteils anpassbar sind.
  • 9 zeigt einen schematischen Querschnitt eines Halbleiterbauteils 4 einer zweiten Ausführungsform der Erfindung mit einem Kunststoffgehäuse 2 gemäß der zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Dieses Kunststoffgehäuse der zweiten Ausführungsform der Erfindung unterscheidet sich von dem Kunststoffgehäuse 1 gemäß 6 der ersten Ausführungsform der Erfindung dadurch, dass in die Kunststoffgehäusemasse 33 eine Durchgangsöffnung 17 von der Oberseite 7 des Kunststoffgehäuses 2 zur Oberseite 24 des Verdrahtungssubstrats 21 eingebracht worden ist. Eine derartige Durchgangsöffnung 17 kann ebenfalls mit Laserabtrag durch das Kunststoffgehäuse 2 hindurch eingebracht werden. Diese Durchgangsöffnungen 17 weisen Innenwände 40 auf, die bereits freigelegte metallisch leitfähige Positionen 37 besitzen.
  • 10 zeigt einen schematischen Querschnitt des Halbleiterbauteils 4 gemäß 9 nach Freilegen von leitfähigen Positionen 37 für Leitungspfade 14 auf den Kunststoffaußenflächen 6, 7, 8 des Kunststoffgehäuses 2. Dieses Freilegen von leitfähigen Positionen 37 auf den Kunststoffaußenflächen 6, 7 und 8 erfolgt in gleicher Weise wie für das Kunststoffgehäuse 2 der ersten Ausführungsform der Erfindung gemäß 6. Anschließend wird auf den Innenflächen 40 der Durchgangsöffnungen 17 und auf den Leitungspfaden 14 auf den Kunststoffaußenseiten 7, 8 und 9 eine entsprechende dünne elektrisch leitende Metallschicht abgeschieden. Diese dünne Metallschicht wird durch galvanische Abscheidung weiter verstärkt.
  • 11 zeigt einen schematischen Querschnitt des Halbleiterbauteils gemäß 10 nach einem Verstärken der elektrisch leitfähigen Positionen zu einer dünnen ersten unteren Metalllage 18.
  • 12 zeigt einen schematischen Querschnitt eines Halbleiterbauteils 4 gemäß 11 nach Aufbringen einer oberen Metalllage 19 zum Bilden von äußeren Leiterbahnen 12 und zum Bilden eines Durchkontaktes 43 durch das Kunststoffgehäuse 2.
  • Der Durchkontakt 43 verbindet in dieser Ausführungsform der Erfindung eine obere Außenkontaktfläche 11 auf der Oberseite 7 des Kunststoffgehäuses 2 mit einer unteren Außenkontaktfläche 10 auf der Unterseite 9 des Halbleiterbauteils 4, die gleichzeitig die Unterseite 25 des Verdrahtungssubstrats 21 ist. Dazu weist das Verdrahtungssubstrat 21 eine Verdrahtungsstruktur 44 auf der Oberseite 24 des Verdrahtungssubstrats 21 auf. Mithilfe derartiger Durchgangskontakte 43 lassen sich dreidimensionale Vernetzungen innerhalb der Kunststoffgehäusemasse 33 herstellen.
  • 13 zeigt eine schematische Draufsicht auf das Halbleiterbauteil 4 gemäß 12 mit äußeren Leiterbahnen 12 und einem Durchkontakt 43. Die äußeren Leiterbahnen 12 verbinden somit untere Außenkontaktflächen 10 mit Kontaktanschlussflächen 35 in einem Randbereich 22 des Verdrahtungssubstrats 21. Dabei können die oberen Außenkontaktflächen 11 beliebig auf der Oberseite 7 angeordnet werden und einem entsprechenden zu stapelnden Halbleiterbauteil mit seinen Außenkontaktanordnungen angepasst sein.
  • 14 zeigt einen schematischen Querschnitt durch ein Halbleitermodul 30 in Form eines Halbleiterbauteilstapels 5, der als Halbleiterbasisbauteil 29 ein Speicherbauteil 32 gemäß 8 und als gestapeltes Halbleiterbauteil 28 ein Logikbauteil 31 aufweist. Während das Halbleiterbasisbauteil 39 wie oben erwähnt einen Halbleiterchip 41 mit Flipchip-Kontakten 42 aufweist, besitzt das gestapelte Halbleiterbauteil 28 einen Halbleiterchip 45, der über Bonddrähte 46 mit seinen Außenkontakten 27 in Form von Lötbällen 47 in Randbereichen der Unterseite des gestapelten Halbleiterbauteils 28 verbunden ist. Somit lassen sich in vorteilhafter Weise be liebig variable Halbleitermodule 30 aus Halbleiterbauteilen 4 zusammenstellen.
    • 1
    Kunststoffgehäuse (erste Ausführungsform)
    2
    Kunststoffgehäuse (zweite Ausführungsform)
    3
    Halbleiterbauteil (erste Ausführungsform)
    4
    Halbleiterbauteil (zweite Ausführungsform)
    5
    Halbleiterbauteilstapel
    6
    Randseite als Kunststoffaußenfläche
    7
    Oberseite als Kunststoffaußenfläche
    8
    Randseite als Kunststoffaußenfläche
    9
    Unterseite des Halbleiterbauteils
    10
    untere Außenkontaktfläche
    11
    obere Außenkontaktfläche
    12
    Leiterbahn
    13
    Metallschicht
    14
    Leitungspfad
    15
    Einlagerungen
    16
    Kunststoff des Gehäuses
    17
    Durchgangsöffnung durch das Gehäuse
    18
    untere Metalllage
    19
    obere Metalllage
    20
    metallorganische Verbindung
    21
    Verdrahtungssubstrat
    22
    Randbereich des Verdrahtungssubstrats
    23
    Durchkontakt des Verdrahtungssubstrats
    24
    Oberseite des Verdrahtungssubstrats
    25
    Unterseite des Verdrahtungssubstrats
    26
    Verdrahtungsstruktur des Verdrahtungssub
    strats
    27
    Außenkontakte eines zu stapelnden Halbleiter
    bauteils
    28
    gestapeltes Halbleiterbauteil
    29
    Halbleiterbasisbauteil
    30
    Halbleitermodul
    31
    Logikbauteil
    32
    Speicherbauteil
    33
    Kunststoffgehäusemasse
    34
    Bestrahlung
    35
    Kontaktanschlussflächen des Verdrahtungssub
    strats
    36
    metallorganischer Metallkomplex
    37
    leitfähige Positionen
    38
    Gehäusekontur
    40
    Innenfläche von Durchgangsöffnungen
    41
    Halbleiterchip
    42
    Flipchip-Kontakte
    43
    Durchkontakte durch die Kunststoffgehäusemas
    se
    44
    Verdrahtungsstruktur auf der Oberseite des
    Verdrahtungssubstrats
    45
    Halbleiterchip des gestapelten Halbleiterbau
    teils
    46
    Bonddrähte
    47
    Lotbälle
    Me
    metallischer Bestandteil bzw. Metalle

Claims (24)

  1. Kunststoffgehäuse eines Halbleiterbauteils (3) mit Kunststoffaußenflächen (6, 7, 8), das auf einer Unterseite (9) angeordnete untere Außenkontaktflächen (10) und auf einer Oberseite (7) angeordnete oberen Außenkontaktflächen (11) aufweist, wobei über Leiterbahnen (12) die unteren mit den oberen Außenkontaktflächen (10, 11) elektrisch verbunden sind, und wobei die Leiterbahnen (12) eine Metallschicht (13) aufweisen, die auf Leitungspfaden (14) angeordnet ist, wobei die Leitungspfade (14) freiliegende leitende Einlagerungen (15) des Kunststoffes (16) des Gehäuses aufweisen.
  2. Kunststoffgehäuse nach Anspruch 1, dadurch gekennzeichnet, dass die Leiterbahnen (12) auf den Kunststoffaußenflächen (6, 7, 8) angeordnet sind.
  3. Kunststoffgehäuse nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Leiterbahnen (12) in Durchgangsöffnungen (17) durch das Kunststoffgehäuse (2) angeordnet sind.
  4. Kunststoffgehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die freiliegenden leitenden Einlagerungen (15) auf den Leitungspfaden (14) von einer wenige Nanometer dicken unteren Metalllage (18) bedeckt sind.
  5. Kunststoffgehäuse nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die freiliegenden leitenden Einlagerungen (15) auf den Leitungspfaden (14) von einer einige Mikrometer dicken oberen Metalllage (19) bedeckt sind.
  6. Kunststoffgehäuse nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die freiliegenden leitenden Einlagerungen (15) des Kunststoffes (16) Metallkomplexe (36) aufweisen.
  7. Kunststoffgehäuse nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die freiliegenden leitenden Einlagerungen (15) des Kunststoffes (16) leitende Nanopartikel, vorzugsweise Fullerene aufweisen.
  8. Kunststoffgehäuse nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die leitenden Einlagerungen (15) des Kunststoffes (16) metallorganische Verbindungen (20) aufweisen.
  9. Halbleiterbauteil mit einem Kunststoffgehäuse (1) gemäß einem der Ansprüche 1 bis 8.
  10. Halbleiterbauteil nach Anspruch 9, dadurch gekennzeichnet, dass das Kunststoffgehäuse (1) auf seiner Unterseite (9) ein Verdrahtungssubstrat (21) aufweist, das in seinem Randbereich (22) Durchkontakte (23) aufweist, die auf der Oberseite (24) des Verdrahtungssubstrats (21) mit den äußeren Leiterbahnen (12) elektrisch verbunden sind und auf der Unterseite (25) des Verdrahtungssubstrats (21) mit einer Verdrahtungsstruktur (26) elektrisch in Ver bindung stehen, wobei die Verdrahtungsstruktur (26) die Durchkontakte (23) mit den unteren Außenkontaktflächen (10) verbindet.
  11. Halbleiterbauteil nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, dass der Kunststoff (16) des Kunststoffgehäuses (1) Einlagerungen (15) einer metallorganischen Verbindung (20) aufweist, deren metallische Bestandteile (Me) in den Leitungspfaden (14) frei liegen und von einer Metalllage (18) bedeckt sind.
  12. Halbleiterbauteil nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Kunststoff (16) des Gehäuses Einlagerungen (15) elektrisch leitender Nanopartikel aufweist, die in den Leitungspfaden (14) teilweise frei liegen und von einer Metalllage (18) bedeckt sind.
  13. Halbleiterbauteil nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Größe und Anordnung der oberen Außenkontaktflächen (11) auf der Oberseite (7) des Halbleiterbauteils (3) der Größe und Anordnung von oberflächenmontierbaren Außenkontakten (27) eines zu stapelnden Halbleiterbauteils (28) entspricht.
  14. Halbleitermodul mit einem Halbleiterbasisbauteil (29) und mindestens mit einem darauf gestapelten Halbleiterbauteil (28), wobei das Halbleiterbasisbauteil (29) des Halbleiterbauteilstapels (5) ein Halbleiterbauteil (3, 4) gemäß einem der Ansprüche 9 bis 13 aufweist.
  15. Halbleitermodul nach Anspruch 14, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauteil (28) oberflächenmontierbare Außenkontakte (27) aufweist.
  16. Halbleitermodul nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, dass das Halbleitermodul (30) Speicherbauteile (32), vorzugsweise DRAMS und/oder GDRAMS aufweist.
  17. Halbleitermodul nach einem der Ansprüche 10 bis 12 dadurch gekennzeichnet, dass das Halbleitermodul (30) mindestens ein Logikbauteil (31), vorzugsweise ein MPCP (micro processor chip package) und ein Speicherbauteil (32), vorzugsweise ein DRAM (dynamic random access memory) und/oder ein GDRAMS (graphic dynamic access random memory) aufweist.
  18. Verfahren zur Herstellung eines Kunststoffgehäuses (1) mit Kunststoffaußenflächen (6, 7, 8), das auf einer Unterseite (9) angeordnete untere Außenkontaktflächen (10) und auf einer Oberseite (7) angeordnete obere Außenkontaktflächen (11) aufweist, wobei über Leiterbahnen (12) die unteren mit den oberen Außenkontaktflächen (10, 11) elektrisch verbunden sind, und wobei das Verfahren folgende Verfahrensschritte aufweist: – Mischen eines Polymers einer Kunststoffgehäusemasse (33) mit einem Einlagerungsmaterial (15), das bei Bestrahlung (34) elektrisch leitendes Material freisetzt; – Formen eines Kunststoffgehäuses (16) mit der Kunststoffgehäusemasse (33); – selektives Freisetzen von elektrisch leitendem Material unter Bildung von Leitungspfaden (14) aus isoliert angeordneten leitfähigen Positionen (37) zwischen Außenkontaktflächenbereichen auf der Oberseite (7) des Kunststoffgehäuses (16) und Kontaktanschlussflächen (35) auf einem Verdrahtungssubstrat (21); – Verstärken des elektrisch leitenden Materials zu einer unteren Metalllage (18); – galvanisches Abscheiden einer einige Mikrometer dicken oberen Metalllage (19) auf der unteren Metalllage (18) zu einer Verdrahtungsstruktur (26) zwischen unteren und oberen Außenkontaktflächen (10, 11).
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass dem Kunststoff (16) als Einlagerungen (15) eine metallorganische Verbindung (20) zugemischt wird.
  20. Verfahren nach Anspruch 18 oder Anspruch 19, dadurch gekennzeichnet, dass dem Kunststoff (16) als Einlagerungen (15) elektrisch leitende Nanopartikel vorzugsweise Fullerene zugemischt werden.
  21. Verfahren nach Anspruch 18 bis 20, dadurch gekennzeichnet, dass zum selektives Freisetzen von elektrisch leitendem Material in Bereichen der Leitungspfade (14) die Kunststoffaußenflächen (6, 7, 8) des Kunststoffgehäuses (1) mit Photonen, Ionen und/oder Elektronen bestrahlt werden.
  22. Verfahren nach einem der Ansprüche 18 bis 21, dadurch gekennzeichnet, dass zum selektiven Freisetzen von elektrisch leitendem Material unter Bildung von Leitungspfaden (14) durch das Kunststoffgehäuse (16) hindurch ein Laserabtrag durch den Kunststoff (16) des Gehäuses an für Durchkontakte (43) vorgesehenen Stellen erfolgt und anschließend die Durchgangsöffnung (17) galvanisch mit dem elektrisch leitenden Material der oberen Metalllage (19) aufgefüllt wird.
  23. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass das Verstärken des elektrisch leitenden Materials zu einer untere Metalllage (18) durch stromlose Abscheidung einer wenige Nanometer dicken unteren strukturierten Metalllage (18) an dem elektrisch leitendem Material erfolgt, wobei die Strukturierung durch selektives freigesetzten von elektrisch leitendem Material in isoliert angeordneten leitfähigen Positionen (37) vorgegeben wird.
  24. Verfahren nach einem der Ansprüche 18 bis 22, dadurch gekennzeichnet, dass das Verstärken des elektrisch leitenden Materials zu einer wenige Nanometer dicken untere Metallschicht (18) mittels Sputter-Technik, Aufdampftechnik und/oder Plasma-Abscheidung auf die Kunststoffaußenflächen (6, 7, 8) des Gehäuses bzw. auf die Wände von Durchgangsöffnungen (17) durch das Kunststoffgehäuse (2) erfolgt, und anschließend die untere Metalllage (18) mittels Photolithographietechnik zu Leitungspfaden (14) strukturiert wird.
DE200410049663 2004-10-11 2004-10-11 Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben Expired - Fee Related DE102004049663B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200410049663 DE102004049663B3 (de) 2004-10-11 2004-10-11 Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
US11/247,068 US7554196B2 (en) 2004-10-11 2005-10-11 Plastic package and semiconductor component comprising such a plastic package, and method for its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410049663 DE102004049663B3 (de) 2004-10-11 2004-10-11 Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben

Publications (1)

Publication Number Publication Date
DE102004049663B3 true DE102004049663B3 (de) 2006-04-13

Family

ID=36089120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410049663 Expired - Fee Related DE102004049663B3 (de) 2004-10-11 2004-10-11 Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben

Country Status (2)

Country Link
US (1) US7554196B2 (de)
DE (1) DE102004049663B3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025543B4 (de) * 2005-06-01 2007-07-12 Infineon Technologies Ag Halbleiterbaumodul und Verfahren zur Herstellung desselben
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004049654B3 (de) * 2004-10-11 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102005015454B4 (de) * 2005-04-04 2010-02-18 Infineon Technologies Ag Halbleitersensorbauteil mit Hohlraumgehäuse und Sensorchip sowie Verfahren zur Herstellung desselben
DE102005015455B4 (de) 2005-04-04 2021-03-18 Infineon Technologies Ag Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
TWI355220B (en) * 2008-07-14 2011-12-21 Unimicron Technology Corp Circuit board structure
US20100055840A1 (en) * 2008-08-29 2010-03-04 Huang Chung-Er Electronic packaging structure and a manufacturing method thereof
US20100140750A1 (en) * 2008-12-10 2010-06-10 Qualcomm Incorporated Parallel Plane Memory and Processor Coupling in a 3-D Micro-Architectural System
US8642387B2 (en) * 2011-11-01 2014-02-04 Flextronics Ap, Llc Method of fabricating stacked packages using laser direct structuring
CN104600056B (zh) * 2014-12-30 2018-11-02 华天科技（西安）有限公司 一种多芯片三维混合封装结构及其制备方法
CN105140191B (zh) * 2015-09-17 2019-03-01 中芯长电半导体（江阴）有限公司 一种封装结构及再分布引线层的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907190A (en) * 1994-11-24 1999-05-25 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having a cured silicone coating with non uniformly dispersed filler
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
EP1085352A2 (de) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Räumliches Gebilde und Verfahren zu dessen Herstellung
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE102004009056A1 (de) * 2004-02-23 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL211636A (de) 1955-10-28
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US6162514A (en) * 1995-09-22 2000-12-19 Japan Gore-Tex, Inc. Molded article of liquid crystal polymer
US5837609A (en) * 1997-01-16 1998-11-17 Ford Motor Company Fully additive method of applying a circuit pattern to a three-dimensional, nonconductive part
DE19757302A1 (de) * 1997-12-22 1999-07-01 Siemens Ag Beschichtung von Metalloberflächen insbesondere für die Mikroelektronik
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
AU2001293304A1 (en) * 2000-09-19 2002-04-02 Nanopierce Technologies, Inc. Method for assembling components and antennae in radio frequency identification devices
US6573328B2 (en) * 2001-01-03 2003-06-03 Loctite Corporation Low temperature, fast curing silicone compositions
US6528869B1 (en) * 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
US6884833B2 (en) * 2001-06-29 2005-04-26 3M Innovative Properties Company Devices, compositions, and methods incorporating adhesives whose performance is enhanced by organophilic clay constituents
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
DE10221503A1 (de) * 2002-05-14 2003-11-27 Infineon Technologies Ag Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
US6803323B2 (en) * 2002-05-30 2004-10-12 Freescale Semiconductor, Inc. Method of forming a component overlying a semiconductor substrate
TW546795B (en) * 2002-06-04 2003-08-11 Siliconware Precision Industries Co Ltd Multichip module and manufacturing method thereof
DE10259187B4 (de) * 2002-12-18 2008-06-19 Enthone Inc., West Haven Metallisierung von Kunststoffsubstraten und Lösung zum Beizen und Aktivieren
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US6972152B2 (en) * 2003-06-27 2005-12-06 Intel Corporation Use of direct gold surface finish on a copper wire-bond substrate, methods of making same, and methods of testing same
US6950629B2 (en) * 2004-01-23 2005-09-27 Delphi Technologies, Inc. Self-structuring antenna system with memory
US7482686B2 (en) * 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
DE102005025543B4 (de) * 2005-06-01 2007-07-12 Infineon Technologies Ag Halbleiterbaumodul und Verfahren zur Herstellung desselben

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5907190A (en) * 1994-11-24 1999-05-25 Dow Corning Toray Silicone Co., Ltd. Semiconductor device having a cured silicone coating with non uniformly dispersed filler
US6093584A (en) * 1996-04-18 2000-07-25 Tessera, Inc. Method for encapsulating a semiconductor package having apertures through a sacrificial layer and contact pads
EP1085352A2 (de) * 1999-09-16 2001-03-21 Kabushiki Kaisha Toshiba Räumliches Gebilde und Verfahren zu dessen Herstellung
DE10138278C1 (de) * 2001-08-10 2003-04-03 Infineon Technologies Ag Elektronisches Bauteil mit aufeinander gestapelten elektronischen Bauelementen und Verfahren zur Herstellung derselben
DE102004009056A1 (de) * 2004-02-23 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025543B4 (de) * 2005-06-01 2007-07-12 Infineon Technologies Ag Halbleiterbaumodul und Verfahren zur Herstellung desselben
US8258624B2 (en) 2007-08-10 2012-09-04 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US8658468B2 (en) 2007-08-10 2014-02-25 Intel Mobile Communications GmbH Method for fabricating a semiconductor and semiconductor package
US8728869B2 (en) 2007-08-10 2014-05-20 Intel Corporation Method for fabricating a semiconductor device and semiconductor package
US10438926B2 (en) 2007-08-10 2019-10-08 Intel Deutschland Gmbh Method for fabricating a semiconductor and semiconductor package
US10643971B2 (en) 2007-08-10 2020-05-05 Intel Deutschland Gmbh Method for fabricating a semiconductor and semiconductor package
US10957671B2 (en) 2007-08-10 2021-03-23 Intel Deutschland Gmbh Method for fabricating a semiconductor and semiconductor package

Also Published As

Publication number Publication date
US7554196B2 (en) 2009-06-30
US20060091522A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
DE102007040149B4 (de) Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE112006003613B4 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung der lasergestützten Metallisierung und Strukturierung eines Substrats
DE102008029194B4 (de) Verfahren zum Ausbilden einer Metallelektrode eines Systems in einem Gehäuse
DE102004049663B3 (de) Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
DE102005006995A1 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
DE102004005300A1 (de) Verfahren zum Behandeln von Trägermaterial zur Herstellung von Schltungsträgern und Anwendung des Verfahrens
EP1620890A2 (de) Elektronisches bauteil, sowie systemträger und nutzen zur herstellung desselben
DE102008045338A1 (de) Halbleiterbauelement
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10101875A1 (de) Elektronisches Bauteil mit aufeinander gestapelten Halbleiterchips
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
WO2003103042A2 (de) Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung
DE102006001253A1 (de) Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum mittels einer nasschemischen Abscheidung mit einer stromlosen und einer leistungsgesteuerten Phase
EP1620893A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102012112327A1 (de) Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
DE102004049654B3 (de) Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE102005015455B4 (de) Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie ein Verfahren zur Herstellung eines Kunststoffgehäuses
DE1937508B2 (de) Verfahren zur herstellung eines mit elektrischen leitungsbahnen und/oder elektrischen durchkontaktierungen versehenen isolierstofftraegers
DE102020120139A1 (de) Ein halbleiterbauelementpackage mit seitenwänden, die mit kontaktpads eines halbleiterdies verbunden sind
DE19943385B4 (de) Verfahren zur Herstellung einer elektrischen Verbindung zwischen der Vorder- und Rückseite von Halbleiterchips

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee