DE102007040149B4 - Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung - Google Patents
Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung Download PDFInfo
- Publication number
- DE102007040149B4 DE102007040149B4 DE102007040149.5A DE102007040149A DE102007040149B4 DE 102007040149 B4 DE102007040149 B4 DE 102007040149B4 DE 102007040149 A DE102007040149 A DE 102007040149A DE 102007040149 B4 DE102007040149 B4 DE 102007040149B4
- Authority
- DE
- Germany
- Prior art keywords
- layer
- vias
- semiconductor chip
- semiconductor chips
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004020 conductor Substances 0.000 claims abstract description 52
- 239000000654 additive Substances 0.000 claims abstract description 18
- 230000003197 catalytic effect Effects 0.000 claims abstract description 18
- 230000000996 additive effect Effects 0.000 claims abstract description 17
- 239000003999 initiator Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 433
- 238000000034 method Methods 0.000 claims description 94
- 239000000463 material Substances 0.000 claims description 74
- 229910000679 solder Inorganic materials 0.000 claims description 34
- 238000001465 metallisation Methods 0.000 claims description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000007747 plating Methods 0.000 claims description 19
- 238000004382 potting Methods 0.000 claims description 18
- 238000004806 packaging method and process Methods 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 7
- 239000004593 Epoxy Substances 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 claims description 4
- 238000009429 electrical wiring Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 230000001678 irradiating effect Effects 0.000 claims 2
- 239000004642 Polyimide Substances 0.000 claims 1
- 229920001721 polyimide Polymers 0.000 claims 1
- 239000012815 thermoplastic material Substances 0.000 claims 1
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000013067 intermediate product Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000000543 intermediate Substances 0.000 description 7
- 230000005855 radiation Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical class C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910003472 fullerene Inorganic materials 0.000 description 3
- 210000001654 germ layer Anatomy 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000012858 packaging process Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002071 nanotube Chemical group 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 125000001931 aliphatic group Chemical group 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000011370 conductive nanoparticle Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012634 optical imaging Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
- Hintergrund
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung.
- Halbleiterchips haben auf einer oder mehrerer ihrer Oberflächen Kontaktfelder. Wenn der Halbleiterchip in eine Chipverpackung gehäust wird, müssen die Kontaktfelder des Halbleiterchips mit externen Kontaktelementen der Chipverpackung verbunden werden.
- Die Druckschrift
WO 2007/019 487 A2 - Die Druckschrift
WO 2004/061 953 A2 - Die Druckschrift
EP 1 491 695 A1 betrifft einen elektrisch leitfähigen Ventilationskanal für einen begrenzten Raum und eine zugehörige Erdungsanlage. - Aus diesen und anderen Gründen besteht ein Bedürfnis der vorliegenden Erfindung.
- Figurenliste
- Aspekte der Erfindung werden in der folgenden detaillierten Beschreibung deutlicher gemacht, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, worin
-
1 ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert; -
2A ,2B schematische Querschnittsdarstellungen eines Zwischenproduktes und des Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform der in1 dargestellten Ausführungsform darstellen; -
3A - D schematische Querschnittsdarstellungen eines Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform des Verfahrens, wie in den2A, B dargestellt, illustriert; -
4 ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert; -
5A - C Querschnittsdarstellungen eines Zwischenproduktes und des Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform des Verfahrens, wie in4 dargestellt, illustrieren; -
6A - D Querschnittsdarstellungen des Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform des Verfahrens, wie in den4 und5 dargestellt, illustrieren; -
7 ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert; -
8A - C Querschnittsdarstellungen des Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform eines Verfahrens, wie in7 dargestellt, illustrieren; -
9 ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert; -
10A - D Querschnittsdarstellungen eines Zwischenproduktes und des Halbleiterchipmoduls zur Erläuterung einer weiteren Ausführungsform des Verfahrens, wie in9 dargestellt, illustrieren; -
11 eine schematische Querschnittsdarstellung einer Ausführungsform einer Halbleiterchipverpackung illustriert; -
12 eine schematische Querschnittsdarstellung einer weiteren Ausführungsform der Halbleiterchipverpackung von11 illustriert. - Detaillierte Beschreibung
- Die Aspekte und Ausführungsformen werden jetzt unter Bezugnahme auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen generell verwendet werden, um durchgehend gleichartige Elemente zu bezeichnen. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein gründliches Verstehen von einem oder mehreren Aspekten der Ausführungsformen zu befördern. Es sollte jedoch dem Fachmann deutlich werden, dass einer oder mehrere Aspekte der Ausführungsformen mit einem geringeren Grad an spezifischen Details ausgeführt werden können. In anderen Fällen werden bekannte Strukturen und Elemente in schematischer Form gezeigt, um die Beschreibung von einem oder mehreren Aspekten der Ausführungsformen zu erleichtern. Die folgende Beschreibung ist daher nicht in einem beschränkenden Sinne zu verstehen und der Schutzbereich wird durch die angefügten Ansprüche definiert.
- Die Ausführungsformen eines Verfahrens zur Herstellung eines Halbleiterchipmoduls und die Ausführungsformen einer Halbleiterchipverpackung können verschiedene Typen von Halbleiterchips oder Halbleitersubstraten verwenden, unter ihnen logische integrierte Schaltkreise, analoge integrierte Schaltkreise, integrierte Schaltkreise gemischter Signale, Sensorschaltkreise, MEMS (mikro-elektro-mechanische Systeme), leistungsintegrierte Schaltkreise, Chips mit integrierten passiven Bauteilen usw.
- In mehreren Ausführungsformen werden Schichten oder Schichtstapel aufeinander angebracht oder Materialien werden auf Schichten angebracht oder abgeschieden. Es versteht sich, dass irgendwelche derartige Ausdrücke wie „anbringen“ oder „abscheiden“ beabsichtigt sind, um buchstäblich alle Arten und Techniken der Anbringung von Schichten aufeinander abzudecken. In einer Ausführungsform sind sie beabsichtigt, um Techniken abzudecken, in welchen Schichten auf einmal als Ganzes angebracht werden, wie z.B. Laminierungstechniken, ebenso wie Techniken, in welchen Schichten in einer sequentiellen Art und Weise angebracht werden, wie z.B. Sputtern, Plattieren, Vergießen, CVD, usw.
- Die Halbleiterchips können Kontaktelemente oder Kontaktfelder auf einer oder mehrerer ihrer äußeren Oberflächen haben, wobei die Kontaktelemente zur elektrischen Kontaktierung der Halbleiterchips dienen. Die Kontaktelemente können aus jedem elektrisch leitenden Material, zum Beispiel aus einem Metall wie zum Beispiel Gold oder Kupfer, einer Metalllegierung oder einem elektrisch leitenden organischen Material oder einem elektrisch leitenden Halbleitermaterial gemacht sein.
- Die Halbleiterchips können mit einer Materialschicht bedeckt sein. Das Material der Materialschicht kann irgendein elektrisch isolierendes Material wie z.B. irgendeine Art von Vergussmaterial, irgendeine Art von Epoxidmaterial oder irgendeine Art von Harzmaterial sein. Im Prozess der Bedeckung des Halbleiterchips mit der Materialschicht kann ein fan-outeingebetteter Chip (aufgefächerter, eingebetteter Chip) hergestellt werden. Der fan-out-eingebettete Chip kann die Form eines Wafers haben und wird dementsprechend weiter unten ein „rekonfigurierter Wafer“ genannt. Allerdings versteht es sich, dass der fan-out-eingebettete Chip nicht auf die Form und Gestalt eines Wafers limitiert ist, sondern er kann jede Größe und Form und jede geeignete Anordnung von Halbleiterchips, die darin eingebettet sind, besitzen.
-
1 zeigt ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterchipmoduls. Das Verfahren umfasst die Bereitstellung einer ersten Schicht, einer zweiten Schicht und einer Basisschicht, wobei die erste Schicht auf der zweiten Schicht angeordnet wird und die zweite Schicht auf der Basisschicht (s1) angeordnet wird, das Anbringen einer Vielzahl von Halbleiterchips über der zweiten Schicht (s2), und das Vereinzeln der zweiten Schicht mit den angebrachten Halbleiterchips von der ersten Schicht (s3). - Das Verfahren, das in dem Flussdiagramm von
1 dargestellt ist, wird in2A,B weiter beschrieben. Die2A,B zeigen schematische Querschnittsdarstellungen eines Zwischenproduktes und ein Halbleiterchipmodul zur Illustrierung einer weiteren Ausführungsform des Verfahrens, wie in1 dargestellt ist. Gemäß2A ist ein Zwischenprodukt nach dem Anbringen einer ersten Schicht1 auf eine Basisschicht4 und der Anbringung einer zweiten Schicht2 auf die erste Schicht 1 und der Anbringung einer Vielzahl von Halbleiterchips 3 auf die zweite Schicht2 gezeigt und die Halbleiterchips 3 können mit einer Materialschicht5 oder Bedeckungsschicht 5 eingekapselt werden, wie weiter unten dargestellt wird. Gemäß2B wird die zweite Schicht2 mit den angebrachten Halbleiterchips3 von der ersten Schicht1 getrennt. Jeder der gezeigten Halbleiterchips3 hat eine Kontaktfläche3A . Es sollte klar sein, dass die Halbleiterchips3 mehr als eine Kontaktfläche haben können. - Die Bereitstellung der ersten Schicht
1 , der zweiten Schicht2 und der Basisschicht4 , wie in2A gezeigt, kann wie folgt durchgeführt werden. Die erste Schicht1 und die zweite Schicht 2 werden aufeinander z.B. durch Laminierung der ersten Schicht1 auf die zweite Schicht2 oder umgedreht angebracht. Ein kommerziell verfügbarer vorgefertigter Schichtstapel, der die erste Schicht1 und die zweite Schicht2 umfasst, kann geschaffen werden. Dann wird der Schichtstapel mit der ersten Schicht1 und der zweiten Schicht2 auf der Basisschicht 4 - in einer Ausführungsform laminiert - angebracht. Alternativ kann die erste Schicht1 zuerst auf die Basisschicht4 - in einer Ausführungsform laminiert - angebracht werden und danach kann die zweite Schicht2 auf die Basisschicht1 - in einer Ausführungsform laminiert - angebracht werden. - Gemäß der Ausführungsform, die in den
2A,B gezeigt ist, wird die erste Schicht1 auch von der Basisschicht4 getrennt. In solch einem Fall kann die Basisschicht4 wiederverwendet werden. Allerdings ist es auch möglich, dass die erste Schicht1 auf der Basisschicht4 verbleibt, sodass in den meisten Fällen die Basisschicht4 nicht in einem Zustand verbleiben wird, um wiederverwendet zu werden. - Es ist auch in
2B gezeigt, dass eine Materialschicht5 auf die Halbleiterchips3 und die zweite Schicht2 abgelagert wird. Die Materialschicht5 kann z.B. ein Vergussmaterial umfassen, wobei die Vergusstechnik z.B. das Druckvergussvergießen sein kann. Die potentiellen Vergussmaterialien beinhalten z.B. aliphatische oder aromatische Polymere, die Polymere thermoplastischen oder duroplastischen Typs oder Mischungen von diesen beinhalten und auch andere verschiedene Typen von Polymeren. Weiterhin kann die zweite Schicht2 einen Aufbau besitzen, sodass sie mit der Vergussmasse reagiert, um für eine feste mechanische Verbindung zwischen der Materialschicht 5 und der zweiten Schicht2 zu sorgen. Darüber hinaus kann die zweite Schicht2 derart aufgebaut sein, dass sie mit den Oberflächen der Halbleiterchips3 während des Vergießens und/oder während der Aushärtung der Vergussmasse reagiert, um für eine zuverlässigste Anhaftung zwischen den Halbleiterchips 3 und der zweiten Schicht2 zu sorgen. - Typische Werte für die Dicken der Schichten können wie folgt sein. Die Dicke der ersten Schicht
1 und der zweiten Schicht2 bewegt sich typischerweise im Bereich von 5 µm bis 150 µm, wobei die Dicke der Halbleiterchips typischerweise im Bereich von 150 µm bis 450 µm rangiert und die Dicke der Vergussmassenschicht sich typischerweise im Bereich von 300 µm bis 700 µm bewegt. - Die Basisschicht
4 kann z.B. irgendein strukturelles Material, wie z.B. Plastik, Keramik oder Metall, umfassen. Allerdings werden weiter unten weitere Verfahren zur Herstellung eines Halbleiterchipmoduls gezeigt und erklärt, welche die Basisschicht 4 nicht benötigen. - Die zweite Schicht
2 kann, wie weiter unten gezeigt wird, als eine Verbindungsschicht in einem fan-out-eingebetteten Chip verwendet werden, wie weiter unten beschrieben wird. Das bedeutet, die zweite Schicht2 trägt die Halbleiterchips3 während der Produktion des re-konfigurierten Wafers und wirkt auch als die Verbindungsschicht in der fan-out-Waferlevel-Verpackung, die hergestellt werden soll. Für diesen Zweck muss die zweite Schicht2 aus einem dielektrischen, isolierenden Material hergestellt sein, welches strukturiert sein kann, um auf elektrische Leiter darin durch Mittel, welche in weiteren Ausführungsformen unten umrissen werden, zuzugreifen. Die zwei Funktionen der zweiten Schicht2 können z.B. durch Folien, die auf einem Acrylaten oder Epoxy-B-Stufenfolien basieren, erfüllt werden. Die zweite Schicht2 kann z.B. auch aus einer Prepreg-Folie (pre-impregnated foil, vorimprägnierte Folie), wie z.B. jenen, die aus der Substrattechnologie bekannt sind, bestehen, z.B. einem fotostrukturierbaren Prepreg, welches nach der fotolithographischen Einwirkung geätzt werden kann. Alternativ könnte die zweite Schicht 2 mit einem Laserstrahl abgetragen und strukturiert werden. Die zweite Schicht2 kann auch ein Additiv umfassen, welches ein elektrisch leitfähiges Material oder eine katalytische Schicht zur Plattierung während der Bestrahlung frei gibt. Die zweite Schicht2 sollte auch genügend Anhaftungseigenschaften besitzen, um die Halbleiterchips3 auf ihrer Oberfläche zu fixieren. Wenn allerdings die zweite Schicht2 nicht selbst genügend Anhaftungskraft an ihrer Oberfläche besitzt, kann eine dritte Schicht (nicht gezeigt), die einen Anhaftungsförderer umfasst, auf die Oberfläche der zweiten Schicht 2 aufgebracht werden. - Die erste Schicht
1 kann als eine Ablöseschicht funktionieren. In einer ersten Ausführungsform kann sie ein Ablösesystem beinhalten, sodass auf externe vorbestimmte Bedingungen, wie z.B. Hitze oder UV-Strahlung, die erste Schicht1 von der zweiten Schicht2 und auch, wenn benötigt, von der Basisschicht 4 entfernt werden kann. Hitze oder UV-Strahlung kann von unterhalb der Basisschicht4 angewendet werden, sodass für den Fall, dass die erste Schicht1 ein Wärmeloslösungsband ist, die Basisschicht4 nicht optisch transparent sein muss, wohingegen für den Fall, dass die erste Schicht1 ein UV-Licht-Loslösungsband ist, die Basisschicht4 optisch transparent für UV-Strahlung sein muss. Es ist auch möglich, dass die erste Schicht1 nur ein Loslösungssystem auf der der Basisschicht 4 zugewandten Seite besitzt und die Trennung von der zweiten Schicht2 wie bei bekannten konventionellen Klebefilmtechnologien durchgeführt wird. - In einer weiteren Ausführungsform des Verfahrens, wie dargestellt in den
3A-D , wird eine Ausführungsform eines vollständigen Waferlevel-Verpackungsprozesses beschrieben. Diese Ausführungsform zeigt nicht nur die Herstellung des Halbleiterchipmoduls, sondern auch die Herstellung einzelner Halbleiterchipverpackungen aus den Halbleiterchipmodulen. - Zuerst wird ein Halbleitermodul im Prinzip gemäß der Ausführungsform, wie in Verbindung mit den
1 und2A, B beschrieben, hergestellt. Genauer werden die Halbleiterchips3 auf die zweite Schicht2 mit genügendem Abstand platziert, um Auffächern der elektrischen Kontakte, wie später zu sehen ist, zu erlauben. Eine Pick-and-Place-Maschine kann für die Platzierung der Halbleiterchips3 auf der zweiten Schicht2 verwendet werden. - Im Folgenden wird ein sogenannter rekonfigurierter Wafer während des Vergussprozesses produziert, d.h. während der Herstellung der Vergussmaterialschicht
5 , wie in2B gezeigt wurde. Zum Beispiel kann eine Vergussform verwendet werden, welche die Form eines Wafers hat, sodass durch diese Art des Wafer-Vergießens z.B. ein 200 mm rekonfigurierter Wafer produziert wird. Daher wird das Halbleitermodul von einem rekonfigurierten Wafer umfasst und3A zeigt einen Abschnitt dieses rekonfigurierten Wafers in einem schematischen Querschnitt. Zusätzlich sind dort Kontaktflächen3A des Halbleiterchips 3 gezeigt. -
3B zeigt einen schematischen Querschnitt eines Abschnittes eines rekonfigurierten Wafers gemäß der3A nach der Formung elektrischer Leiter2B in der zweiten Schicht2 . Die elektrischen Leiter2B erstrecken sich durch die Schicht2 und sind mit den Kontaktflächen3A des Halbleiterchips3 verbunden. Weiter unten werden Ausführungsformen der Formung der elektrischen Leiter2B beschrieben. Nach der Formung der elektrischen Leiter2B wird eine Verdrahtungsschicht8 auf der Oberfläche der zweiten Schicht2 geformt. Die Verdrahtungsschicht 8 umfasst elektrisch leitfähige Kontaktbereiche8A , die mit den elektrischen Leitern2B der zweiten Schicht2 verbunden sind. Die Verdrahtungsschicht8 erfüllt die Funktion einer Umverdrahtungsschicht, da sie die Anordnung der elektrischen Kontakte umverdrahtet, um eine räumliche Auffächerung der elektrischen Kontakte zu erlauben. -
3C zeigt einen schematischen Querschnitt des Abschnittes des rekonfigurierten Wafers gemäß3B nach der Anbringung einer strukturierten Lötstoppschicht9 auf den elektrisch leitfähigen Kontaktbereichen8A der Verdrahtungsschicht8 und in den Lücken zwischen den Kontaktbereichen8A . Die Lötstoppschicht 9 ist derart strukturiert, dass die Kontaktbereiche8A im Wesentlichen nicht durch die Lötstoppschicht9 bedeckt werden. Nur zur Vereinfachung des Bildes ist der Bereich8A direkt über dem elektrischen Leiter2B gezeigt. -
3D zeigt einen schematischen Querschnitt des Abschnittes des rekonfigurierten Wafers gemäß der3B nach der Anbringung äußerer elektrischer Kontakte in der Form von Lötkugeln 12. Sobald die Lötkugeln12 hergestellt werden, fließt das Lötmaterial in die Lücken zwischen die Kontaktbereiche8A , sodass die Lötkugeln12 elektrisch mit den Kontaktbereichen 8A der Verdrahtungsschicht8 verbunden werden. In diesem Falle können die Kontaktbereiche8A als Lötmasken definierte Flächen 8A betrachtet werden. Im nächsten Schritt kann der rekonfigurierten Wafer in einzelne Halbleiterverpackungen durch z.B. Würfeln des rekonfigurierten Wafers an den gestrichelten Linien getrennt werden. -
4 zeigt ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls. Das Verfahren umfasst die Bereitstellung einer ersten Schicht und eines Schichtstapels, der auf der ersten Schicht angeordnet wird, der Schichtstapel umfasst eine Keimschicht und eine zweite Schicht (s1), die Anbringung einer Vielzahl von Halbleiterchips oberhalb der zweiten Schicht (s2), und die Trennung des Schichtstapels mit den angebrachten Halbleiterchips von der ersten Schicht (s3). - Die
5A - C zeigen Querschnittsdarstellungen von Zwischenprodukten und ein Halbleiterchipmodul zur Darstellung einer weiteren Ausführungsform der Ausführungsform des Verfahrens, wie in4 gezeigt.5A zeigt einen Schichtstapel, der eine Keimschicht6 und eine zweite Schicht2 umfasst, wobei der Schichtstapel auf eine der Oberflächen der ersten Schicht1 angebracht wird. Gemäß der5B wird eine Vielzahl von Halbleiterchips3 oberhalb der zweiten Schicht2 angebracht und anschließend kann eine Materialschicht5 , in einer Ausführungsform eine Vergussschicht, auf den Halbleiterchips 3 und der zweiten Schicht2 abgelagert werden und dann wird der Schichtstapel mit den angebrachten Halbleiterchips 3 von der ersten Schicht1 getrennt. Die resultierenden Halbleiterchipmodule und die erste Schicht1 sind jeweils in einem Querschnitt in5C gezeigt. - Die Materialschicht
5 kann dieselben Eigenschaften, wie oben in Verbindung mit2B beschrieben, haben. - In einer weiteren Ausführungsform des Verfahrens kann, wie in
4 und5 dargestellt, die erste Schicht1 und der Schichtstapel auf eine Basisschicht aufgebracht werden, wird die Vielzahl der Halbleiterchips oberhalb der zweiten Schicht aufgebracht und wird der Schichtstapel mit den aufgebrachten Halbleiterchips von der ersten Schicht getrennt. Wenn allerdings die erste Schicht selbst eine stabile, feste und handhabbare Schicht ist, dann wird eine extra Basisschicht nicht benötigt. Diese Ausführungsform ist deswegen zur Ausführungsform, die in den2A,B gezeigt ist, in welchen die Basisschicht mit Bezugszeichen4 gezeigt ist, analog. - Alle weiteren Ausführungsformen, welche in Verbindung mit den
1 und2 beschrieben wurden und in einer Ausführungsform die erste Schicht1 und die zweite Schicht2 betreffen, können auch auf die Ausführungsform der4 und5 angewendet werden. - Die Keimschicht
6 wird verwendet, um einen Metallisierungs-Plattierungsprozess zu fördern, d.h. einen galvanischen Metallisierungsprozess, welcher in einem späteren Prozess zur Herstellung einer Verdrahtungsschicht ausgeführt wird. Die Keimschicht kann z.B. auf der zweiten Schicht2 abgelagert werden und danach kann die erste Schicht1 z.B. auf die Keimschicht 6 laminiert werden. In diesem Fall kann die Keimschicht 6 als eine sehr dünne Metallschicht abgelagert werden. Zum Beispiel kann die Keimschicht als ein Schichtstapel mit einer 50 nm Titanschicht und einer 200 nm Kupferschicht abgelagert werden. In einer weiteren Ausführungsform, welche weiter unten beschrieben wird, wird die Keimschicht nicht abgelagert, sondern auf der Oberfläche der zweiten Schicht2 durch Verwendung eines spezifischen Materials für die zweite Schicht generiert, wobei das Material der zweiten Schicht ein Additiv beinhaltet, welches elektrisch leitfähiges Material freigibt oder welches einen katalytischen Starter zur Plattierung aufgrund einer Bestrahlung freigibt. Wie auch weiter unten beschrieben wird, wird eine solche Keimschicht durch Laserbestrahlung strukturiert, z.B. durch einen abgetasteten Laserstrahl oder durch ein optisches Abbildungssystem (Maske, Linse). - Folgend Fig. 5C müssen im nächsten Prozess die Verdrahtungsschicht und die elektrischen Leiter durch die zweite Schicht
2 analog nach3B geformt werden. Die Verdrahtungsschicht wird durch Verwendung eines Fotolackes und eines Lithographie- und eines Plattierungsprozesses gebildet. Zu diesem Zweck wird eine Fotolackschicht auf der Keimschicht6 abgelagert und die Fotolackschicht wird strukturiert, um Bereiche zu definieren, in welchen Kontaktbereiche der Verdrahtungsschicht geformt werden sollen. - Als eine Alternative zur Ausführungsform, die in
5A-C illustriert ist, kann die Fotolackschicht auch ein Teil des Schichtstapels, wie am Anfang hergestellt, sein. In diesem Fall ist es nicht notwendig, die Fotolackschicht in der Stufe, wie in5C illustriert, abzulagern. Diese Ausführungsform wird im Folgenden beschrieben. - In den
6A - D sind schematische Querschnittsdarstellungen eines Zwischenproduktes und ein Halbleiterchipmodul einer weiteren Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert. In6A ist ein Schichtstapel dargestellt, der aus einer zweiten Schicht2 , einer Keimschicht6 und einer Fotolackschicht10 besteht. Eine erste Schicht1 ist auf die Fotolackschicht10 laminiert.6B illustriert ein Zwischenprodukt, das nach der Applizierung der Halbleiterchips3 und dem Übergießen der Chips 3 und der zweiten Schicht2 mit der Materialschicht5 und der Abtrennung der ersten Schicht1 erhalten wird. Wie in Verbindung mit den vorhergehenden Ausführungsformen erklärt, kann eine zusätzliche Basisschicht verwendet werden, um die Schichtstruktur wie in6A dargestellt, sofern notwendig, zu stützen. -
6C illustriert ein Zwischenprodukt, das nach der Belichtung und Entwicklung der Fotolackschicht10 durch konventionelle Fotolack- und Fotolithographie-Technologien erhalten wird, um Öffnungsbereiche10A zu definieren, welche Kontaktbereiche einer herzustellenden Verdrahtungsschicht und Maskierungsbereiche 10B werden sollen. Auch dargestellt sind Durchkontaktierungen 2A, die in der zweiten Schicht2 gebildet sind, wobei die Durchkontaktierungen2A in räumlicher Verbindung mit den Bereichen10A sind. Die Durchkontaktierungen 2A können z.B. durch Abtragen des Materials der zweiten Schicht 2 mit einem Laserstrahl nach der Strukturierung der Fotolackschicht 10 hergestellt werden. Allerdings können die Durchkontaktierungen 2A z.B. auch durch Verwendung der Fotolackschicht 10 hergestellt werden, wobei in einem ersten Lithographieprozess die Bereiche definiert werden, in welchen die Durchkontaktierungen2A hergestellt werden müssen, und in einem nachfolgenden Ätzprozess die zweite Schicht2 durch die Öffnungen der Fotolackschicht geätzt werden, um die Durchkontaktierungen 2A herzustellen, und in einem zweiten Lithographieprozess eine Fotolackschicht mit Öffnungen10A und Maskenbereichen 10B hergestellt wird, wie in6C dargestellt. -
6D illustriert ein Zwischenprodukt, das nach der Füllung der Durchkontaktierungen2A mit einem Lötmaterial oder mit elektrisch leitfähiger Tinte und einer nachfolgenden Metallisierung durch Verwendung von z.B. Kupfer erhalten wird, um die Kontaktbereiche8A der Verdrahtungsschicht8 zu generieren. Die Füllung der Durchkontaktierungen2A mit leitfähiger Tinte kann auch ausgelassen werden, wenn sich herausstellt, dass die Durchkontaktierungen2A bis zu einem genügenden Ausmaß, in einer Ausführungsform ohne signifikante Fehlstellen, mit der galvanischen Metallisierung gefüllt werden können. In diesem Falle gibt es nur einen Metallisierungsprozess zur Herstellung der Kontaktbereiche8A und der elektrisch leitfähigen Durchkontaktierungsverbindungen zwischen den Kontaktbereichen 8A und den Kontaktfeldern3A der Halbleiterchips3 . -
6D illustriert das Halbleiterchipmodul mit plattierten Kontaktbereichen 8A und elektrischen Leitern2B , die in den Durchkontaktierungen 2A gebildet sind. - Im nächsten Prozess, welcher ausgeführt wird, nachdem das Zwischenprodukt nach
6D erhalten wurde, werden die Maskierungsbereiche 10B der Fotolackschicht10 entfernt, sodass in dieser Fläche nur die Verdrahtungsschicht8 mit den Kontaktbereichen 8A zurückbleibt. Danach werden die verbleibenden Bereiche der Keimschicht6 zwischen den Kontaktbereichen8A durch Ätzen entfernt. Anschließend wird, wie auch schon in den3C und D illustriert wurde, eine Lötstoppschicht auf der Verdrahtungsschicht abgelagert, wobei die Lötstoppschicht derart strukturiert ist, dass sie die Kontaktbereiche8A im Wesentlichen frei lässt, und danach werden Lötkugeln auf der Lötstoppschicht generiert, wobei jede der Lötkugeln mit jeweils einem der Kontaktbereiche verbunden wird. - In einer weiteren Ausführungsform eines Verfahrens zur Herstellung eines Halbleiterchipmoduls wird die Keimschicht
6 der Ausführungsform, wie in Verbindung mit den6A - D beschrieben, weggelassen. Das bedeutet, dass der Schichtstapel von6 aus einer zweiten Schicht2 und einer Fotolackschicht 10 besteht. Alle Merkmale und Prozesse der Ausführungsform der Figuren6A-D können neben dem Metallisierungsprozess in6C angewendet werden. Da es keine Keimschicht gibt, wird eine galvanische Metallisierung nicht möglich sein. Allerdings wird es andere Möglichkeiten zur Herstellung der Kontaktbereiche8A geben. Zum Beispiel könnten die Kontaktbereiche8A durch einen Siebdruckprozess hergestellt werden. Alternativ könnte, nach Strukturierung der Fotolackschicht 10 und der optionalen Füllung der Durchkontaktierungen 2A, eine Lötpaste in die Öffnungen10A der strukturierten Fotolackschicht10 gefüllt werden. - Bezugnehmend auf
7 ist ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls illustriert. Das Verfahren beinhaltet die Bereitstellung einer dielektrischen Schicht, wobei die dielektrische Schicht ein Additiv beinhaltet, welches elektrisch leitfähiges Material oder einen katalytischen Starter nach Bestrahlung (s1) frei gibt, das Anbringen einer Vielzahl von Halbleiterchips oberhalb der dielektrischen Schicht (s2) und die Bildung einer Vielzahl von elektrischen Leitern, die sich durch die dielektrische Schicht erstrecken, um sich mit Kontaktfeldern auf den Oberflächen der Halbleiterchips jeweils zu verbinden (s3). - Die dielektrische Schicht dieser Ausführungsform beinhaltet ein Additiv, welches einen katalytischen Starter oder ein elektrisch leitfähiges Material nach Bestrahlung mit einem Strahl von Photonen, Ionen und/oder Elektronen freigibt. Das Additiv kann z.B. Metallkomplexe einschließen. Diese Metallkomplexe sind Bestandteile von metallorganischen Verbindungen, welche von ihren organischen Komponenten durch Hitzebestrahlung, Laserbestrahlung und/oder Hitzebehandlung ihrer organischen Bestandteile befreit werden können und werden dann als Metallkomplexe verbunden, um Leitungspfade oder Leitungsbereiche zu bilden. Das Additiv kann z.B. auch leitende Nanopartikel beinhalten, welche z.B. Fullerene sein können. Während Fullerene eine hohlkugelförmige Struktur von hexagonal angeordneten Kohlenstoffatomen haben, bilden Nanoröhrchen hohle Röhrchen mit auf ihrem Umfang hexagonal angeordneten Kohlenstoffatomen. Diese Fullerene oder Nanoröhrchen können freigelegt werden, um Leitungspfade durch Verdampfung des umgebenden Kunststoffverbundes mit der Hilfe der Laserprozessierung zu bilden.
- Bezugnehmend auf die
8A-C sind Querschnittsdarstellungen von Zwischenprodukten und Halbleiterchipmodulen illustriert, die zur Darstellung einer weiteren Ausführungsform des Verfahrens, das in7 dargestellt ist, hergestellt werden.8A stellt einen Querschnitt eines Zwischenproduktes mit einer dielektrischen Schicht20 dar. Gemäß dieser Ausführungsform beinhaltet die dielektrische Schicht20 ein Additiv 21, welches katalytische Starter oder ein elektrisches Leitungsmaterial nach Bestrahlung mit einem Strahl aus elektromagnetischer Strahlung, in einer Ausführungsform einen Laserstrahl, freigibt. Das Material der dielektrischen Schicht 20 kann durch den Laserstrahl entfernt oder abgetragen werden und an den Oberflächen der abgetragenen Bereiche wird die dielektrische Schicht20 aktiviert, was bedeutet, dass an diesen Oberflächen das elektrische Leitungsmaterial freigelegt wird, sodass Leitungspfade oder Leitungsbereiche gebildet werden. Im Falle eines katalytischen Starters werden Metallschichten an den bestrahlten Bereichen durch Verwendung chemischen Plattierens abgelagert. - Nach
8A ist eine Vielzahl von Halbleiterchips3 auf einer Oberfläche der dielektrischen Schicht20 angeordnet und eine Vergussmaterialschicht5 ist darauf abgelagert, wobei sie die Halbleiterchips3 und die dielektrische Schicht20 bedeckt. Die Chips3 haben jeweils wenigstens eine Kontaktfläche 3A. Die Anwendung einer Ablösungsschicht1 und einer Trägerschicht 4 kann, wie zuvor beschrieben, vollzogen werden. - Im Folgenden wird die Herstellung einer Verdrahtungsschicht beschrieben, welche als eine Umverdrahtungsschicht fungiert. Nach
8B werden Durchkontaktierungen20A in der dielektrischen Schicht20 hergestellt, die Durchkontaktierungen20A erstrecken sich jeweils von der Oberfläche der dielektrischen Schicht20 zu den Kontaktfeldern3A der Halbleiterchips3 . Die Durchkontaktierungen20A werden durch Fokussierung des Laserstrahls von der Seite der dielektrischen Schicht20 auf Stellen der dielektrischen Schicht20 , an welchen die Durchkontaktierungen 20A generiert werden sollen, hergestellt. An diesen Stellen wird das Material der dielektrischen Schicht20 entfernt oder abgetragen, sodass die Durchkontaktierungen20A produziert werden und zur gleichen Zeit der Produktion der Durchkontaktierungen20A aktiviert jeweils die Bestrahlung des Laserstrahls das Material der dielektrischen Schicht20 an den Wänden der Durchkontaktierungen20A . Deswegen muss die Wellenlänge und die Intensität des Laserstrahls derart ausgewählt werden, dass er das Material der dielektrischen Schicht 20 entfernt oder abträgt und dass er auch das Material an den verbleibenden Oberflächen der dielektrischen Schicht an Stellen aktiviert, wo Material entfernt werden soll. -
8B illustriert auch, dass Bereiche20B an der Oberfläche der dielektrischen Schicht20 , benachbart zu den Durchkontaktierungen 20A und die Durchkontaktierungen20A umgebend, auch mit dem Laserstrahl behandelt werden. Die Bereiche20B sind gedacht, die Kontaktbereiche der Verdrahtungsschicht zu werden. In den Bereichen20B wird eine dünne Schicht des Materials der dielektrischen Schicht20 durch den Laserstrahl abgetragen oder entfernt, sodass jeweils flache Gräben an den Bereichen 20B hergestellt werden. An dem Boden und den Seitenoberflächen der Gräben wird das Material der dielektrischen Schicht 20 wie oben beschrieben aktiviert. Die Tiefe der Gräben kann auch nahezu Null betragen. -
8C illustriert das Halbleiterchipmodul nach der Metallisierung der Durchkontaktierungen20A und der Gräben in den Bereichen 20B. Die aktivierten Schichten an den Wänden der Durchkontaktierungen 20A und in den Gräben der Bereiche20B fungieren als katalytische Startschichten für nachfolgende Metallisierungsprozesse. In einem ersten Prozess können die Durchkontaktierungen 20A mit elektrisch leitfähiger Tinte gefüllt werden, welche auch unnötig für den nachfolgenden Metallisierungsprozess sein kann, wenigstens während eine Aktivierung oder Vorbereitung der Feldoberfläche3A betroffen ist. Die Eindringung der leitfähigen Tinte in die Durchkontaktierungen 20A kann durch Ultraschallwellen unterstützt werden. Nach der Trocknung/Sinterung sind elektrische Leiter20C geformt, wobei die Durchkontaktierungen20A vollständig mit leitfähiger Tinte gefüllt sind, oder wenigstens eine Schicht mit guten elektrisch leitfähigen Eigenschaften verbleibt auf den Oberflächen der Durchkontaktierungen20A . Dann wird in einem zweiten Prozess ein Plattierungsprozess, in einer Ausführungsform eine chemische Metallisierung, ausgeführt, um eine metallische Schicht in den Bereichen20B und auch in den Durchkontaktierungen20A wachsen zu lassen, wenn die Durchkontaktierungen20A nicht vollständig mit leitfähiger Tinte gefüllt wurden. Im Prinzip ist es auch möglich, den Prozess des Füllens leitfähiger Tinte in die Durchkontaktierungen 20A wegzulassen und anstelle dessen die chemische Metallisierung von Anfang an auszuführen. Der Metallisierungsprozess kann im Prinzip auch durch eine galvanische Metallisierung ausgeführt werden, wenn alle Stränge mit der betreffenden Stromversorgung verbunden werden können. Mit dem Metallisierungsprozess werden Kontaktbereiche20D produziert, welche zusammen die Verdrahtungsschicht bilden, die als eine Umverdrahtungsschicht fungiert. - Die metallische Schicht, die in den Gräben der Bereiche
20B gewachsen ist, sollte eine genügende Dicke haben, sodass die individuellen Schichten als Kontaktbereiche20D der Umverdrahtungsschicht fungieren können. Es kann vorkommen, dass die metallische Schicht hierfür höher als die Tiefe der Gräben gewachsen ist, sodass das metallische Schichtmaterial sich über die Randabschnitte der Gräben in einer lateralen Richtung erstreckt. Um dieses Szenario zu verhindern, kann eine isolierende Schicht auf der dielektrischen Schicht20 vor der Metallisierung abgelagert werden, wobei die isolierende Schicht in Gebieten außerhalb der Bereiche20B abgelagert wird. Dies wird verhindern, dass die plattierte metallische Schicht sich in einer lateralen Richtung über die dielektrische Schicht20 erstrecken wird. - Das Halbleiterchipmodul, wie in
8C dargestellt, ist nun in einem Zustand als jenes, das in3C des Waferlevel-Verpackungsprozesses dargestellt ist. Als nächstes kann, analog zu Fig. 3D, die Lötstoppschicht abgelagert werden und danach können die Lötkugeln angebracht werden. Am Ende kann das Modul vereinzelt werden, um eine Vielzahl von Halbleiterchipverpackungen zu erhalten. - Das Material der dielektrischen Schicht
20 der Ausführungsform der7 und8 wird in einer Art und Weise ausgewählt und bearbeitet, sodass die Aktivierung des Materials und die Generierung von leitfähigen Oberflächenschichten auf die beste mögliche Art funktionieren sollte. Da dies die Haupteigenschaft der dielektrischen Schicht ist, die beachtet werden sollte, kann es der Fall sein, dass die adhäsiven Eigenschaften der dielektrischen Schicht2 nicht so optimal sind, wie sie sein sollten, um die Halbleiterchips3 an der Oberfläche zu fixieren. In diesem Fall könnte eine zusätzliche dünne klebende Schicht auf der Oberfläche der dielektrischen Schicht20 angebracht werden, sodass die Halbleiterchips 3 auf der klebenden Schicht angebracht werden können. Die klebende Schicht könnte aus einem Klebeförderer bestehen oder einen Klebeförderer beinhalten. Das Material kann derart gewählt werden, dass es mit dem Laserstrahl abgetragen werden kann, sobald die Durchkontaktierungen20A gebildet werden. Wenn die Dicke des klebenden Schichtmaterials zwischen dem Halbleiterchip3 und der dielektrischen Schicht20 über die Durchkontaktierung20C durch den Plattierungsprozess z.B. überbrückt werden könnte, könnte die aufgebrachte leitfähige Tinte, wie vorher beschrieben, die elektrische Überbrückung zur guten Leitfähigkeit sicherstellen. -
9 illustriert ein Flussdiagramm einer Ausführungsform eines weiteren Verfahrens zur Herstellung eines Halbleiterchipmoduls. Das Verfahren beinhaltet die Anbringung einer dielektrischen Schicht über einer elektrisch leitfähigen Schicht (s1), die Anbringung einer Vielzahl von Halbleiterchips über der dielektrischen Schicht (s2), wobei die Halbleiterchips jeweils Kontaktfelder haben, die die elektrisch leitfähige Schicht so strukturieren, dass sie Kontaktbereiche (s3) beinhaltet, und das Verbinden eines jeden der Kontaktbereiche mit jeweils einem der Kontaktfelder (s4). - Bezugnehmend auf
10A - D sind Querschnittsdarstellungen von Zwischenprodukten und einem Halbleiterchipmodul zur Darstellung einer Ausführungsform des Verfahrens, das in9 dargestellt ist, illustriert. In10A ist ein Zwischenprodukt illustriert, welches nach der Anbringung einer dielektrischen Schicht2 auf eine elektrisch leitfähige Schicht14 und der Anbringung einer Vielzahl von Halbleiterchips3 auf die dielektrische Schicht2 erhalten wird. Die Chips3 haben jeweils wenigstens ein Kontaktfeld3A . - Die elektrisch leitfähige Schicht
14 kann irgendein elektrisch leitfähiges Material wie z.B. ein Metall, eine Metalllegierung, ein organisches elektrisch leitfähiges Material oder einen elektrisch leitfähigen Halbleiter beinhalten. Die elektrisch leitfähige Schicht14 kann eine homogene Zusammensetzung eines bestimmten elektrisch leitfähigen Materials, z.B. eines metallischen Materials, beinhalten. Alternativ kann die elektrisch leitfähige Schicht14 eine gestapelte Konfiguration besitzen, wobei zwei oder mehrere Lagen von verschiedenen elektrisch leitfähigen Materialien eine auf der anderen gestapelt sind. Zum Beispiel kann die elektrisch leitfähige Schicht14 einen Metallschichtstapel, wie z.B. eine alternative Sequenz von Schichten von CuNiCu, CuTiCu, ... oder irgendeiner anderen Sequenz von elektrisch leitfähigen Schichten von unterschiedlichem Material beinhalten. Die Dicke der elektrisch leitfähigen Schicht14 kann z.B. im Bereich von 10 µm bis 1 mm liegen. Die leitfähige Schicht14 kann z.B. eine metallische Schicht sein, welche selbsthantierbar ist und als ein Träger verwendet werden kann, in welchem Fall kein zusätzlicher Träger benötigt wird und kein Loslösungsprozess notwendig sein wird. Die leitfähige Schicht14 kann auch eine dünne Schicht sein, sodass ein Träger benötigt wird, wie in der Ausführungsform, die in den2A,B dargestellt ist, beschrieben wurde. - In
10B sind die Halbleiterchips3 und die dielektrische Schicht 2 mit einer Materialschicht5 bedeckt. Das Material der Materialschicht5 kann ein Vergussmaterial beinhalten und die Bedeckung kann einen Verguss beinhalten. - In
10C ist die leitfähige Schicht14 in Kontaktbereiche14A strukturiert und Durchkontaktierungen14B sind in der leitfähigen Schicht14 und der dielektrischen Schicht2 gebildet. Die Strukturierung kann durch einen konventionellen Fotolithographie- und Ätzprozess gemacht werden. Die Strukturen, die entfernt werden sollen, werden durch die Durchkontaktierungen 14B und durch vorbestimmte Bereiche14C , die die Kontaktbereiche 14A, die geformt werden sollen, umgeben, definiert. In einem ersten Ätzprozess wird das Material der leitfähigen Schicht14 geätzt, wobei die dielektrische Schicht 2 als eine Ätzstoppschicht verwendet werden kann. Im ersten Ätzprozess wird eine erste Maske verwendet, welche Öffnung entsprechend den vorbestimmten Bereichen14C und den Durchkontaktierungen 14B hat. Dann kann in einem zweiten Ätzprozess eine zweite Maske, die Öffnungen entsprechend der Durchkontaktierungen 14B hat, verwendet werden. Im zweiten Ätzprozess wird das Material der dielektrischen Schicht2 geätzt, um die Durchkontaktierung14B bis zum Kontaktfeld3A des Halbleiterchips3 auszudehnen. Alternativ kann, anstelle der Anwendung eines zweiten Ätzprozesses zur Ätzung durch die dielektrische Schicht, auch eine Laserstrukturierung oder ein Laserabtragen durch die zweite Maske, die Öffnungen an den Stellen der Durchkontaktierungen14B besitzt, eingesetzt werden. - In
10D sind die Durchkontaktierungen14B mit einem elektrisch leitfähigen Material wie z.B. leitfähiger Tinte oder Lot gefüllt, um elektrische Leiter14D zu werden. Wenn nötig können die leeren Abstände14C zwischen den Kontaktbereichen 14A mit einem isolierenden Material gefüllt werden. - Das Halbleiterchipmodul, wie illustriert in Fig. 10D, ist nun in einem Zustand als jenes, das in
3C des Wafer-Level-Verpackungsprozesses dargestellt ist. Als nächstes kann analog zur3D die Lötstoppschicht abgelagert werden und danach können die Lötkugeln angebracht werden. Am Ende kann das Modul vereinzelt werden, um eine Vielzahl von Halbleiterchipverpackungen zu erhalten. - Bezugnehmend auf
11 ist eine schematische Querschnittsdarstellung einer Ausführungsform einer Halbleiterchipverpackung illustriert. Die Halbleiterchipverpackung100 beinhaltet einen Halbleiterchip3 , der Kontaktfelder3A auf einer ersten Oberfläche des Chips3 hat, eine Materialschicht5 , die den Halbleiterchip3 mit Ausnahme einer ersten Oberfläche des Chips3 bedeckt, eine dielektrische Schicht2 , die auf der ersten Oberfläche des Chips3 platziert ist, wobei die dielektrische Schicht2 eine Durchkontaktierung2A besitzt, die mit dem Kontaktfeld3A ausgerichtet ist, wobei die Durchkontaktierung 2A mit leitfähiger Tinte gefüllt ist. - Die Durchkontaktierung
2A , die mit leitfähiger Tinte gefüllt ist, bildet einen elektrischen Leiter2B . Der elektrische Leiter 2B kann verwendet werden, um elektrischen Kontakt mit dem Kontaktbereich8A herzustellen, welcher auf einer Oberfläche der dielektrischen Schicht2 angebracht ist und gegenüber dem Kontakt3A des Chips3 liegt. Der Leiter2B verbindet deswegen das Kontaktfeld3A mit dem Kontaktbereich8A . Der Kontaktbereich8A kann eine elektrisch leitfähige Schicht sein, in einer Ausführungsform eine metallische Schicht, die durch einen Plattierungsprozess wie galvanisches Plattieren oder chemisches Plattieren hergestellt wird. Wie oben angegeben können sich mehr als ein Kontaktfeld3A auf der Oberfläche des Halbleiterchips3 befinden, wobei alle Kontaktfelder durch elektrische Leiter wie dem elektrischen Leiter2B verbunden sind, um jeweils Kontaktbereiche wie den Kontaktbereich 8A zu kontaktieren. Weiterhin kann, wie in der Ausführungsform von11 illustriert, eine Lötstoppschicht9 auf der dielektrischen Schicht2 und dem Kontaktbereich8 angebracht sein, wobei ein Hauptanteil des Kontaktbereiches8A durch die Lötstoppschicht9 nicht bedeckt ist. - Die dielektrische Schicht
2 kann eines oder mehrere Materialien eines Acrylat-Materials, eines Epoxy-B-Stufenmaterials oder eines Materials, das ein Additiv beinhaltet, welches einen katalytischen Starter oder ein elektrisch leitfähiges Material nach Bestrahlung freigibt, beinhalten. - Bezugnehmend auf
12 ist eine schematische Querschnittsdarstellung einer weiteren Ausführungsform einer Halbleiterchipverpackung illustriert. Die Halbleiterchipverpackung200 beinhaltet einen Halbleiterchip3 , der ein Kontaktfeld3A auf einer ersten Oberfläche des Chips, eine Materialschicht5 , die den Halbleiterchip3 außer auf einer ersten Oberfläche des Chips bedeckt, und eine dielektrische Schicht30 , die oberhalb der ersten Oberfläche des Chips3 platziert ist, hat, wobei die dielektrische Schicht30 eines oder mehrere Materialien eines Acrylat-Materials, eines Epoxy-B-Stufenmaterials oder eines Materials, das ein Additiv oder Additive beinhaltet, welches einen katalytischen Starter oder ein elektrisch leitfähiges Material nach Bestrahlung freigibt, beinhaltet. - Wie in
12 weiter dargestellt, kann die dielektrische Schicht 30 eine Durchkontaktierung30A beinhalten, die mit dem Kontaktfeld3A ausgerichtet ist, wobei die Durchkontaktierung 30A mit leitfähigem Material gefüllt sein kann, z.B. leitfähiger Tinte. Die mit leitfähiger Tinte gefüllte Durchkontaktierung 30A bildet einen elektrischen Leiter30B . Der elektrische Leiter30B kann verwendet werden, um elektrischen Kontakt mit einem Kontaktbereich8A herzustellen, welcher auf einer Oberfläche der dielektrischen Schicht30 angebracht ist, die gegenüber dem Kontakt3A des Chips3 liegt. Der Leiter 30B verbindet deswegen das Kontaktfeld3A mit dem Kontaktbereich 8A. Der Kontaktbereich8A kann eine elektrisch leitfähige Schicht sein, in einer Ausführungsform eine metallische Schicht, die durch einen Plattierungsprozess wie galvanisches Plattieren oder chemisches Plattieren hergestellt ist. Wie oben angedeutet, kann es mehr als ein Kontaktfeld3A auf der Oberfläche des Halbleiterchips3 geben, wobei alle Kontaktfelder durch elektrische Leiter wie den elektrischen Leiter 30B verbunden sind, um Bereiche wie den Kontaktbereich8A jeweils zu verbinden. Weiterhin kann, wie in der Ausführungsform von12 dargestellt, eine Lötstoppschicht9 auf der dielektrischen Schicht30 und dem Kontaktbereich8 angebracht sein, wobei ein Hauptteil des Kontaktbereichs8A nicht durch die Lötstoppschicht9 bedeckt ist. - Die Halbleiterchipverpackung
100 (11 ) oder 200 (12 ) kann mehr als eine Umverdrahtungsschicht besitzen. Die Halbleiterchipverpackung 100 oder 200 kann mehr als einen Chip beinhalten und kann auch passive Komponenten beinhalten. Die Halbleiterchipverpackung kann Durchkontaktierungen durch die Materialschicht (Bedeckungsschicht)5 haben und die Materialschicht 5 könnte Metall- und/oder dielektrische Strukturen an der gegenüberliegenden Seite der ersten Seite des Chips3 haben. Die Halbleiterchipverpackung könnte nicht vollständig durch die Materialschicht5 bedeckt sein und könnte die Rückseite des Chips3 unbedeckt lassen, sodass die Rückseite des Chips 3 frei liegt. Die Materialschicht5 könnte nicht parallel zur ersten Seite des Chips angeordnet sein; sie könnte dreidimensional strukturiert sein.
Claims (48)
- Ein Verfahren zur Herstellung eines Halbleiterchipmoduls, umfassend: Bereitstellen einer ersten Schicht (1), einer zweiten Schicht (2) und einer Basisschicht (4), wobei die erste Schicht (1) auf der Basisschicht (4) angeordnet ist und die zweite Schicht (2) auf der ersten Schicht (1) angeordnet ist und wobei die zweite Schicht (2) eine dielektrische Schicht ist und ein Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisch leitendes Material nach Bestrahlung freigibt; Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der zweiten Schicht (2); und Separieren der zweiten Schicht (2) mit den angebrachten Halbleiterchips (3) von der ersten Schicht (1).
- Verfahren nach
Anspruch 1 , weiter umfassend: Bedecken der Halbleiterchips (3) und der zweiten Schicht (2) wenigstens zum Teil mit einer Materialschicht (5). - Verfahren nach
Anspruch 2 , wobei das Bedecken Vergießen umfasst. - Verfahren nach
Anspruch 1 , wobei das Basismaterial der zweiten Schicht (2) aus der Gruppe oder einer Kombination eines Acrylat-, eines Epoxy-B-Stufen-, eines PBO-, eines Polyimid- oder eines thermoplastischen Materials ist. - Verfahren nach
Anspruch 1 , weiter umfassend: Bilden einer Vielzahl von elektrischen Leitern (2B), die sich durch die zweite Schicht (2) erstrecken, um sich mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden. - Verfahren nach
Anspruch 5 , weiter umfassend: Herstellen einer Verdrahtungsschicht (8) auf der zweiten Schicht (2), wobei die Verdrahtungsschicht (8) elektrisch leitfähige Kontaktbereiche (8A) umfasst, die mit den elektrischen Leitern (2B) verbunden sind. - Verfahren zur Herstellung eines Halbleiterchipmoduls, umfassend: Bereitstellen einer ersten Schicht (1) und eines Schichtstapels, der auf der ersten Schicht (1) angeordnet ist, wobei der Schichtstapel eine Keimschicht (6) und eine zweite Schicht (2) umfasst, wobei die zweite Schicht (2) eine dielektrische Schicht ist und ein Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisch leitendes Material nach Bestrahlung freigibt; Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der zweiten Schicht (2); und Separieren des Schichtstapels mit den angebrachten Halbleiterchips (3) von der ersten Schicht (1).
- Verfahren nach
Anspruch 7 , weiter umfassend: Anbringen der ersten Schicht (1) und des Schichtstapels auf der Basisschicht (4); Anbringen der Vielzahl von Halbleiterchips (3) oberhalb der zweiten Schicht (2); und Separieren des Schichtstapels mit den angebrachten Halbleiterchips (3) von der ersten Schicht (1). - Verfahren nach
Anspruch 7 , weiter umfassend: Bedecken der Halbleiterchips (3) und der zweiten Schicht (2) mit einer Materialschicht (5). - Verfahren nach
Anspruch 9 , weiter umfassend: das Bedecken umfasst Vergießen. - Verfahren nach
Anspruch 7 , weiter umfassend: Bilden einer Vielzahl von elektrischen Leitern (2B), die sich durch den Schichtstapel erstrecken, um sich mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden. - Verfahren nach
Anspruch 11 , weiter umfassend: Herstellen einer Verdrahtungsschicht auf der zweiten Schicht (2), wobei die Verdrahtungsschicht elektrisch leitfähige Kontaktbereiche (8A) umfasst, die mit elektrischen Leitern verbunden sind. - Verfahren nach
Anspruch 12 , weiter umfassend: Herstellen der Kontaktbereiche (8A) durch einen Plattierungsprozess, insbesondere durch einen chemischen Plattierungsprozess. - Verfahren nach
Anspruch 7 , wobei der Schichtstapel weiterhin eine Fotolackschicht (10) umfasst. - Ein Verfahren zur Herstellung eines Halbleiterchipmoduls, umfassend: Bereitstellen einer ersten Schicht (1) und eines Schichtstapels, der auf der ersten Schicht (1) angeordnet ist, wobei der Schichtstapel eine Fotolackschicht (10) und eine zweite Schicht (2) umfasst, wobei die zweite Schicht (2) eine dielektrische Schicht ist und ein Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisch leitendes Material nach Bestrahlung freigibt; Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der zweiten Schicht (2); und Separieren des Schichtstapels mit den angebrachten Halbleiterchips (3) von der ersten Schicht (1).
- Verfahren nach
Anspruch 15 , weiter umfassend: Anbringen der ersten Schicht (1) und des Schichtstapels auf einer Basisschicht (4); Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der zweiten Schicht (2); und Separieren des Schichtstapels mit den angebrachten Halbleiterchips (3) von der ersten Schicht (1). - Verfahren nach
Anspruch 15 , weiter umfassend: Bedecken der Halbleiterchips (3) und der dielektrischen Schicht (2) wenigstens teilweise mit einer Materialschicht (5) . - Verfahren nach
Anspruch 17 , weiter umfassend: das Bedecken umfasst Vergießen. - Verfahren nach
Anspruch 15 , weiter umfassend: Bilden einer Vielzahl von elektrischen Leitern (2B), die sich durch den Schichtstapel erstrecken, um sich mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden. - Verfahren nach
Anspruch 19 , weiter umfassend: Bilden einer Vielzahl von Durchkontaktierungen durch den Schichtstapel, sodass wenigstens einige der Durchkontaktierungen mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils ausgerichtet sind; und Füllen ausgewählter Durchkontaktierungen aus der Vielzahl der Durchkontaktierungen mit einem elektrisch leitfähigen Material. - Verfahren nach
Anspruch 20 , weiter umfassend: Herstellen einer Verdrahtungsschicht auf der zweiten Schicht (2), wobei die Verdrahtungsschicht elektrisch leitfähige Kontaktbereiche (8A) umfasst, die mit den elektrischen Leitern verbunden sind. - Ein Verfahren zur Herstellung eines Halbleiterchipmoduls, umfassend: Bereitstellen einer dielektrischen Schicht (20), wobei die dielektrische Schicht (20) ein Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisches Leitungsmaterial nach Bestrahlung freigibt; Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der dielektrischen Schicht (20); und Formen einer Vielzahl von elektrischen Leitern (20B), die sich durch die dielektrische Schicht (20) erstrecken, um sich mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden.
- Verfahren nach
Anspruch 22 , weiter umfassend: Bilden einer Vielzahl von Durchkontaktierungen (20A), die sich durch die dielektrische Schicht (20) erstrecken, um sich mit Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden; und Bestrahlen der Durchkontaktierungen (20A) und der Bereiche an der Oberfläche der dielektrischen Schicht (20) benachbart zu den Durchkontaktierungen (20A), um Leitungspfade und/oder Leitungsbereiche an den Wänden der Durchkontaktierungen (20A) und auf den Bereichen an der Oberfläche der dielektrischen Schicht (20) zu bilden. - Verfahren nach
Anspruch 22 , weiter umfassend: Bilden einer Vielzahl von Durchkontaktierungen (20A), die sich durch die dielektrische Schicht (20) erstrecken, um sich mit den Kontaktfeldern (3A) auf Oberflächen der Halbleiterchips (3) jeweils zu verbinden; und Bestrahlen der Durchkontaktierungen (20A) und der Bereiche an der Oberfläche der dielektrischen Schicht (20) benachbart zu den Durchkontaktierungen (20A), um einen katalytischen Starter zu bilden, gefolgt durch eine Metallablagerung, insbesondere ein chemisches Plattieren, um eine Umverdrahtungsschicht und Leitungsbereiche auf den Wänden der Durchkontaktierungen (20A) und auf den Bereichen an der Oberfläche der dielektrischen Schicht (20) zu erzeugen. - Verfahren nach
Anspruch 23 , weiter umfassend: Durchführen einer Metallablagerung, insbesondere ein chemisches Plattieren, auf den Oberflächen auf den Kontaktfeldern (3A). - Verfahren nach
Anspruch 23 , weiter umfassend: Bilden der Durchkontaktierungen (20A) durch Entfernen des Materials der dielektrischen Schicht (20) mit einem Strahl von Photonen, Ionen und/oder Elektronen. - Verfahren nach
Anspruch 26 , weiter umfassend: Auswählen der Parameter des Strahls derart, dass das Material der dielektrischen Schicht (20) entfernt werden kann und die Leitungspfade durch Bestrahlung der Durchkontaktierungen (20A) mit dem Strahl gebildet werden können. - Verfahren nach
Anspruch 27 , wobei der Strahl ein Laserstrahl ist. - Verfahren nach
Anspruch 23 , weiter umfassend: Füllen der Durchkontaktierungen (20A) mit einem elektrisch leitfähigen Material (20C), insbesondere leitfähiger Tinte. - Verfahren nach
Anspruch 23 , weiter umfassend: Ablagern einer weiteren metallischen Schicht (20D) auf die Leitungspfade oder die Leitungsbereiche. - Verfahren nach
Anspruch 30 , wobei das Ablagern einer weiteren metallischen Schicht (20D) durch einen Plattierungsprozess, insbesondere durch einen chemischen Metallisierungsprozess, umfasst. - Verfahren nach
Anspruch 22 , weiter umfassend: Anbringen einer weiteren Schicht auf die dielektrische Schicht (20); und Anbringen der Vielfalt von Halbleiterchips (3) auf die weitere Schicht. - Verfahren nach
Anspruch 32 , wobei die weitere Schicht eine Klebschicht ist. - Verfahren zur Herstellung eines Halbleiterchipmoduls, umfassend: Anbringen einer dielektrischen Schicht (2) oberhalb einer elektrisch leitfähigen Schicht (14), wobei die dielektrische Schicht (2) ein Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisch leitendes Material nach Bestrahlung freigibt; Anbringen einer Vielzahl von Halbleiterchips (3) oberhalb der dielektrischen Schicht (2), wobei die Halbleiterchips (3) Kontaktfelder (3A) umfassen; Strukturieren der elektrisch leitfähigen Schicht (14), sodass sie Kontaktbereiche (14A) umfasst; und jeweils Verbinden jedes der Kontaktbereiche (14A) mit einem der Kontaktfelder (3A).
- Verfahren nach
Anspruch 34 , weiter umfassend: Bedecken der Halbleiterchips (3) und der dielektrischen Schicht (2) mit einer Materialschicht (5). - Verfahren nach
Anspruch 35 , wobei das Bedecken Vergießen umfasst. - Verfahren nach
Anspruch 34 , weiter umfassend: Formen von Durchkontaktierungen (14B) in die dielektrische Schicht (2) und die elektrisch leitfähige Schicht (14), wobei die Durchkontaktierungen (14B) sich zu Kontaktfeldern (3A) des Halbleiterchips (3) erstrecken. - Verfahren nach
Anspruch 37 , weiter umfassend: Füllen der Durchkontaktierungen (14B) mit elektrisch leitfähigem Material, insbesondere leitfähiger Tinte. - Ein Verfahren zur Herstellung einer Halbleiterchipverpackung, umfassend: Herstellung eines Halbleiterchipmoduls entsprechend einem oder mehreren der vorangehenden Ansprüche; und Teilen des Halbleiterchipmoduls in Halbleiterchipverpakkungen.
- Eine Halbleiterchipverpackung, umfassend: wenigstens einen Halbleiterchip (3), der Kontaktfelder (3A) auf einer ersten Oberfläche des Chips (3) umfasst; eine Materialschicht (5), die wenigstens teilweise den Halbleiterchip (3) mit Ausnahme der ersten Oberfläche des Chips (3) bedeckt; und eine dielektrische Schicht (2), die auf der ersten Oberfläche des Chips (3) platziert ist, wobei die dielektrische Schicht (3) Durchkontaktierungen (2A), die mit den Kontaktfeldern (3A) ausgerichtet sind, umfasst, wobei die Durchkontaktierungen (2A) mit leitfähigem Material gefüllt sind, insbesondere leitfähiger Tinte und wobei die dielektrische Schicht (2) ein Material mit wenigstens einem Additiv umfasst, welches so ausgeführt ist, dass es a) einen katalytischen Starter aufgrund Bestrahlung freigibt, welcher Metallablagerung ermöglicht, insbesondere durch chemisches Plattieren, oder b) elektrisches Leitungsmaterial aufgrund Bestrahlung freigibt.
- Halbleiterchipverpackung nach
Anspruch 40 , weiter umfassend: eine Verdrahtungsschicht, die einen Kontaktbereich (8A) umfasst, der mit den Durchkontaktierungen (2A) verbunden ist. - Halbleiterchipverpackung nach
Anspruch 41 , weiter umfassend: eine Lötstoppschicht (9), die oberhalb der Verdrahtungsschicht angebracht ist, wobei die Lötstoppschicht (9) eine Öffnung umfasst, in welcher der Kontaktbereich (8A) frei liegt. - Halbleiterchipverpackung nach
Anspruch 42 , weiter umfassend: eine Lötkugel (12), die oberhalb der Öffnung der Lötstoppschicht (9) angebracht ist, wobei die Lötkugel (12) elektrisch mit dem Kontaktbereich (8A) verbunden ist. - Eine Halbleiterchipverpackung, umfassend: wenigstens einen Halbleiterchip (3), der ein Kontaktfeld (3A) auf einer ersten Oberfläche des Chips (3) umfasst; eine Materialschicht (5), die wenigstens partiell den Halbleiterchip (3) mit Ausnahme einer ersten Oberfläche des Chips (3) bedeckt; und eine dielektrische Schicht (30), die oberhalb der ersten Oberfläche des Chips (3) platziert ist, wobei die dielektrische Schicht (30) ein Material mit wenigstens einem Additiv umfasst, welches so ausgeführt ist, dass es einen katalytischen Starter oder ein elektrisch leitendes Material nach Bestrahlung freigibt.
- Halbleiterchipverpackung nach
Anspruch 44 , wobei die dielektrische Schicht (30) Durchkontaktierungen (30A) umfasst, die mit den Kontaktfeldern (3A) ausgerichtet sind, wobei die Durchkontaktierungen (30A) mit leitfähigem Material gefüllt sind, insbesondere leitfähiger Tinte. - Halbleiterchipverpackung gemäß
Anspruch 44 , weiter umfassend: eine Verdrahtungsschicht, die einen Kontaktbereich (8A) umfasst, der mit den Durchkontaktierungen (30A) verbunden ist. - Halbleiterchipverpackung nach
Anspruch 46 , weiter umfassend: eine Lötstoppschicht (9), die oberhalb der Verdrahtungsschicht angebracht ist, wobei die Lötstoppschicht (9) eine Öffnung umfasst, in welcher der Kontaktbereich (8A) freigelegt ist. - Halbleiterchipverpackung nach
Anspruch 46 , weiter umfassend: eine Lötkugel (12), die oberhalb der Öffnung der Lötstoppschicht (9) angebracht ist, wobei die Lötkugel (12) elektrisch mit dem Kontaktbereich (8A) verbunden ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/837,211 | 2007-08-10 | ||
US11/837,211 US8258624B2 (en) | 2007-08-10 | 2007-08-10 | Method for fabricating a semiconductor and semiconductor package |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007040149A1 DE102007040149A1 (de) | 2009-02-19 |
DE102007040149B4 true DE102007040149B4 (de) | 2018-09-27 |
Family
ID=40279566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007040149.5A Active DE102007040149B4 (de) | 2007-08-10 | 2007-08-24 | Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung |
Country Status (2)
Country | Link |
---|---|
US (8) | US8258624B2 (de) |
DE (1) | DE102007040149B4 (de) |
Families Citing this family (64)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335536B2 (en) * | 2005-09-01 | 2008-02-26 | Texas Instruments Incorporated | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices |
DE102006025671B4 (de) * | 2006-06-01 | 2011-12-15 | Infineon Technologies Ag | Verfahren zur Herstellung von dünnen integrierten Halbleitereinrichtungen |
US8258624B2 (en) | 2007-08-10 | 2012-09-04 | Intel Mobile Communications GmbH | Method for fabricating a semiconductor and semiconductor package |
US8647924B2 (en) * | 2009-04-13 | 2014-02-11 | United Test And Assembly Center Ltd. | Semiconductor package and method of packaging semiconductor devices |
US8955215B2 (en) | 2009-05-28 | 2015-02-17 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9603249B2 (en) | 2009-06-02 | 2017-03-21 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
WO2010141296A1 (en) * | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
US9232654B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
US9093767B2 (en) | 2009-06-02 | 2015-07-28 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US8525346B2 (en) | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
WO2010141295A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
TWI399140B (zh) * | 2009-06-12 | 2013-06-11 | Unimicron Technology Corp | 內埋式封裝結構的製作方法 |
WO2010147782A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
US8883559B2 (en) * | 2009-09-25 | 2014-11-11 | Stats Chippac, Ltd. | Semiconductor device and method of forming adhesive material to secure semiconductor die to carrier in WLCSP |
DE102010029550B4 (de) * | 2010-06-01 | 2019-08-22 | Robert Bosch Gmbh | Verfahren zur Herstellung von Halbleiter-Bauelementen |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
DE102010038445B4 (de) * | 2010-07-27 | 2020-08-27 | Robert Bosch Gmbh | Verfahren zur Herstellung eines mikrofluidischen Systems |
KR101718011B1 (ko) * | 2010-11-01 | 2017-03-21 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US8829676B2 (en) * | 2011-06-28 | 2014-09-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect structure for wafer level package |
JP5837381B2 (ja) * | 2011-09-28 | 2015-12-24 | 日東電工株式会社 | 半導体装置の製造方法 |
JP2013074184A (ja) * | 2011-09-28 | 2013-04-22 | Nitto Denko Corp | 半導体装置の製造方法 |
US8815651B2 (en) | 2011-12-30 | 2014-08-26 | Infineon Technologies Ag | Method for manufacturing an electronic device by reducing thickness of electronic members attached to a carrier |
JP5810958B2 (ja) | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
JP5810957B2 (ja) * | 2012-02-17 | 2015-11-11 | 富士通株式会社 | 半導体装置の製造方法及び電子装置の製造方法 |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US9305854B2 (en) * | 2012-08-21 | 2016-04-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming RDL using UV-cured conductive ink over wafer level package |
DE102012109144A1 (de) * | 2012-09-27 | 2014-04-17 | Osram Opto Semiconductors Gmbh | Bauteilanordnung und Verfahren zum Herstellen von optischen Bauteilen |
TWI500090B (zh) * | 2012-11-13 | 2015-09-11 | 矽品精密工業股份有限公司 | 半導體封裝件之製法 |
US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US9330994B2 (en) * | 2014-03-28 | 2016-05-03 | Stats Chippac, Ltd. | Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring |
US9171739B1 (en) * | 2014-06-24 | 2015-10-27 | Stats Chippac Ltd. | Integrated circuit packaging system with coreless substrate and method of manufacture thereof |
US9595485B2 (en) * | 2014-06-26 | 2017-03-14 | Nxp Usa, Inc. | Microelectronic packages having embedded sidewall substrates and methods for the producing thereof |
KR102245825B1 (ko) * | 2014-09-04 | 2021-04-30 | 삼성전자주식회사 | 반도체 패키지 |
TWI570856B (zh) * | 2014-11-10 | 2017-02-11 | 恆勁科技股份有限公司 | 封裝結構及其製法 |
US9812337B2 (en) | 2014-12-03 | 2017-11-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package pad and methods of forming |
US9755335B2 (en) | 2015-03-18 | 2017-09-05 | Hsio Technologies, Llc | Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction |
CN105161465A (zh) * | 2015-08-10 | 2015-12-16 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装方法 |
CN105185717A (zh) * | 2015-08-12 | 2015-12-23 | 中芯长电半导体(江阴)有限公司 | 晶圆级芯片封装方法 |
CN105140191B (zh) * | 2015-09-17 | 2019-03-01 | 中芯长电半导体(江阴)有限公司 | 一种封装结构及再分布引线层的制作方法 |
CN105161433A (zh) * | 2015-09-28 | 2015-12-16 | 中芯长电半导体(江阴)有限公司 | 扇出型晶圆级封装方法 |
KR102019350B1 (ko) * | 2015-11-06 | 2019-09-09 | 삼성전자주식회사 | 전자부품 패키지 및 그 제조방법 |
US20180040587A1 (en) * | 2016-08-08 | 2018-02-08 | Invensas Corporation | Vertical Memory Module Enabled by Fan-Out Redistribution Layer |
WO2018105662A1 (ja) * | 2016-12-08 | 2018-06-14 | 日立化成株式会社 | 半導体装置の製造方法 |
CN106920784A (zh) * | 2017-03-31 | 2017-07-04 | 华进半导体封装先导技术研发中心有限公司 | 一种电力电子器件的扇出型封装结构及封装方法 |
JP7095978B2 (ja) * | 2017-11-16 | 2022-07-05 | 日東電工株式会社 | 半導体プロセスシートおよび半導体パッケージ製造方法 |
EP3557608A1 (de) * | 2018-04-19 | 2019-10-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Verpackte integrierte schaltung mit zwischenschaltfunktionalität und verfahren zur herstellung solch einer verpackten integrierten schaltung |
EP3633431A1 (de) * | 2018-10-05 | 2020-04-08 | Indigo Diabetes N.V. | Schweissschutz für hermetische abdichtung auf wafer-ebene |
EP3723459A1 (de) | 2019-04-10 | 2020-10-14 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Komponententräger mit hoher passiver intermodulationsleistung (pim) |
CN111048425A (zh) * | 2019-12-27 | 2020-04-21 | 广东工业大学 | 一种芯片扇出封装方法 |
CN113436979B (zh) * | 2021-06-15 | 2024-02-27 | 矽磐微电子(重庆)有限公司 | 半导体封装方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004061953A2 (en) | 2002-12-31 | 2004-07-22 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure incorporating a processing handle member |
EP1491695A1 (de) | 2003-06-25 | 2004-12-29 | Air Systems, Inc. | Elektrischer leitfähiger Ventilationskanal für einen begrenzten Raum, zugehörige Erdungsanlage und entsprechende Verfahren |
WO2007019487A2 (en) | 2005-08-05 | 2007-02-15 | Reveo, Inc. | Method and system for fabricating thin devices |
Family Cites Families (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5366906A (en) * | 1992-10-16 | 1994-11-22 | Martin Marietta Corporation | Wafer level integration and testing |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
JPH08167630A (ja) * | 1994-12-15 | 1996-06-25 | Hitachi Ltd | チップ接続構造 |
TW410534B (en) * | 1997-07-16 | 2000-11-01 | Matsushita Electric Ind Co Ltd | Wiring board and production process for the same |
EP1041624A1 (de) * | 1999-04-02 | 2000-10-04 | Interuniversitair Microelektronica Centrum Vzw | Transfermethode ultra-dünner Substrate und Anwendung zur Herstellung von Mehrlagen-Dünnschichtstrukturen |
JP3501281B2 (ja) * | 1999-11-15 | 2004-03-02 | 沖電気工業株式会社 | 半導体装置 |
TW507352B (en) * | 2000-07-12 | 2002-10-21 | Hitachi Maxell | Semiconductor module and producing method therefor |
DE10132092A1 (de) | 2001-07-05 | 2003-01-23 | Lpkf Laser & Electronics Ag | Leiterbahnstrukturen und Verfahren zu ihrer Herstellung |
DE10137184B4 (de) * | 2001-07-31 | 2007-09-06 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil |
DE10156386B4 (de) * | 2001-11-16 | 2007-08-09 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterchips |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
SG104293A1 (en) * | 2002-01-09 | 2004-06-21 | Micron Technology Inc | Elimination of rdl using tape base flip chip on flex for die stacking |
DE10213296B9 (de) * | 2002-03-25 | 2007-04-19 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Nutzens |
US6972964B2 (en) * | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
US6919508B2 (en) * | 2002-11-08 | 2005-07-19 | Flipchip International, Llc | Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing |
TWI253155B (en) * | 2003-05-28 | 2006-04-11 | Siliconware Precision Industries Co Ltd | Thermally enhanced semiconductor package and fabrication method thereof |
DE10333841B4 (de) * | 2003-07-24 | 2007-05-10 | Infineon Technologies Ag | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils |
DE10334576B4 (de) * | 2003-07-28 | 2007-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse |
US7297209B2 (en) * | 2003-12-18 | 2007-11-20 | Nitto Denko Corporation | Method and device for transferring anisotropic crystal film from donor to receptor, and the donor |
US20060134831A1 (en) * | 2003-12-31 | 2006-06-22 | Microfabrica Inc. | Integrated circuit packaging using electrochemically fabricated structures |
TWI237883B (en) * | 2004-05-11 | 2005-08-11 | Via Tech Inc | Chip embedded package structure and process thereof |
JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
US20050260790A1 (en) * | 2004-05-24 | 2005-11-24 | Goodner Michael D | Substrate imprinting techniques |
US7744802B2 (en) * | 2004-06-25 | 2010-06-29 | Intel Corporation | Dielectric film with low coefficient of thermal expansion (CTE) using liquid crystalline resin |
US7279407B2 (en) * | 2004-09-02 | 2007-10-09 | Micron Technology, Inc. | Selective nickel plating of aluminum, copper, and tungsten structures |
DE102004049663B3 (de) | 2004-10-11 | 2006-04-13 | Infineon Technologies Ag | Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben |
TWI301660B (en) * | 2004-11-26 | 2008-10-01 | Phoenix Prec Technology Corp | Structure of embedding chip in substrate and method for fabricating the same |
DE102005006995B4 (de) | 2005-02-15 | 2008-01-24 | Infineon Technologies Ag | Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben |
JP4401322B2 (ja) * | 2005-04-18 | 2010-01-20 | 日東電工株式会社 | 支持板分離装置およびこれを用いた支持板分離方法 |
DE102005025543B4 (de) | 2005-06-01 | 2007-07-12 | Infineon Technologies Ag | Halbleiterbaumodul und Verfahren zur Herstellung desselben |
DE102005026098B3 (de) * | 2005-06-01 | 2007-01-04 | Infineon Technologies Ag | Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung derselben |
US7554197B2 (en) * | 2006-04-10 | 2009-06-30 | Chipmos Technologies (Bermuda) Ltd | High frequency IC package and method for fabricating the same |
US20080153125A1 (en) * | 2006-11-10 | 2008-06-26 | Advanced Analytical Technologies, Inc. | Rapid detection of microorganisms in fluids |
US7438636B2 (en) * | 2006-12-21 | 2008-10-21 | Rohm And Haas Electronic Materials Cmp Holdings, Inc. | Chemical mechanical polishing pad |
US8759964B2 (en) * | 2007-07-17 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level package structure and fabrication methods |
US8258624B2 (en) * | 2007-08-10 | 2012-09-04 | Intel Mobile Communications GmbH | Method for fabricating a semiconductor and semiconductor package |
US7772691B2 (en) * | 2007-10-12 | 2010-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermally enhanced wafer level package |
US7906860B2 (en) * | 2007-10-26 | 2011-03-15 | Infineon Technologies Ag | Semiconductor device |
TWI345276B (en) * | 2007-12-20 | 2011-07-11 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
TWI364801B (en) * | 2007-12-20 | 2012-05-21 | Chipmos Technologies Inc | Dice rearrangement package structure using layout process to form a compliant configuration |
US20120015176A1 (en) * | 2008-03-24 | 2012-01-19 | Riebel Michael J | Biolaminate composite assembly and related method |
TWI393223B (zh) * | 2009-03-03 | 2013-04-11 | Advanced Semiconductor Eng | 半導體封裝結構及其製造方法 |
US7943423B2 (en) * | 2009-03-10 | 2011-05-17 | Infineon Technologies Ag | Reconfigured wafer alignment |
TWI456715B (zh) * | 2009-06-19 | 2014-10-11 | Advanced Semiconductor Eng | 晶片封裝結構及其製造方法 |
TWI466259B (zh) * | 2009-07-21 | 2014-12-21 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法 |
TWI405306B (zh) * | 2009-07-23 | 2013-08-11 | Advanced Semiconductor Eng | 半導體封裝件、其製造方法及重佈晶片封膠體 |
US8378466B2 (en) * | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
US8372689B2 (en) * | 2010-01-21 | 2013-02-12 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof |
US8320134B2 (en) * | 2010-02-05 | 2012-11-27 | Advanced Semiconductor Engineering, Inc. | Embedded component substrate and manufacturing methods thereof |
US20120291377A1 (en) * | 2011-04-26 | 2012-11-22 | Michael Riebel | Fire retardant biolaminate composite and related assembly |
-
2007
- 2007-08-10 US US11/837,211 patent/US8258624B2/en active Active
- 2007-08-24 DE DE102007040149.5A patent/DE102007040149B4/de active Active
-
2010
- 2010-11-16 US US12/947,031 patent/US8216881B2/en active Active
-
2012
- 2012-06-21 US US13/529,315 patent/US8492200B2/en active Active
- 2012-08-09 US US13/570,986 patent/US8658468B2/en active Active
-
2013
- 2013-06-04 US US13/909,727 patent/US8728869B2/en active Active
-
2014
- 2014-01-14 US US14/154,668 patent/US10438926B2/en active Active
-
2019
- 2019-08-15 US US16/542,247 patent/US10643971B2/en active Active
-
2020
- 2020-04-03 US US16/839,404 patent/US10957671B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004061953A2 (en) | 2002-12-31 | 2004-07-22 | Massachusetts Institute Of Technology | Method of forming a multi-layer semiconductor structure incorporating a processing handle member |
EP1491695A1 (de) | 2003-06-25 | 2004-12-29 | Air Systems, Inc. | Elektrischer leitfähiger Ventilationskanal für einen begrenzten Raum, zugehörige Erdungsanlage und entsprechende Verfahren |
WO2007019487A2 (en) | 2005-08-05 | 2007-02-15 | Reveo, Inc. | Method and system for fabricating thin devices |
Also Published As
Publication number | Publication date |
---|---|
US8216881B2 (en) | 2012-07-10 |
US10957671B2 (en) | 2021-03-23 |
US20090039496A1 (en) | 2009-02-12 |
US20120258571A1 (en) | 2012-10-11 |
US8658468B2 (en) | 2014-02-25 |
US20130267063A1 (en) | 2013-10-10 |
US20110057304A1 (en) | 2011-03-10 |
US8728869B2 (en) | 2014-05-20 |
US8492200B2 (en) | 2013-07-23 |
US20200013751A1 (en) | 2020-01-09 |
US20140127859A1 (en) | 2014-05-08 |
US10438926B2 (en) | 2019-10-08 |
US10643971B2 (en) | 2020-05-05 |
DE102007040149A1 (de) | 2009-02-19 |
US20200303340A1 (en) | 2020-09-24 |
US20120319298A1 (en) | 2012-12-20 |
US8258624B2 (en) | 2012-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007040149B4 (de) | Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung | |
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE102008050972B4 (de) | Verfahren zum Herstellen eines Bauelements | |
DE10315780B4 (de) | Herstellungsverfahren für Halbleitervorrichtungen | |
DE102011001556B4 (de) | Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads | |
DE102014111195B4 (de) | Verfahren zur Herstellung einer Chip-Anordnung und eine Chip-Anordnung | |
DE102006058010A1 (de) | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren | |
DE102008063633A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102009042920B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente | |
DE10349692A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
WO2005041295A2 (de) | Halbleitermodul mit gehäusedurchkontakten | |
DE102015120745B4 (de) | Chip-Schutzumhüllung und -verfahren | |
DE112017001828T5 (de) | Elektrische verbindungsbrücke | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE102010060272A1 (de) | Bauelement und Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses | |
WO2003103042A2 (de) | Elektronisches bauteil mit äusseren flächenkontakten und verfahren zu seiner herstellung | |
DE102019202715A1 (de) | Folienbasiertes package mit distanzausgleich | |
DE112019005240T5 (de) | Durchkontaktierungsverdrahtungssubstrat, Verfahren zu seiner Herstellung und Halbleitervorrichtungs-Montagekomponente | |
DE102004049663B3 (de) | Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben | |
DE102016123129B4 (de) | Elektronische Komponente und Verfahren | |
DE102009029870A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung | |
WO2015124608A1 (de) | Herstellung optoelektronischer bauelemente | |
DE102012106280B4 (de) | Verfahren zum Herstellen eines Halbleitergehäuses | |
DE4023776C2 (de) | Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R081 | Change of applicant/patentee |
Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20120301 Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Effective date: 20120301 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE Effective date: 20120301 Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE Effective date: 20120301 |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20120622 Owner name: INTEL MOBILE COMMUNICATIONS GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS TECHNOLOGY GMBH, 85579 NEUBIBERG, DE Effective date: 20120622 |
|
R082 | Change of representative |
Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE Effective date: 20120622 Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE Effective date: 20120622 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INTEL MOBILE COMMUNICATIONS GMBH, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE |
|
R018 | Grant decision by examination section/examining division | ||
R130 | Divisional application to |
Ref document number: 102007063949 Country of ref document: DE |
|
R020 | Patent grant now final | ||
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |