DE102010060272A1 - Bauelement und Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses - Google Patents

Bauelement und Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses Download PDF

Info

Publication number
DE102010060272A1
DE102010060272A1 DE102010060272A DE102010060272A DE102010060272A1 DE 102010060272 A1 DE102010060272 A1 DE 102010060272A1 DE 102010060272 A DE102010060272 A DE 102010060272A DE 102010060272 A DE102010060272 A DE 102010060272A DE 102010060272 A1 DE102010060272 A1 DE 102010060272A1
Authority
DE
Germany
Prior art keywords
layer
seed layer
seed
contact
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010060272A
Other languages
English (en)
Other versions
DE102010060272B4 (de
Inventor
Jens Pohl
Hans-Joachim Barth
Gottfried Beer
Rainer Steiner
Werner Robl
Mathias Vaupel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010060272A1 publication Critical patent/DE102010060272A1/de
Application granted granted Critical
Publication of DE102010060272B4 publication Critical patent/DE102010060272B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Ein Verfahren zum Herstellen eines Bauelements beinhaltet das Bereitstellen eines Substrats mit mindestens einem Kontakt und das Aufbringen einer dielektrischen Schicht über dem Substrat. Das Verfahren beinhaltet das Aufbringen einer ersten Keimschicht über der dielektrischen Schicht, das Aufbringen einer inerten Schicht über der Keimschicht und das Strukturieren der inerten Schicht, der ersten Keimschicht und der dielektrischen Schicht, um mindestens einen Abschnitt des Kontakts zu exponieren. Das Verfahren beinhaltet das Aufbringen einer zweiten Keimschicht über exponierten Abschnitten der strukturierten dielektrischen Schicht und des Kontakts, so dass die zweite Keimschicht mit der strukturierten ersten Keimschicht einen elektrischen Kontakt herstellt. Das Verfahren beinhaltet das Elektroplattieren eines Metalls auf die zweite Keimschicht.

Description

  • Die Erfindung betrifft ein Bauelement und ein Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses.
  • Ein typischer Damascene-Prozess zum Herstellen von Metallbahnen und Viakontakten in organischen dielektrischen Materialien beinhaltet eine Anzahl von Schritten. Zuerst werden in einem dielektrischen Material Gräben und Kontaktlöcher ausgebildet. Zweitens werden Gräben und Kontaktlöcher dann mit einer Keimschicht metallisiert und danach unter Verwendung eines Elektroplattierungsprozesses mit einem Metall gefüllt. Um ein vollständiges Füllen der Gräben und Kontaktlöcher zu erreichen, wird ein Überplattierungsprozess verwendet (d. h. das Metall wird zu einer größeren Dicke als der gewünschten Dicke elektroplattiert). Drittens wird das elektroplattierte Metall zurückgeätzt, um die Bahnen und Viakontakte zu exponieren.
  • Der typische Elektroplattierungsprozess (elektrochemisches Abscheidungsverfahren) ist so ausgelegt, dass in den Gräben mehr Metall abgeschieden wird als auf der oberen Oberfläche des dielektrischen Materials. Das auf dem dielektrischen Material abgeschiedene überschüssige Metall wird als eine Deckschicht bezeichnet. Bei dem typischen Elektroplattierungsprozess muss die Deckschicht entfernt werden, um die Bahnen und Viakontakte zu exponieren.
  • Der typische Damascene-Prozess wie oben beschrieben weist mehrere Nachteile auf. Ein Nachteil des typischen Damascene-Prozesses ist die langsame Abscheidungsrate. Die Abscheidungsrate ist viel langsamer als für die Standardplattierungsgeschwindigkeit, und zwar wegen der Plattierungs- und Ätzkombination, um eine zu große Deckschicht auf der oberen Oberfläche des dielektrischen Materials zu vermeiden. Dies führt zu hohen Prozesskosten, insbesondere wenn eine Einzelwaferplattierungsanlage verwendet wird.
  • Ein weiterer Nachteil des typischen Damascene-Prozesses ist die Anforderung nach einem sehr gut definierten Rückätzprozess. Für den Rückätzprozess ist eine sehr gleichförmige Deckschicht und ein gut kontrolliertes Rückätzen zwingend erforderlich. Ein derartiger gut definierter Rückätzprozess ist schwierig zu erreichen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Bauelement zu schaffen und ein Verfahren zur Herstellung eines Bauelements anzugeben, bei dem die vorstehend genannten Nachteile behoben sind.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Eine Ausführungsform stellt ein Verfahren zum Herstellen eines Bauelements bereit. Das Verfahren beinhaltet das Bereitstellen eines Substrats mit mindestens einem Kontakt und das Aufbringen einer dielektrischen Schicht über dem Substrat. Das Verfahren beinhaltet das Aufbringen einer ersten Keimschicht über der dielektrischen Schicht, das Aufbringen einer inerten Schicht über der Keimschicht und das Strukturieren der inerten Schicht, der ersten Keimschicht und der dielektrischen Schicht, um mindestens einen Abschnitt des Kontakts zu exponieren (freizulegen). Das Verfahren beinhaltet das Aufbringen einer zweiten Keimschicht über exponierten Abschnitten der strukturierten dielektrischen Schicht und des Kontakts, so dass die zweite Keimschicht mit der strukturierten ersten Keimschicht einen elektrischen Kontakt herstellt. Das Verfahren beinhaltet das Elektroplattieren (elektrochemische Abscheiden) eines Metalls auf die zweite Keimschicht.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen lassen sich ohne weiteres nachvollziehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterbauelements nach einem Damascene-Plattierungsprozess.
  • 2 zeigt eine Querschnittsansicht einer Ausführungsform einer vorverarbeiteten Struktur.
  • 3 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur und einer dielektrischen Materialschicht.
  • 4 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht und einer ersten Keimschicht.
  • 5 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der ersten Keimschicht und einer inerten Schicht.
  • 6 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der ersten Keimschicht und der inerten Schicht nach einem ersten Laserabtragungsprozess.
  • 7 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der ersten Keimschicht und der inerten Schicht nach einem zweiten Laserabtragungsprozess.
  • 8 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der ersten Keimschicht, der inerten Schicht und einer zweiten Keimschicht.
  • 9 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der ersten Keimschicht, der inerten Schicht, der zweiten Keimschicht und einer Metallschicht.
  • 10A zeigt eine Querschnittsansicht einer Ausführungsform eines eWLB-Wafer (Embedded Wafer Level Ball Grid Array).
  • 10B zeigt eine Draufsicht auf eine Ausführungsform eines eWLB-Wafer.
  • 11 zeigt eine Querschnittsansicht einer Ausführungsform einer vereinzelten Komponente von einem eWLB-Wafer.
  • 12 zeigt eine Querschnittsansicht einer Ausführungsform eines Laminatsubstrats.
  • 13 zeigt eine Querschnittsansicht einer Ausführungsform des Laminatsubstrats nach einem Damascene-Plattierungsprozess.
  • 14 zeigt eine Querschnittsansicht einer Ausführungsform eines Laminatsubstrats mit Hohlräumen zum Aufnehmen von eingebetteten Dies (Chips).
  • 15 zeigt eine Querschnittsansicht einer Ausführungsform des Laminatsubstrats nach dem Aufnehmen der eingebetteten Dies und nach einem Damascene-Plattierungsprozess.
  • 16 zeigt eine Querschnittsansicht einer Ausführungsform einer vorverarbeiteten Struktur und einer dielektrischen Materialschicht.
  • 17 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur und der dielektrischen Materialschicht nach einem ersten Laserabtragungsprozess.
  • 18 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur und der dielektrischen Materialschicht nach einem zweiten Laserabtragungsprozess.
  • 19 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht und einer Keimschicht.
  • 20 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der Keimschicht und einer Folie oder Filmschicht.
  • 21 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der Keimschicht und der Filmschicht nach dem Entfernen eines Abschnitts der Filmschicht.
  • 22 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der Keimschicht, der Filmschicht und einer Metallschicht.
  • 23 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der Keimschicht und der Metallschicht nach dem Entfernen der Filmschicht.
  • 24 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur, der dielektrischen Materialschicht, der Keimschicht und der Metallschicht nach dem Entfernen eines Abschnitts der Keimschicht.
  • In der folgenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterbauelements 100 nach einem Damascene-Plattierungsprozess. Das Halbleiterbauelement 100 enthält einen Halbleiterchip oder Die 102, eine dielektrische Schicht 104, einen Chipanschluss 106, ein Padmetall 108, ein dielektrisches Material 110, eine Keimschicht 112a und 112b (kollektiv als Keimschicht 112 bezeichnet) und eine Metallschicht 114a und 114b (kollektiv als Metallschicht 114 bezeichnet).
  • Die Metallschicht 114 des Halbleiterbauelements 100 liefert eine Umverdrahtungsschicht (RDL – Redistribution Layer) für das Halbleiterbauelement. Die Metallschicht 114 wird unter Verwendung eines Damascene-Plattierungsprozesses hergestellt, wo die Metallschicht nicht zurückgeätzt wird. Durch Verwenden eines Damascene-Plattierungsprozesses entfallen Fotolithographieschritte für das Herstellen der RDL-Schicht. Durch Verwenden eines Damascene-Plattierungsprozesses können außerdem feine Strukturen wie etwa Linien, die kleiner als 10 μm sind, und Räume, die kleiner als 10 μm sind, hergestellt werden. Weiterhin wird die mechanische Stabilität von Damasceneplattierten Strukturmerkmalen 114a und 114b verbessert, weil die Metallschicht 114 in das dielektrische Material 110 eingebettet ist.
  • Die Oberseite des Halbleiterdie 102 kontaktiert den Boden des Chipanschlusses 106 und den Boden der dielektrischen Schicht 104. Die dielektrische Schicht 104 umgibt und/oder überlappt seitlich die Kante des Chipanschlusses 106. Das Padmetall 108 kann ebenfalls die dielektrische Schicht 104 überlappen. Die dielektrische Schicht 104 enthält SiO2, SiN oder ein anderes geeignetes dielektrisches Material. Die Oberseite des Chipanschlusses 106 kontaktiert den Boden des Padmetalls 108. Das Padmetall 108 enthält Cu, Al oder ein anderes geeignetes Kontaktmaterial. Das Padmetall 108 ist elektrisch an den Die 102 gekoppelt. Falls das Kontaktmaterial und die Kontaktdicke des Chipanschlusses 106 sich bereits für den späteren Damascene-Prozess eignen, kann das Aufbringen eines zusätzlichen Padmetalls 108 entfallen.
  • Ein Abschnitt des Bodens der Keimschicht 112a kontaktiert das Padmetall 108. Die Keimschicht 112 enthält Palladium (Pd), Kupfer (Cu) oder ein anderes geeignetes Keimmaterial für einen Elektroplattierungsprozess. Die Keimschicht 112 kontaktiert den Boden und umgibt die Metallschicht 114 seitlich. Die Metallschicht 114 enthält Cu oder ein anderes geeignetes Metall. Die Keimschicht 112 und die Metallschicht 114 sind in das dielektrische Material 110 eingebettet. Das dielektrische Material 110 enthält einen ABF (Ajinomoto Build-up Film) oder ein anderes geeignetes dielektrisches Material.
  • Die folgenden 2 bis 9 zeigen Ausführungsformen zum Herstellen des Halbleiterbauelements 100 unter Verwendung eines Damascene-Plattierungsprozesses.
  • 2 zeigt eine Querschnittsansicht einer Ausführungsform einer vorverarbeiteten Struktur 120. Die vorverarbeitete Struktur 120 enthält einen Halbleiterdie 102, eine dielektrische Schicht 104, einen Chipanschluss 106 und ein Padmetall 108, wie zuvor unter Bezugnahme auf 1 beschrieben und dargestellt. Bei einer Ausführungsform ist die vorverarbeitete Struktur 120 Teil eines eWLB-Wafer (Embedded Wafer Level Ball Grid Array) vor der Fabrikation der RDL. Bei einer weiteren Ausführungsform ist die vorverarbeitete Struktur 120 Teil eines Laminatsubstrats mit eingebetteten Dies vor der Fabrikation der RDL.
  • 3 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120 und einer dielektrischen Materialschicht 122a. Ein dielektrisches Material wie etwa ABF oder ein anderes geeignetes dielektrisches Material wird über der vorverarbeiteten Struktur 120 aufgebracht, um die dielektrische Materialschicht 122a bereitzustellen. Bei einer Ausführungsform wird die dielektrische Materialschicht 122a so gewählt, dass sie sich für die Laserabtragung eignet. Bei einer weiteren Ausführungsform wird die dielektrische Materialschicht 122a in Lagenform aufgetragen. Bei einer weiteren Ausführungsform wird die dielektrische Materialschicht 122a unter Verwendung einer Aufschleudertechnik, einer Aufsprühtechnik, einer Vorhangbeschichtungstechnik oder einer anderen geeigneten Abscheidungstechnik aufgetragen. Die dielektrische Materialschicht 122a wird mit einer Dicke aufgetragen, die sich dafür eignet, Metallbahnen und Viakontakte in die dielektrische Materialschicht einzubetten.
  • 4 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 122a und einer ersten Keimschicht 124a. Ein metallisches Material wie etwa Cu oder ein anderes geeignetes metallisches Material wird über der dielektrischen Materialschicht 122a aufgetragen, um die erste Keimschicht 124a bereitzustellen. Bei einer Ausführungsform wird die erste Keimschicht 124a so ausgewählt, dass sie zur Laserabtragung geeignet ist. Bei einer Ausführungsform wird die erste Keimschicht 124a in Lagenform aufgetragen, die auf dem dielektrischen Lagenmaterial vor dem Auftragen der dielektrischen Materialschicht 122a vorliegen könnte. Bei einer weiteren Ausführungsform wird die erste Keimschicht 124a durch Sputtern, Dampfabscheidung oder eine andere geeignete Abscheidungstechnik auf der dielektrischen Materialschicht 122a aufgebracht. Bei einer Ausführungsform wird die erste Keimschicht 124a mit einer Dicke zwischen etwa 100 nm und 3 μm aufgebracht. Die Dicke der ersten Keimschicht 124a wird so gewählt, dass sie einen ausreichenden elektrischen Stromfluss für den später in dem Fabrikationsprozess durchgeführten Elektroplattierungsprozess liefert. Bei einer Ausführungsform ist die Oberfläche der ersten Keimschicht 124a sehr glatt mit einer geringen Oberflächenrauheit.
  • 5 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 122a, der ersten Keimschicht 124a und einer inerten Schicht 126a. Ein chemisch inertes Material wie etwa Polytetrafluorethylen (PTFE), Polyvinylidenfluorid (PVDF), Polyaryletheretherketon (PEEK), Perfluoralkoxy-Polymer (PFA), Parylen, hochkristallines Polyethylen, hochkristallines Polypropylen oder ein anderes geeignetes chemisch inertes Material wird über der ersten Keimschicht 124a aufgebracht, um die inerte Schicht 126a bereitzustellen. Bei einer Ausführungsform wird die inerte Schicht 126a in Lagenform aufgebracht, die auf der ersten Keimschicht 124a vorliegen könnte, die vor dem Aufbringen der dielektrischen Materialschicht 122a auf dem dielektrischen Lagenmaterial vorliegen könnte. Bei einer weiteren Ausführungsform wird die inerte Schicht 126a auf der ersten Keimschicht 124a durch einen Plasmaprozess, eine Aufschleudertechnik, eine Aufsprühtechnik oder eine andere geeignete Abscheidungstechnik aufgetragen.
  • Bei einer Ausführungsform wird die inerte Schicht 126a so gewählt, dass es sich für die Laserabtragung eignet und um dem später in dem Fabrikationsprozess durchgeführten Elektroplattierungsprozess standzuhalten. Die inerte Schicht 126a wird so gewählt, dass sie eine zum Erzeugen einer chemischen Keimschicht verwendeten chemischen Behandlung standhält. Außerdem wird die inerte Schicht 126a so gewählt, dass die inerte Schicht während des Elektroplattierungsprozesses nicht mit Metall oder Metallkolloiden geimpft wird.
  • Bei einer Ausführungsform besitzt wegen der glatten Oberfläche und der geringen Oberflächenrauheit der ersten Keimschicht 124a auch die inerte Schicht 126a eine glatte Oberfläche. Die glatte Oberfläche der inerten Schicht 126a verhindert eine chemische Keimabscheidung auf der inerten Schicht später im Fabrikationsprozess. Bei einer Ausführungsform wird die inerte Schicht 126a mit einer Dicke von unter 1 μm aufgetragen, wie etwa zwischen 10 nm und 500 nm. Die Dicke der inerten Schicht 126a wird so gewählt, dass die inerte Schicht durch Laserstrahlung abgetragen oder durch andere geeignete Verfahren wie etwa Ätzen, Plasmaätzen oder Polieren beseitigt werden kann.
  • 6 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 122b, der ersten Keimschicht 124b und der inerten Schicht 126b nach einem ersten Laserabtragungsprozess. Bahnformen 128a und 128b werden durch die inerte Schicht 126a und die erste Keimschicht 124a und in die dielektrische Materialschicht 122a durch Laserabtragung ausgebildet, indem eine erste Maske oder Struktur verwendet wird, um die dielektrische Materialschicht 122b, die erste Keimschicht 124b und die inerte Schicht 126b bereitzustellen. Für den Abtragungsprozess wird ein Laser mit geeigneter Wellenlänge, Impulslänge und Leistung auf der Basis der Materialien gewählt, die für die dielektrische Materialschicht 122a, die erste Keimschicht 124a und die inerte Schicht 126a verwendet werden.
  • 7 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der ersten Keimschicht 124b und der inerten Schicht 126b nach einem zweiten Laserabtragungsprozess. Via-Formen 128c werden durch Laserabtragung unter Verwendung einer zweiten Maske oder Struktur in der dielektrischen Materialschicht 122b ausgebildet, um eine dielektrische Materialschicht 110 bereitzustellen, die mindestens einen Abschnitt des Padmetalls 108 exponiert (freilegt).
  • Falls bei einer Ausführungsform der Chipanschluss 106 und das Padmetall 108 ausreichend dick sind (z. B. liefert der Chipanschluss 106 eine Kupfersäule), kann die Abtragung der Via-Struktur 128c entfallen. In diesem Fall werden die Bahnen 128a und 128b bis zu einer Tiefe abgetragen, die die obere Oberfläche des Padmetalls 108 exponiert. Somit entfällt der zusätzliche Laserabtragungsschritt zum Ausbilden der Via-Formen 128c.
  • 8 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der ersten Keimschicht 124b, der inerten Schicht 126b und einer zweiten Keimschicht 130a und 130b (kollektiv als zweite Keimschicht 130 bezeichnet). Ein Material auf Palladium-Basis (Pd) oder ein anderes geeignetes Material wird chemisch über exponierten Abschnitten der dielektrischen Materialschicht 110 und des Padmetalls 108 aufgebracht, um die zweite Keimschicht 130 bereitzustellen. Bei einer Ausführungsform enthält die Keimschicht eine zusätzliche stromlose Cu-Abscheidung über dem Pd, um die zweite Keimschicht 130 bereitzustellen. Die zweite Keimschicht 130 stellt einen elektrischen Kontakt zu der ersten Keimschicht 124b an den Punkten 132 her. Auf diese Weise wird eine durchgehende elektrisch leitende Schicht mit der zweiten Keimschicht 130 und der ersten Keimschicht 124b ausgebildet. Wo die inerte Schicht 126b die erste Keimschicht 124b und die dielektrische Materialschicht 110 bedeckt, gibt es keine Abscheidung der zweiten Keimschicht 130. Die zweite Keimschicht 130a kontaktiert das Padmetall 108.
  • 9 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der ersten Keimschicht 124b, der inerten Schicht 126b, der zweiten Keimschicht 130 und der Metallschicht 114a und 114b (kollektiv als Metallschicht 114 bezeichnet). Ein Elektroplattierungsprozess (d. h. ein elektrochemisches Abscheidungsverfahren) wird verwendet, um die Bahn- und Via-Strukturen mit Cu oder einem anderen geeigneten Metall zu füllen, um die Metallschicht 114 bereitzustellen. Wo die inerte Schicht 126b die erste Keimschicht 124b und die dielektrische Materialschicht 110 überdeckt, gibt es keine Abscheidung der Metallschicht 114. Dieser Plattierungsprozess ist viel schneller als der typische Damascene-Plattierungsprozess, da dieser Prozess die Bahn- und Via-Strukturen ohne Überplattierung füllt und den schwierig zu kontrollierenden Rückätzprozess eliminiert.
  • Die inerte Schicht 126b, die erste Keimschicht 124b und ein Abschnitt der zweiten Keimschicht 130a und 130b werden dann durch Ätzen, Plasmaätzen, Laserabtragung, Polieren oder eine andere geeignete Technik beseitigt, um die Keimschicht 112a und 112b und das Halbleiterbauelement 100 bereitzustellen, die zuvor unter Bezugnahme auf 1 beschrieben und gezeigt wurden.
  • 10A zeigt eine Querschnittsansicht, und 10B zeigt eine Draufsicht auf eine Ausführungsform eines eWLB-Wafer 200. Der eWLB-Wafer 200 enthält mehrere Halbleiterbauelemente 222. Jedes Halbleiterbauelement 222 enthält einen Halbleiterdie 102, eine dielektrische Schicht 104, den Chipanschluss 106, das Padmetall 108, das dielektrische Material 110, die Keimschicht 112a und 112b und die Metallschicht 114a und 114b, wie unter Bezugnahme auf 1 ähnlich beschrieben und dargestellt. Außerdem enthält jedes Halbleiterbauelement 222 einen Lötstopp 204 und Lötkugeln 206. Jede Lötkugel 206 kontaktiert die Metallschicht 114a oder 114b. Bei anderen Ausführungsformen werden die Lötkugeln 206 durch andere geeignete Elemente aus lötbarem Material wie etwa Löthalbkugeln, dünne Schichten aus Lot oder ein OSP-Material (Organic Surface Protection – organischer Oberflächenschutz) ersetzt.
  • Die Seitenwände und optional der Boden jedes Halbleiterdie 102 sind in einer Formmasse gekapselt, die die Basisstruktur für den eWLB-Wafer 200 bildet. Metallschichten 114a und 114b werden unter Verwendung eines Damascene-Plattierungsprozesses ähnlich dem unter Bezugnahme auf 2 bis 9 zuvor beschriebenen und dargestellten Prozess ausgebildet. Nach dem Fertigstellen der Fabrikation der Halbleiterbauelemente 222 in dem eWLB-Wafer 200 wird der eWLB-Wafer unterteilt, um vereinzelte Komponenten 222 zu erhalten, wie in 11 gezeigt. Bei anderen Ausführungsformen stellt der Halbleiterchip 102 mehr als einen Chip (d. h. Mehrfachchip) und/oder passive Elemente und/oder MEMS dar.
  • 12 zeigt eine Querschnittsansicht einer Ausführungsform eines Laminatsubstrats 300. Das Laminatsubstrat 300 enthält einen Substratkern 302, eine strukturierte Metallschicht 306a und 306b (kollektiv als strukturierte Metallschicht 306 bezeichnet), plattierte Durchgangslöcher 304 und die strukturierte Metallschicht 308a und 308b (kollektiv als strukturierte Metallschicht 308 bezeichnet). Die strukturierte Metallschicht 306 ist auf einer ersten Seite des Substratkerns 302 ausgebildet, und die strukturierte Metallschicht 308 ist auf einer zweiten Seite des Substratkerns 302 ausgebildet. Plattierte Durchgangslöcher koppeln die strukturierte Metallschicht 306b elektrisch an die strukturierte Metallschicht 308b. Bei einer Ausführungsform ist der Substratkern 302 flexibel.
  • 13 zeigt eine Querschnittsansicht einer Ausführungsform des Laminatsubstrats 320 nach einem Damascene-Plattierungsprozess. Bei einer Ausführungsform wird ein Prozess ähnlich dem unter Bezugnahme auf 2 bis 9 zuvor beschriebenen und dargestellten Prozess auf beiden Seiten des Laminatsubstrats 300 ausgeführt, um das dielektrische Material 110, die Keimschichten 112a und 112b und die Metallschichten 114a und 114b bereitzustellen. Die Metallschichten 114a sind durch die Keimschicht 112a elektrisch an die strukturierte Metallschicht 306a und die strukturierte Metallschicht 308a gekoppelt. Bei anderen Ausführungsformen wird ein Prozess ähnlich dem unter Bezugnahme auf 2 bis 9 zuvor beschriebenen und dargestellten Prozess nur auf einer Seite des Laminatsubstrats 300 ausgeführt.
  • 14 zeigt eine Querschnittsansicht einer Ausführungsform eines Laminatsubstrats 400 mit Hohlräumen für das Aufnehmen von eingebetteten Dies. Das Laminatsubstrat 400 enthält einen Substratkern 402 mit Hohlräumen 404 zum Aufnehmen von Dies.
  • 15 zeigt eine Querschnittsansicht einer Ausführungsform des Laminatsubstrats 420 nach dem Aufnehmen der Dies 102 und nach einem Damascene-Plattierungsprozess. Die Halbleiterdies 102 sind in Hohlräume 104 des Laminatsubstrats 400 eingebettet. Dann wird ein Prozess ähnlich dem unter Bezugnahme auf 2 bis 9 zuvor beschriebenen und dargestellten Prozess auf einer oder beiden Seiten des Laminatsubstrats 400 durchgeführt, um das dielektrische Material 110, die Keimschichten 112a und 112b und die Metallschichten 114a und 114b bereitzustellen. Die Metallschichten 114a sind durch die Keimschicht 112a elektrisch an das Padmetall 108 gekoppelt. Bei einer anderen Ausführungsform ist der Halbleiterchip 102 ohne jeglichen Hohlraum auf dem Substrat 402 montiert, und der Chip ist in das dielektrische Material 110 eingebettet.
  • Die folgenden 16 bis 24 zeigen andere Ausführungsformen zum Herstellen des unter Bezugnahme auf 1 zuvor beschriebenen und gezeigten Halbleiterbauelements 100 unter Verwendung eines Damascene-Plattierungsprozesses.
  • 16 zeigt eine Querschnittsansicht einer Ausführungsform einer vorverarbeiteten Struktur 120 und einer dielektrischen Materialschicht 122a. Ein dielektrisches Material wie etwa ein ABF oder ein anderes geeignetes dielektrisches Material wird über der unter Bezugnahme auf 2 zuvor beschriebenen und dargestellten vorverarbeiteten Struktur 120 aufgebracht, um die dielektrische Materialschicht 122a bereitzustellen. Bei einer Ausführungsform wird die dielektrische Materialschicht 122a so gewählt, dass sie für die Laserabtragung geeignet ist. Bei einer Ausführungsform wird die dielektrische Materialschicht 122a in Lagenform aufgetragen. Bei einer weiteren Ausführungsform wird die dielektrische Materialschicht 122a unter Verwendung einer Aufschleudertechnik, einer Aufsprühtechnik, einer Vorhangbeschichtungstechnik oder einer anderen geeigneten Abscheidungstechnik aufgetragen. Die dielektrische Materialschicht 122a wird mit einer Dicke aufgetragen, die sich dafür eignet, Metallbahnen und Viakontakte in der dielektrischen Materialschicht einzubetten.
  • 17 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120 und der dielektrischen Materialschicht 122b nach einem ersten Laserabtragungsprozess. Bahnformen 128a und 128b werden durch Laserabtragung unter Verwendung einer ersten Maske oder Struktur in der dielektrischen Materialschicht 122a ausgebildet, um die dielektrische Materialschicht 122b auszubilden. Für den Abtragungsprozess wird ein Laser mit einer geeigneten Wellenlänge, Impulslänge und Leistung auf der Basis des für die dielektrische Materialschicht 122a verwendeten Materials gewählt.
  • 18 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120 und der dielektrischen Materialschicht 110 nach einem zweiten Laserabtragungsprozess. Via-Formen 128c werden durch Laserabtragung unter Verwendung einer zweiten Maske oder Struktur in der dielektrischen Materialschicht 122b ausgebildet, um die dielektrische Materialschicht 110 bereitzustellen, die mindestens einen Abschnitt des Padmetalls 108 exponiert.
  • Falls bei einer Ausführungsform der Chipanschluss 106 und das Padmetall 108 ausreichend dick sind (z. B. liefert der Chipanschluss 106 eine Kupfersäule), kann die Abtragung der Via-Struktur 128c entfallen. In diesem Fall werden die Bahnen 128a und 128b bis zu einer Tiefe abgetragen, die die obere Oberfläche des Padmetalls 108 exponiert. Somit entfällt der zusätzliche Laserabtragungsschritt zum Ausbilden der Via-Formen 128c. Bei weiteren Ausführungsformen werden Strukturen 128 unter Verwendung von Lithoverarbeitung oder anderen geeigneten Prozessen ausgebildet.
  • 19 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 100 und einer Keimschicht 500. Kupfer (Cu), Gold (Au), Aluminium (Al), Nickel (Ni), Palladium (Pd), NiPd, elektrisch leitende Polymerdruckfarbe, Druckfarbe mit metallischen Nanopartikeln, gestapelte Schichten aus zwei oder mehr der Obigen oder ein anderes geeignetes Material wird über exponierten Abschnitten der dielektrischen Materialschicht 110 und des Padmetalls 108 aufgetragen, um die Keimschicht 500 bereitzustellen. Bei einer Ausführungsform wird die Keimschicht 500 unter Verwendung einer stromlosen Abscheidung, einer Sputterabscheidung, eines Druckprozesses oder eines anderen geeigneten Prozesses aufgetragen.
  • 20 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der Keimschicht 500 und einer Folien- oder Filmschicht 502a. Eine Folie oder ein Film wird über dem oberen planaren Abschnitt der Keimschicht 500 aufgetragen, um die Filmschicht 502a bereitzustellen. Die Filmschicht 502a erstreckt sich über der Oberseite der Bahnformen 128a und 128b. Bei einer Ausführungsform wird die Filmschicht 502a unter Verwendung eines Laminierungsprozesses oder eines Vakuumlaminierungsprozesses aufgetragen. Eine kleine Einbuchtung der Filmschicht 502a in Bahnformen 128a und 128b wird keine relevante Auswirkung auf das Prozessergebnis haben. Bei einer weiteren Ausführungsform werden die Bahnformen 128a und 128b und die Via-Formen 128c vor dem Aufbringen der Filmschicht 502a mit einem Opfermaterial gefüllt. Dieses Opfermaterial wird dann nach dem Öffnen der Filmschicht 502a in einem späteren Prozessschritt beseitigt, der unter Bezugnahme auf 21 gezeigt und beschrieben wird.
  • 21 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der Keimschicht 500 und einer Filmschicht 502b nach dem Beseitigen eines Abschnitts der Filmschicht 502a. Unter Einsatz eines selbstjustierenden Prozesses werden die die Keimschicht 500 kontaktierenden Abschnitte der Filmschicht 502a modifiziert, um die Filmschicht 502b bereitzustellen. Die unmodifizierten Abschnitte der Filmschicht 502a werden dann entfernt, wobei die Filmschicht 502b zurückbleibt. Die unmodifizierten Abschnitte der Filmschicht 502a werden dann unter Verwendung eines Resistablöseprozesses oder eines anderen geeigneten Prozesses beseitigt.
  • Bei einer Ausführungsform werden die die Keimschicht 500 kontaktierenden Abschnitte der Filmschicht 502a durch eine chemische Reaktion zwischen der Keimschicht 500 und der Filmschicht 502a modifiziert. Beispielsweise kann eine Kupferkeimschicht als ein Katalysator (d. h. ein Starter für die chemische Reaktion in der Filmschicht 502a) oder als ein Härtemittel (d. h. das Kupfer wird Teil eines Polymermoleküls) wirken. Bei einer Ausführungsform wird das entgegengesetzte chemische Prinzip angewendet (d. h. das Kupfer wirkt als ein Inhibitor für die chemische Reaktion). Bei dieser Ausführungsform könnten „positive” und „negative” Resists entworfen werden. Bei anderen Ausführungsformen, wo die Keimschicht 500 Ni, NiPd, Pd, Au, Al, elektrisch leitende Polymerdruckfarbe, Druckfarbe mit metallischen Nanopartikeln oder gestapelte Schichten aus zwei oder mehr der Obigen enthält, liefert der oberste Teil der Keimschicht eine Interaktionsschicht mit der Filmschicht 502a.
  • Bei einer weiteren Ausführungsform werden die die Keimschicht 500 kontaktierenden Abschnitte der Filmschicht 502a durch eine durch elektromagnetische Strahlung in der Filmschicht 502a induzierte Fotoreaktion modifiziert. Bei einer Ausführungsform wird die Filmschicht 502a unter Verwendung einer maskenlosen Exposition (z. B. einem Flutlicht) exponiert, wobei nur diejenigen Abschnitte der Filmschicht 502a, die mit der Keimschicht 500 in direktem Kontakt stehen, genügend Energie für die Fotoreaktion empfangen. Bei einer weiteren Ausführungsform wird die Filmschicht 502a in Reihen oder in einer Arraymatrix mit energetischem Laserlicht abgetastet. Eine Fotoreaktion wird nur in den Abschnitten der Filmschicht 502a initiiert, die mit der Keimschicht 500 in direktem Kontakt stehen. Bei einer weiteren Ausführungsform werden die die Keimschicht 500 kontaktierenden Abschnitte der Filmschicht 502a durch eine Kombination aus einer chemischen Reaktion und einer Fotoreaktion zwischen der Keimschicht 500 und der Filmschicht 502a modifiziert.
  • Bei einer weiteren Ausführungsform wird die Filmschicht 502a ausgeschlossen und die Filmschicht 502b wird in der Form einer Reaktionsschicht bereitgestellt. Bei einer Ausführungsform wird eine Reaktionsschicht auf der oberen planaren Oberfläche der Keimschicht 500 aufgetragen. Die Reaktionsschicht wird unter Verwendung einer Walze, eines Tampondruckprozesses (englisch: Pad Printing Process) oder eines anderen geeigneten Prozesses aufgetragen. Das Werkzeug (d. h. die Walze oder der Tampon), das zum Auftragen der Reaktionsschicht verwendet wird, hat auf seiner Oberfläche einen dünnen Film aus dem Reaktionsmaterial, der auf die obere planare Oberfläche der Keimschicht 500 übertragen wird. Bei einer weiteren Ausführungsform wird die Reaktionsschicht zuerst auf eine Filmlage aufgebracht, und dann wird die Reaktionsschicht zu der oberen planaren Oberfläche der Keimschicht 500 transferiert. Die Zwischenfilmlage liefert den zusätzlichen Vorteil, dass die Härte der Filmlage justiert werden kann, um die Transfercharakteristika zu optimieren. Durch Verwenden einer Zwischenfilmlage wird außerdem eine Werkzeugabnutzung, die mit einer Walzenapplikation auftreten könnte, vermieden. Bei einer Ausführungsform wird die Reaktionsschicht elektromagnetischer Strahlung ausgesetzt, entweder Infrarot oder Ultraviolett, um die Filmschicht 502b bereitzustellen.
  • 22 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der Keimschicht 500, der Filmschicht 502b und einer Metallschicht 504a und 504b (kollektiv als Metallschicht 504 bezeichnet). Ein Elektroplattierungsprozess wird verwendet, um die Bahn- und Via-Strukturen mit Cu oder einem anderen geeigneten Metall zu füllen, um die Metallschicht 504 bereitzustellen. Wo die Filmschicht 502b die Keimschicht 500 und die dielektrische Materialschicht 110 bedeckt, gibt es keine Abscheidung der Metallschicht 504. Dieser Plattierungsprozess ist viel schneller als der typische Damascene-Plattierungsprozess, da dieser Prozess die Bahn- und Via-Strukturen ohne Überplattieren füllt und den schwer zu kontrollierenden Rückätzprozess eliminiert.
  • 23 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der Keimschicht 500 und der Metallschicht 504 nach dem Beseitigen der Filmschicht 502b. Die Filmschicht 502b wird über einen chemischen Ablöseprozess, Plasmaätzung, Plasmaveraschung, Laserabtragung oder eine andere geeignete Technik beseitigt, um Abschnitte der Keimschicht 500 zu exponieren.
  • 24 zeigt eine Querschnittsansicht einer Ausführungsform der vorverarbeiteten Struktur 120, der dielektrischen Materialschicht 110, der Keimschicht 112a und 112b und der Metallschicht 114a und 114b nach dem Beseitigen eines Abschnitts der Keimschicht 500. Ein exponierter Abschnitt der Keimschicht 500 wird durch Ätzen, Plasmaätzen, Laserabtragung, Polieren oder eine andere geeignete Technik beseitigt, um die Keimschicht 112a und 112b und das unter Bezugnahme auf 1 zuvor beschriebene und dargestellte Halbleiterbauelement 100 bereitzustellen.
  • Bei einer Ausführungsform wird der unter Bezugnahme auf 16 bis 24 zuvor beschriebene und dargestellte Prozess zum Herstellen der Metallschichten 114a und 114b des unter Bezugnahme auf 10A und 10B zuvor beschriebenen und dargestellten eWLB-Wafers 200 verwendet. Bei einer weiteren Ausführungsform wird der unter Bezugnahme auf 16 bis 24 zuvor beschriebene und dargestellte Prozess zum Herstellen der Metallschichten 114a und 114b des unter Bezugnahme auf 13 zuvor beschriebenen und dargestellten Laminatsubstrats 320 oder des unter Bezugnahme auf 15 zuvor beschriebenen und dargestellten Laminatsubstrats 420 verwendet.
  • Ausführungsformen liefern Halbleiterbauelemente (z. B. eWLB-basierte Bauelemente, auf einem Laminatsubstrat basierende Bauelemente, auf einem flexiblen Substrat basierende Bauelemente oder andere geeignete Bauelemente), die unter Verwendung eines Damascene-Plattierungsprozesses hergestellt werden. Ausführungsformen des Damascene-Plattierungsprozesses verwenden eine inerte Schicht oder eine Filmschicht, die die Notwendigkeit für das Überplattieren und einen schwierig zu kontrollierenden Rückätzprozess eliminiert. Deshalb vergrößern Ausführungsformen der Erfindung die Fabrikationsprozessgeschwindigkeit wesentlich und reduzieren die Kosten des Fabrikationsprozesses im Vergleich zu typischen Fabrikationsprozessen.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Erfindung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und durch die Äquivalente davon beschränkt werden.

Claims (25)

  1. Verfahren zum Herstellen eines Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats, das mindestens einen Kontakt umfasst; Aufbringen einer dielektrischen Schicht über dem Substrat; Aufbringen einer ersten Keimschicht über der dielektrischen Schicht; Aufbringen einer inerten Schicht über der Keimschicht; Strukturieren der inerten Schicht, der ersten Keimschicht und der dielektrischen Schicht, um mindestens einen Abschnitt des Kontakts zu exponieren; Aufbringen einer zweiten Keimschicht über exponierten Abschnitten der strukturierten dielektrischen Schicht und des Kontakts, so dass die zweite Keimschicht mit der strukturierten ersten Keimschicht einen elektrischen Kontakt herstellt; und Elektroplattieren eines Metalls auf die zweite Keimschicht.
  2. Verfahren nach Anspruch 1, weiterhin umfassend: Entfernen der strukturierten inerten Schicht und der strukturierten ersten Keimschicht nach dem Elektroplattieren.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Strukturieren der inerten Schicht, der ersten Keimschicht und der dielektrischen Schicht das Laserabtragen der inerten Schicht, der ersten Keimschicht und der dielektrischen Schicht umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufbringen der ersten Keimschicht das Aufbringen einer kupferumfassenden ersten Keimschicht umfasst.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufbringen der zweiten Keimschicht das Aufbringen einer palladiumumfassenden zweiten Keimschicht umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Aufbringen der inerten Schicht das Aufbringen einer inerten Schicht umfasst, die Polytetrafluorethylen (PTFE), Polyvinylidenfluorid (PVDF), Polyaryletheretherketon (PEEK), Perfluoralkoxy-Polymer (PFA), Parylen, Polyethylen oder Polypropylen umfasst.
  7. Verfahren zum Herstellen eines Bauelements, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Substrats, das mindestens einen Kontakt umfasst; Aufbringen einer dielektrischen Schicht über dem Substrat; Strukturieren der dielektrischen Schicht, um mindestens eine Öffnung bereitzustellen, die mindestens einen Abschnitt des Kontakts exponiert; Aufbringen einer Keimschicht über der strukturierten dielektrischen Schicht und dem exponierten Abschnitt des Kontakts; Aufbringen einer Filmschicht über der Keimschicht, so dass die Filmschicht nur eine obere planare Oberfläche der Keimschicht kontaktiert; Modifizieren von Abschnitten der Filmschicht, in denen die Filmschicht die Keimschicht kontaktiert; Entfernen etwaiger unmodifizierter Abschnitte der Filmschicht; und Elektroplattierung eines Metalls auf den exponierten Abschnitten der Keimschicht.
  8. Verfahren nach Anspruch 7, weiterhin umfassend: Füllen der mindestens einen Öffnung mit einem Opfermaterial vor dem Aufbringen der Filmschicht; und Entfernen des Opfermaterials vor dem Elektroplattieren.
  9. Verfahren nach Anspruch 7 oder 8, wobei das Modifizieren von Abschnitten der Filmschicht das Modifizieren von Abschnitten der Filmschicht über eine chemische Reaktion zwischen der Filmschicht und der Keimschicht umfasst.
  10. Verfahren nach einem der Ansprüche 7 bis 9, wobei das Modifizieren von Abschnitten der Filmschicht das Modifizieren von Abschnitten der Filmschicht durch Exponieren der Filmschicht gegenüber elektromagnetischer Strahlung umfasst, um in den die Keimschicht kontaktierenden Abschnitten der Filmschicht eine Fotoreaktion zu induzieren.
  11. Verfahren nach einem der Ansprüche 7 bis 10, wobei das Aufbringen der Filmschicht das Laminieren der Filmschicht auf die obere planare Oberfläche der Keimschicht umfasst.
  12. Verfahren nach einem der Ansprüche 7 bis 11, wobei das Aufbringen der Filmschicht das Aufbringen der Filmschicht über einen Walzen- oder einen Tampondruckprozess umfasst.
  13. Verfahren nach einem der Ansprüche 7 bis 12, wobei das Aufbringen der Filmschicht das Aufbringen eines reaktiven Materials auf eine Filmlage und das Transferieren des reaktiven Materials von der Filmlage zu der oberen planaren Oberfläche der Keimschicht umfasst, um die Filmschicht bereitzustellen.
  14. Verfahren nach einem der Ansprüche 7 bis 13, weiterhin umfassend: Entfernen der modifizierten Abschnitte der Filmschicht nach dem Elektroplattieren.
  15. Verfahren nach einem der Ansprüche 7 bis 14, wobei das Strukturieren der dielektrischen Schicht das Laserabtragen der dielektrischen Schicht umfasst.
  16. Verfahren nach einem der Ansprüche 7 bis 15, wobei das Aufbringen der Keimschicht das Aufbringen einer Keimschicht umfasst, die aus Kupfer, Palladium, Nickel, Aluminium, Gold, elektrisch leitender Polymerdruckfarbe oder Druckfarbe mit metallischen Nanopartikeln besteht.
  17. Halbleiterbauelement, umfassend: einen Chip mit einem Kontakt, wobei der Chip in eine Formmasse oder in ein Laminatsubstrat eingebettet ist, eine strukturierte dielektrische Schicht über dem Chip und der Formmasse oder dem Laminatsubstrat, eine Keimschicht, die in die strukturierte dielektrische Schicht eingebettet ist und den Kontakt kontaktiert, und eine elektroplattierte Metallschicht, die die Keimschicht kontaktiert und in die strukturierte dielektrische Schicht eingebettet ist, wobei das elektroplattierte Metall nur in strukturierten Gebieten der dielektrischen Schicht abgeschieden ist.
  18. Halbleiterbauelement nach Anspruch 17, weiterhin umfassend: mindestens ein Element aus einem lötbaren Material, das die elektroplattierte Metallschicht kontaktiert.
  19. Halbleiterbauelement nach Anspruch 17 oder 18, wobei die Keimschicht aus Palladium besteht und wobei die Metallschicht aus Kupfer besteht.
  20. Halbleiterbauelement nach einem der Ansprüche 17 bis 19, wobei das Halbleiterbauelement eine vereinzelte eWLB-Komponente (Embedded Wafer Level Ball Grid Array) umfasst.
  21. Bauelement, umfassend: ein Substrat, einen ersten Kontakt auf einer ersten Seite des Substrats, eine erste strukturierte dielektrische Schicht über der ersten Seite des Substrats und dem ersten Kontakt, eine erste Keimschicht, die in die erste strukturierte dielektrische Schicht eingebettet ist und den ersten Kontakt kontaktiert, und eine erste elektroplattierte Metallschicht, die die erste Keimschicht kontaktiert und in die erste strukturierte dielektrische Schicht eingebettet ist, wobei das erste elektroplattierte Metall nur in strukturierten Gebieten der ersten strukturierten dielektrischen Schicht abgeschieden ist.
  22. Bauelement nach Anspruch 21, weiterhin umfassend: einen zweiten Kontakt auf einer zweiten Seite des Substrats gegenüber der ersten Seite, eine zweite strukturierte dielektrische Schicht über der zweiten Seite des Substrats und dem zweiten Kontakt, eine zweite Keimschicht, die in die zweite strukturierte dielektrische Schicht eingebettet ist und den zweiten Kontakt kontaktiert, und eine zweite elektroplattierte Metallschicht, die die zweite Keimschicht kontaktiert und in die zweite strukturierte dielektrische Schicht eingebettet ist.
  23. Bauelement nach Anspruch 22, weiterhin umfassend: ein plattiertes Durchgangsloch durch das Substrat, das den ersten Kontakt elektrisch mit dem zweiten Kontakt koppelt.
  24. Bauelement nach einem der Ansprüche 21 bis 23, wobei das Substrat ein Laminatsubstrat umfasst.
  25. Bauelement nach einem der Ansprüche 21 bis 24, wobei das Substrat ein flexibles Substrat umfasst.
DE102010060272.8A 2009-11-03 2010-10-29 Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses Active DE102010060272B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/611,609 US8334202B2 (en) 2009-11-03 2009-11-03 Device fabricated using an electroplating process
US12/611,609 2009-11-03

Publications (2)

Publication Number Publication Date
DE102010060272A1 true DE102010060272A1 (de) 2011-05-19
DE102010060272B4 DE102010060272B4 (de) 2019-07-25

Family

ID=43877865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010060272.8A Active DE102010060272B4 (de) 2009-11-03 2010-10-29 Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses

Country Status (2)

Country Link
US (1) US8334202B2 (de)
DE (1) DE102010060272B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5602584B2 (ja) * 2010-10-28 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法
KR101789765B1 (ko) 2010-12-16 2017-11-21 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US8580100B2 (en) * 2011-02-24 2013-11-12 Massachusetts Institute Of Technology Metal deposition using seed layers
JP5613620B2 (ja) * 2011-05-27 2014-10-29 新光電気工業株式会社 配線基板及びその製造方法
GB201110117D0 (en) * 2011-06-16 2011-07-27 Fujifilm Mfg Europe Bv method and device for manufacturing a barrie layer on a flexible substrate
US20130118794A1 (en) * 2011-11-15 2013-05-16 Bo-Yu Tseng Package Substrate Structure
US10483132B2 (en) 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US10147510B1 (en) 2013-11-15 2018-12-04 National Technology & Engineering Solutions Of Sandia, Llc Electroplated AU for conformal coating of high aspect ratio silicon structures
WO2015147785A1 (en) * 2014-03-24 2015-10-01 Intel Corporation Through-body via formation techniques
TW201545215A (zh) * 2014-05-28 2015-12-01 Touch Crporation J 金屬線路微結構之製法
US20230154813A1 (en) * 2021-11-15 2023-05-18 Texas Instruments Incorporated Integral redistribution layer for wcsp
US11776921B2 (en) * 2021-12-03 2023-10-03 Nanya Technology Corporation Method of manufacturing semiconductor structure having polygonal bonding pad
US11935851B2 (en) * 2021-12-06 2024-03-19 Nanya Technology Corporation Semiconductor structure having polygonal bonding pad

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6506653B1 (en) * 2000-03-13 2003-01-14 International Business Machines Corporation Method using disposable and permanent films for diffusion and implant doping
US6605534B1 (en) * 2000-06-28 2003-08-12 International Business Machines Corporation Selective deposition of a conductive material
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6905914B1 (en) * 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US20050196951A1 (en) * 2004-03-08 2005-09-08 Benjamin Szu-Min Lin Method of forming dual damascene structures
JP2006049804A (ja) * 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
KR100639073B1 (ko) * 2005-05-10 2006-10-30 한국과학기술원 선택적 다마신을 이용한 반도체 금속 배선의 형성방법
US7582556B2 (en) * 2005-06-24 2009-09-01 Megica Corporation Circuitry component and method for forming the same
US7732329B2 (en) * 2006-08-30 2010-06-08 Ipgrip, Llc Method and apparatus for workpiece surface modification for selective material deposition
US20080131996A1 (en) * 2006-12-05 2008-06-05 Gene Wu Reverse build-up process for fine bump pitch approach
US8237259B2 (en) 2007-06-13 2012-08-07 Infineon Technologies Ag Embedded chip package
US7816792B2 (en) * 2007-09-14 2010-10-19 Infineon Technologies Ag Semiconductor device with conductive interconnect

Also Published As

Publication number Publication date
US8334202B2 (en) 2012-12-18
US20110101532A1 (en) 2011-05-05
DE102010060272B4 (de) 2019-07-25

Similar Documents

Publication Publication Date Title
DE102010060272B4 (de) Verfahren zur Herstellung eines Bauelements mittels eines Elektroplattierungsprozesses
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE102007040149B4 (de) Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
EP0690494B1 (de) Verbindungs- und Aufbautechnik für Multichip-Module
DE102014117649B4 (de) Halbleiter-Gehäusesystem und -Verfahren
DE69133409T2 (de) Verfahren zur Herstellung von Mehrschichtstrukturen
DE102014119217B4 (de) Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren
DE10349692A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE102010015957A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
KR101173774B1 (ko) Ｃ４ 패드들 사이에 라인/간격 라우팅을 제조하기 위한 방법
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE10224124A1 (de) Elektronisches Bauteil mit äußeren Flächenkontakten und Verfahren zu seiner Herstellung
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102020102369A1 (de) Bilden von Durchgangsöffnungen durch freiliegendes dielektrisches Material eines Komponententrägers
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
DE102020102367A1 (de) Komponententräger mit einer Durchgangsöffnung mit einer zusätzlichen Plattierungsstruktur zwischen Seitenwänden und einer plattierten Brückenstruktur
DE102017107648A1 (de) Elektrische Durchkontaktierung(en) in einem Halbleitersubstrat und ein zugehöriges Herstellverfahren
CN114883199A (zh) 制作导电迹线的方法及所得结构
DE102020102461A1 (de) Ein Komponententräger mit einer elektrisch zuverlässigen Brücke mit einer ausreichend großen vertikalen Dicke in einer Durchgangsöffnung eines dünnen Dielektrikums

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative