DE102014119217B4 - Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren - Google Patents

Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren Download PDF

Info

Publication number
DE102014119217B4
DE102014119217B4 DE102014119217.6A DE102014119217A DE102014119217B4 DE 102014119217 B4 DE102014119217 B4 DE 102014119217B4 DE 102014119217 A DE102014119217 A DE 102014119217A DE 102014119217 B4 DE102014119217 B4 DE 102014119217B4
Authority
DE
Germany
Prior art keywords
conductive
layer
bump
dielectric layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014119217.6A
Other languages
English (en)
Other versions
DE102014119217A1 (de
Inventor
Yu-Min LIANG
Jiun-Yi Wu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/148,482 external-priority patent/US9275967B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014119217A1 publication Critical patent/DE102014119217A1/de
Application granted granted Critical
Publication of DE102014119217B4 publication Critical patent/DE102014119217B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16157—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Vorrichtung (10, 100, 900, 1000, 1200), die Folgendes aufweist:eine dielektrische Schicht (130);eine Leiterbahn (14, 154, 1012) in der dielektrischen Schicht (130), wobei die Leiterbahn (14, 154, 1012) einen ersten Abschnitt (154B) in der dielektrischen Schicht (130) aufweist, der eine freiliegende obere Fläche (156) aufweist, und wobei die freiliegende obere Fläche (156) gegenüber einer oberen Fläche der umgebenden dielektrischen Schicht (130) vertieft ist; undeine Bondhügel-Kontaktstelle (20, 230, 1006) über einem zweiten Abschnitt (154A) der Leiterbahn (14, 154, 1012) und mit ihm elektrisch verbunden.

Description

  • HINTERGRUND
  • Bei Bond-on-Trace-(BoT)-Verarbeitung wird ein vereinzelter integrierter Schaltungs-(IC)-Chip umgedreht und mit Bondhügel-Kontaktstellen-Abschnitten von Leiterbahnen, die auf einem anderen Substrat ausgebildet sind, verbunden. Eine Untermenge der Leiterbahnen, die auch als Lücken-Leitungen (engl. „skip lines“) bekannt sind, umfassen Leiterbahnen, die sich zwischen den Bondhügel-Kontaktstellen-Abschnitten erstrecken, etwa für Fan-Out-Zwecke. Daher ist der Leiterbahn-Mittenabstand kleiner als der Bondhügel-Kontaktstellen-Mittenabstand. Dies führte jedoch zu Lötbondhügeln, die ungewollt Verbindungen mit benachbarten Leiterbahnen herstellen, und machte Sonden-Testen zu schwierig, da der Leiterbahn-Mittenabstand unter den Durchmesser von herkömmlichen Test-Sonden fiel.
  • Die US 2010/0078772 A1 beschreibt einen Die mit einer integrierten Schaltung, auf deren Vorderseite sich eine Metallschicht befindet, die sich über einen durch einen Abschlussring begrenzten Hauptteil der integrierten Schaltung hinaus in den Bereich einer Scribe Lane erstreckt und über eine sich in der Scribe Lane befindliche Durchkontaktierung leitend mit einer Metallschicht auf der Rückseite der integrierten Schaltung verbunden ist.
  • Figurenliste
  • Die vorliegende Offenbarung wird am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Es wird betont, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
    • 1A und 1B sind eine Schnittansicht und eine Draufsicht von zumindest einem Teil einer Vorrichtung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 2 ist eine Schnittansicht von zumindest einem Teil einer Vorrichtung in einer Zwischenstufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 3 ist eine Schnittansicht der Vorrichtung, die in 2 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 4 ist eine Schnittansicht der Vorrichtung, die in 3 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 5 ist eine Schnittansicht der Vorrichtung, die in 4 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 6 ist eine Schnittansicht der Vorrichtung, die in 2 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 7 ist eine Schnittansicht der Vorrichtung, die in 6 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 8 ist eine Schnittansicht der Vorrichtung, die in 7 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 9 ist eine Schnittansicht der Vorrichtung, die in 5 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 10 ist eine Schnittansicht der Vorrichtung, die in 5 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung.
    • 11-24 sind Schnittansichten von verschiedenen Zwischenstufen der Herstellung einer Vorrichtung in Übereinstimmung mit einigen Ausführungsformen.
    • 25 ist ein Flussdiagramm eines Verfahrens zur Herstellung einer Vorrichtung in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung stellt eine Vorrichtung mit den Merkmalen des Anspruchs 1 sowie Verfahren mit den Merkmalen des Anspruchs 8 bzw. 16 bereit. Beispielhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben. Es versteht sich, dass die folgende Offenbarung viele verschiedene Ausführungsformen oder Beispiele vorsieht, um verschiedene Merkmale der Offenbarung zu implementieren. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zur Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen. Darüber hinaus kann das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der Beschreibung Ausführungsformen umfassen, bei denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt stehen müssen.
  • 1A ist eine Schnittansicht von zumindest einem Teil einer Vorrichtung 10 in einer Zwischenstufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung. Die Vorrichtung 10 umfasst ein Substrat 12 und mehrere Leiterbahnen 14, die auf einer Seite 16 des Substrats angeordnet sind. Leitende Elemente 18 können sich in das Substrat 12 erstrecken. Die leitenden Elemente 18 können leitende Durchkontaktierungen 18B und Kontaktstellen 18A umfassen, die auf den leitenden Durchkontaktierungen 18B angeordnet sind. Die Leiterbahnen 14 können körperlich mit einer der Kontaktstellen 18A verbunden sein, was aus der Draufsicht von Seite 16 des Substrats 12, die in 1B gezeigt ist, leichter ersichtlich ist. Bondhügel-Kontaktstellen 20 ragen jeweils aus den Leiterbahnen 14 heraus. Abschnitte der Leiterbahnen 14, die nicht durch die Bondhügel-Kontaktstellen 20 bedeckt sind, sind in der Seite 16 des Substrats 12 vertieft. Die Vorrichtung 10 kann weiter einen integrierten Schaltungs-Chip 22 und mehrere leitende Bondhügel 24 umfassen, die zwischen dem integrierten Schaltungs-Chip und entsprechenden der Bondhügel-Kontaktstellen 20 verbunden sind.
  • 1B zeigt eine Draufsicht eines Teils der Seite 16 des Substrats 12. Die Schnittansicht von 1A kann entlang der Linie 1A-1A genommen sein, die in 1B gezeigt ist. Wie in 1B gezeigt ist, können die Bondhügel-Kontaktstellen 20 mit den Leiterbahnen 14 elektrisch verbunden sein, die mit den Kontaktstellen 18A und leitenden Durchkontaktierungen 18B (als Geisterbild gezeigt) der leitenden Elemente 18 elektrisch verbunden sein können. Die Bondhügel-Kontaktstellen 20 können zumindest einen Teil der Leiterbahnen 14 bedecken. Freiliegende Abschnitte der Leiterbahnen 14 können gegenüber einer Oberfläche des Substrats 12 vertieft sein. Die Bondhügel-Kontaktstellen 20 können verwendet werden, um das Substrat 12 mit anderen Vorrichtungseinrichtungen wie dem integrierten Schaltungs-Chip 22 oder anderen Gehäusesubstraten, Interposem, Vorrichtungs-Dies, Leiterplatten und Ähnlichem elektrisch zu verbinden.
  • 2 ist eine Schnittansicht einer Implementierung der Vorrichtung 10, die in 1 gezeigt ist, die hier durch das Bezugszeichen 100 bezeichnet ist. Die Vorrichtung 100 ist in 2 so gezeigt, dass sie in einer Zwischenstufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung ist. Die Vorrichtung 100 umfasst Aufbauschichten 110 auf gegenüberliegenden Seiten eines Träger-Substrats 120. Das Träger-Substrat 120 kann eine oder mehrere leitende Schichten 122 umfassen, die auf einer oder beiden Seiten eines Kerns 124 ausgebildet sind. Der Kern 124 und/oder das Träger-Substrat 120 können ein einseitiges oder doppelseitiges kupferkaschiertes Laminat (CCL), einen Prepreg- oder Ajinomoto-Aufbaufilm (ABF), Papier, Glasfaser, nicht-gewebtes Glasfasergewebe, eine oder mehrere Schichten aus Kupfer, Nickel, Aluminium und/oder anderen Materialien, Elementen und/oder Verbindungen umfassen. Die eine oder mehreren leitenden Schichten 122 können eine oder mehrere Schichten aus Kupfer, Nickel, Aluminium und/oder anderen Materialien umfassen.
  • Unter den anderen Komponenten können die Aufbauschichten 110 mehrere dielektrische Schichten 130 und Metallisierungsschichten 140 umfassen. Die dielektrischen Schichten 130 können einen Prepreg- oder Ajinomoto-Aufbaufilm (ABF) umfassen. Alternativ oder zusätzlich können die dielektrischen Schichten 130 Papier, Glasfaser und/oder nicht-gewebte Glasfasergewebe umfassen, von denen eines oder mehrere durch Laminierung aufgebracht werden können. Alternativ oder zusätzlich können die dielektrischen Schichten 130 Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, ein Oxid, ein Oxid das Stickstoff enthält, Aluminiumoxid, Lanthanoxid, Hafniumoxid, Zirkoniumoxid, Hafniumoxinitrid, eine Kombination daraus und/oder andere Materialien umfassen. Die dielektrischen Schichten 130 können durch Sputtern, Rotationsbeschichtung, chemische Gasphasenabscheidung (CVD), Niederdruck-CVD, beschleunigte thermische CVD, Atomlagen-CVD und/oder CVD im Plasma ausgebildet werden, wobei vielleicht Tetraethylorthosilikat und Sauerstoff als Vorprodukte verwendet werden. Die dielektrischen Schichten 130 können auch durch ein Oxidationsverfahren ausgebildet werden, etwa eine nasse oder trockene thermische Oxidation in einer Umgebung, die ein Oxid, Wasser, Stickstoffmonoxid oder eine Kombination daraus umfasst, und/oder andere Verfahren. Die Herstellung der dielektrischen Schicht 130 kann auch chemisch-mechanisches Polieren oder Planarisieren (im Folgenden allgemein als CMP bezeichnet), isotropes Ätzen und/oder anisotropes Ätzen umfassen, neben anderen Verfahren. Die dielektrischen Schichten 130 können mit einer Dicke ausgebildet werden, die zwischen etwa 0.8 Nanometer und etwa 20 Nanometer liegt, obwohl andere Dicken auch im Umfang der vorliegenden Offenbarung liegen.
  • Die Metallisierungsschichten 140 können Kupfer und/oder Titan, Aluminium, Nickel, Gold, Legierungen daraus und/oder Kombinationen davon und/oder andere Materialien umfassen. Teile der Metallisierungsschichten 140 können vertikal unter einander verbunden sein, um Verbindungsstrukturen 150 auszubilden (z.B. indem sie Kontaktstellen, Leiterbahnen und/oder Durchkontaktierungen aufweisen). Andere Abschnitte der Metallisierungsschichten 140 können Leiterbahnen 154 bilden. Die Leiterbahnen 154 können mit den Kontaktstellen-Abschnitten der Verbindungsstrukturen 150 verbunden sein (siehe z.B. 1B). Die Metallisierungsschichten 140 können durch Plattieren ausgebildet werden, vielleicht auf eine Dicke im Bereich zwischen etwa vier Mikrometern und etwa 25 Mikrometern. Alternativ oder zusätzlich können die Metallisierungsschichten 140 durch CVD und/oder andere Verfahren ausgebildet werden und können eine Dicke im Bereich zwischen etwa 0.8 Nanometer und etwa 20 Nanometer haben, obwohl andere Dicken auch im Umfang der vorliegenden Offenbarung liegen.
  • Bondhügel-Kontaktstellen 155 können auf den Verbindungsstrukturen 150 angeordnet sein. Die Verbindungsstrukturen 150 und/oder Bondhügel-Kontaktstellen 155 darauf können einen Durchmesser und/oder eine seitliche Abmessung im Bereich zwischen etwa 150 Mikrometern und etwa 400 Mikrometern haben. Die Bondhügel-Kontaktstellen 155 können jeweils eine BGA-(Ball-Grid-Array)-Kontaktstelle sein, die nachfolgend verwendet werden kann, um eine Verbindung mit einem „Motherboard“-PCB (Leiterplatte) und/oder einer anderen PCB, einer Verdrahtungsplatte (engl. „printed wiring board“, PWB), einer bestückten Leiterplatte („printed circuit assembly“, PCA), einer bestückten PCB („PCB assembly“, PCBA), einer bestückten Leiterkarte („circuit card assembly“, CCA), Rückwandleiterplatte und/oder einer anderen Vorrichtung auszubilden. Ein Mittenabstand P1, oder der seitliche Abstand zwischen benachbarten Bondhügel-Kontaktstellen 155, kann im Bereich zwischen etwa 300 Mikrometern und etwa 500 Mikrometern liegen.
  • 3 ist eine Schnittansicht der Vorrichtung 100, die in 2 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung, wobei die Abschnitte der Aufbauschichten 110 von dem Träger-Substrat 120 entfernt wurden. Einer der Abschnitte der Aufbauschichten 110 ist in 3 nicht gezeigt, obwohl dies nur zur Vereinfachung der folgenden Beschreibung dient und ein Fachmann leicht erkennen wird, dass beide Abschnitte der Aufbauschichten 110 gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung verarbeitet werden können. Die Aufbauschichten 110 können von dem Träger-Substrat 120 durch Abschälen, Schmelzen, mechanische Einwirkung, Ätzen und/oder andere Verfahren entfernt werden.
  • Eine Fotoresist-Schicht kann dann auf einer oder beiden Seiten der Aufbauschichten 110 aufgetragen, belichtet und entwickelt werden. Fotoresist-Abschnitte 210 können beispielsweise auf einer ersten Seite 112 der Aufbauschichten 110 ausgebildet werden und eine Fotoresist-Schicht 220 kann nachfolgend eine zweite Seite 114 der Aufbauschichten 110 bedecken. Obwohl 3 eine bestimmte Anzahl von Verbindungsstrukturen 150 und Leiterbahnen 154 zeigt, kann jede Anzahl von Metallisierungsschichten 140 vorgesehen sein.
  • Die Fotoresist-Abschnitte 210 auf der ersten Seite 112 der Aufbauschichten 110 sind über Abschnitten der Leiterbahnen 154 (Abschnitte 154A) ausgebildet, während andere Abschnitte der Leiterbahnen 154 (Abschnitte 154B) gegenüber der nachfolgenden lithographischen Verarbeitung freiliegend bleiben können. Die Fotoresist-Abschnitte 210 und -Schicht 220 können ein chemisch verstärktes Fotoresist oder ein nicht-chemisch verstärktes Fotoresist aufweisen und können positiv oder negativ sein. Die Verarbeitung der Fotoresist-Abschnitte 210 und -Schicht 220 kann ein Abscheidungsverfahren umfassen, das beispielsweise das Laminieren eines Trockenfilm-Fotoresist, Rotationsbeschichtung, Tauchbeschichten, Bürstenbestreichung und/oder Strahl-Beschichtung umfassen kann, unter anderem. Ein Brennschritt nach dem Abscheiden kann ausgeführt werden, um Lösungsmittel und/oder unerwünschte Komponenten zu entfernen, etwa bei einer Temperatur im Bereich zwischen etwa 40 °C und etwa 200 °C, möglicherweise in einem Brennzeitraum zwischen etwa 10 Sekunden und etwa 10 Minuten.
  • 4 ist eine Schnittansicht der Vorrichtung 100, die in 3 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung, wobei die Fotoresist-Abschnitte 210 über den Abschnitten 154A der Leiterbahnen 154 als Maske während eines Ätzverfahrens verwendet wurden. Das Ätzverfahren wird verwendet, um die Abschnitte der äußersten Metallisierungsschichten 140 zu entfernen, die durch die Fotoresist-Abschnitte 210 und -Schicht 220 nicht geschützt sind. Somit wird auf der ersten Seite 112 der Aufbauschichten 110 die äußerste Metallisierungsschicht 140 herunter auf die äußerste dielektrische Schicht 130 entfernt. Das Ätzen der äußersten Metallisierungsschicht 140 über freiliegenden Abschnitten 154B der Leiterbahnen 154 wird jedoch für eine ausreichende Zeitspanne fortgeführt, um die freiliegende Oberfläche 156 der Leiterbahnen 154 in der äußeren Oberfläche der äußersten dielektrischen Schicht 130 zu vertiefen. Die freiliegende Oberfläche 156 von Abschnitten 154B der Leiterbahnen 154 bildet somit einen Abschnitt einer vertieften Leiterbahn, wogegen Umfang der maskierte Abschnitt jeder der Abschnitte 154A der Leiterbahnen 154 eine Ausbuchtungs-Bondhügel-Kontaktstelle 230 bildet. Die Tiefe d der Vertiefung über der vertieften Leiterbahn unter der Oberfläche der umgebenden dielektrischen Schicht 130 kann kleiner als etwa sieben Mikrometer sein, beispielsweise etwa vier Mikrometer, obwohl andere Tiefen auch in dem
    der vorliegenden Offenbarung liegen. Ein Mittenabstand P2 zwischen benachbarten Ausbuchtungs-Bondhügel-Kontaktstellen 230 kann etwa 40 µm bis etwa 150 µm betragen, obwohl andere Mittenabstände auch in dem Umfang der vorliegenden Offenbarung liegen.
  • 5 ist eine Schnittansicht der Vorrichtung 100, die in 4 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung, wobei die Fotoresist-Abschnitte 210 und die Fotoresist-Schicht 220 entfernt wurden und Lötmittel-Resistabschnitte 410 durch herkömmliche Mittel ausgebildet wurden. Die Lötmittel-Resistabschnitte 410 können ein wärmebeständiges Beschichtungsmaterial umfassen und können dazu beitragen, die darunter liegenden Schichten zu schützen.
  • Andere Verfahren zum Ausbilden der Ausbuchtungs-Bondhügel-Kontaktstellen 230 und der vertieften Leiterbahnen 156 liegen auch im Umfang der vorliegenden Offenbarung. Ein solches Beispiel ist in 6-8 gezeigt. 6 ist eine Schnittansicht der Vorrichtung 100, die in 2 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung. Wie oben wurden die Aufbauschichten 110 von dem Träger-Substrat 120 entfernt. Eine Fotoresist-Schicht kann dann auf einer oder beiden Seiten der Aufbauschichten 110 aufgebracht, belichtet und entwickelt werden. Fotoresist-Abschnitte 510 können beispielsweise auf der ersten Seite 112 der Aufbauschichten 110 ausgebildet werden und eine Fotoresist-Schicht 520 kann im Wesentlichen die zweite Seite 114 der Aufbauschichten 110 bedecken. Die Fotoresist-Abschnitte 510 auf der ersten Seite 112 der Aufbauschichten 110 können im Wesentlichen die gesamte erste Seite 112 bedecken, einschließlich über den Abschnitten 154B der Leiterbahnen 154, außer über den Abschnitten 154A der Leiterbahnen 154, die für nachfolgende Verarbeitung freiliegend bleiben.
  • 7 ist eine Schnittansicht der Vorrichtung 100, die in 6 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung, wobei die Fotoresist-Abschnitte 510 als Maske während eines Metallisierungsverfahrens verwendet wurden. Das Metallisierungsverfahren wird verwendet, um Metall zu den freiliegenden Abschnitten 154A der Leiterbahnen 154 hinzuzufügen. Das durch das Metallisierungsverfahren hinzugefügte Material kann Kupfer und/oder Titan, Aluminium, Nickel, Gold, Legierungen daraus und/oder Kombinationen davon und/oder andere Materialien umfassen. Die Metallisierung kann durch Elektroplattieren, elektrochemisches Plattieren, stromloses Plattieren, CVD, Epitaxialwachstum und/oder andere Verfahren ausgebildet werden und kann Material zu den freiliegenden Abschnitten 154A mit einer Dicke hinzufügen, die im Bereich zwischen etwa fünf Mikrometern und etwa 50 Mikrometern liegt, obwohl andere Dicken auch in dem Umfang der vorliegenden Offenbarung liegen.
  • 8 ist eine Schnittansicht der Vorrichtung 100, die in 7 gezeigt ist, in einer nachfolgenden Stufe der Herstellung gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung, wobei die Fotoresist-Abschnitte 510 und die Fotoresist-Schicht 520 entfernt wurden. 8 gibt auch das Ergebnis eines Ätzverfahrens wieder, das für die Verbindungsstrukturen 150, die Leiterbahnen 154 (beide Abschnitte 154A und 154B) und die äußerste Metallisierungsschicht 140 selektiv ist. Die äußerste Metallisierungsschicht 140 wird beispielsweise herunter auf die äußerste dielektrische Schicht 130 entfernt, bis zu einem Ausmaß, das ausreicht, um die freiliegende Oberfläche 156 der Abschnitte 154B der Leiterbahnen 154 in der äußeren Oberfläche der äußersten dielektrischen Schicht 130 zu vertiefen. Wie oben bilden die freiliegende Oberfläche 156 der Abschnitte 154B der Leiterbahnen 154 einen Teil einer vertieften Leiterbahn, wogegen der nun hervorstehende Abschnitt der Abschnitte 154A der Leiterbahnen 154 eine Ausbuchtungs-Bondhügel-Kontaktstelle 230 bildet. Die Oberseiten der Verbindungsstrukturen 150 und der Bondhügel-Kontaktstellen 230 (die hervorstehenden Abschnitte der Leiterbahnen 154) werden auch während dieses Verfahrens zurückgeätzt. Daher sollte der Verfahrensschritt des Hinzufügens der Metallisierung, der in 7 gezeigt ist, so angepasst werden, dass er sicherstellt, dass eine ausreichende Höhe der hervorstehenden Säulen verbleibt, selbst nach diesem nachfolgenden Ätzschritt. Zusätzliche Verarbeitung kann nachfolgen, etwa um Lötmittel-Resistabschnitte auszubilden und/oder anderweitig zu der Ausführungsform zu gelangen, die in 5 gezeigt ist.
  • 9 ist eine Schnittansicht der Vorrichtung 100, die in 5 gezeigt ist, wobei eine Test-Sonde 810 in Kontakt mit einer der Ausbuchtungs-Bondhügel-Kontaktstellen 230 auf den Leiterbahnen 154 gebracht wurde. Die Spitze der Test-Sonde 810 kann einen Durchmesser D haben, der im Wesentlichen größer als der Mittenabstand P3 der Leiterbahnen 154 ist. Der Mittenabstand P3 kann beispielsweise kleiner als etwa 30 µm sein und die Test-Sonde 810 kann einen Durchmesser D der Spitze von etwa 30 µm haben, wenn nicht wesentlich mehr. Da jedoch Abschnitte der Leiterbahnen 154 vertieft sind, werden sie durch eine Fehlausrichtung der Test-Sonde 810 gegenüber den Bondhügel-Kontaktstellen 230 nicht verkürzt.
  • 10 ist eine Schnittansicht von zumindest einem Teil einer Vorrichtung 900 gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung. Die Vorrichtung 900 umfasst die Vorrichtung 100, die in 5 gezeigt ist, einen Die 910 und mehrere leitende Bondhügel 920, die zwischen dem integrierten Schaltungs-Chip und entsprechenden der Bondhügel-Kontaktstellen verbunden sind. Der Die 910 kann einen oder mehrere integrierte Schaltungs-Chips, Gehäuse und Ähnliches umfassen oder aus ihnen bestehen. Die leitenden Bondhügel 920 können Lötmittel, Gold, Leitmasse und/oder andere elektrisch leitende Materialien umfassen. Der Die 910 kann Kontaktstellen 915 umfassen, die so konfiguriert sind, dass sie an den Ausbuchtungs-Bondhügel-Kontaktstellen 230 ausgerichtet sind, bevor sie durch die leitenden Bondhügeln 920 verbunden werden. Die Leiterbahnen 154 können die Ausbuchtungs-Bondhügel-Kontaktstellen 230 mit den Verbindungsstrukturen 150 verbinden (siehe 1B). Des Weiteren können Anschlussteile 930 (z.B. BGA-Kugeln) auf den Bondhügel-Kontaktstellen 155 angeordnet sein. Die Anschlussteile 930 können die Vorrichtung 100 mit anderen Vorrichtungseinrichtungen wie Gehäusesubstraten, Interposem, Vorrichtungs-Dies, Leiterplatten und Ähnlichem elektrisch verbinden.
  • Andere Ausführungsformen, die vertiefte Leiterbahnen und Verfahren zu ihrer Ausbildung aufweisen, liegen auch im Umfang der vorliegenden Offenbarung. 11-24 zeigen beispielsweise Schnittansichten zur Herstellung einer Vorrichtung 1000 in Übereinstimmung mit einigen Ausführungsformen. Im Allgemeinen zeigen 11-24 ein Verfahren, bei dem ein kernloses Substrat ausgebildet wird, das eingebettete Leiterbahnen und Bondhügel-Kontaktstellen aufweist, die eine Höhe aufweisen, die größer als die eingebetteten Leiterbahnen ist. Während 11-24 ein Verfahren zeigen, das zum Zweck der Beschreibung doppelseitige Verarbeitungstechniken verwendet, können andere Ausführungsformen einseitige Verarbeitungstechniken verwenden.
  • Bezieht man sich zuerst auf 11, wird ein Träger-Substrat 120 bereitgestellt. Das Träger-Substrat 120 umfasst einen Kern 124, der leitende Schichten 122 aufweist, die auf gegenüberliegenden Seiten des Kerns 124 ausgebildet sind. Wie unten detaillierter beschrieben ist, dient die leitende Schicht 122 als Keimschicht für ein Elektroplattierverfahren, um Leiterbahnen und Kontaktstellen auszubilden. Der Kern 124 kann jedes geeignete Träger-Substrat sein, etwa ein organisches Kernsubstrat, das epoxidimprägniertes Fiberglas-Laminat, polymer-imprägniertes Fiberglas-Laminat, Prepreg- oder Ajinomoto-Aufbaufilm (ABF), Papier, Glasfaser, nicht-gewebtes Glasfasergewebe und Ähnliches umfasst, als Beispiel. Alternativ kann der Kern 124 andere Materialien umfassen, etwa rostfreien Stahl, Glas und Ähnliches. Der Kern 124 kann zeitweiligen strukturellen Halt während des Ausbildens von verschiedenen Aufbauschichten in nachfolgenden Verfahrensschritten bieten.
  • Leitende Schichten 122, die ein leitendes Material (z.B. Kupfer) umfassen, werden auf gegenüberliegenden Flächen des Kerns 124 ausgebildet. Die leitenden Schichten 122 werden mittels jedes geeigneten Verfahrens ausgebildet. Wenn der Kern 124 beispielsweise ein organisches Kernmaterial umfasst, können die leitenden Schichten 122 ausgebildet werden, indem eine leitende Folie (z.B. Kupferfolie) auf gegenüberliegende Seiten des Kerns 124 laminiert werden. Als weiteres Beispiel können die leitenden Schichten 122 mittels Plattier- oder Sputterverfahren ausgebildet werden, wenn der Kern 124 rostfreien Stahl, Glas und Ähnliches umfasst. Andere Verfahren zum Ausbilden der leitenden Schichten 122 können auch verwendet werden.
  • 12 zeigt das Ausbilden von strukturierten Maskenschichten 1002 auf den leitenden Schichten 122 in Übereinstimmung mit einigen Ausführungsformen. In einigen Ausführungsformen umfassen die strukturierten Maskenschichten 1002 ein Fotoresist-Material, das über der Oberfläche abgeschieden oder laminiert wurde, in Übereinstimmung mit der angestrebten Struktur belichtet wurde und entwickelt wurde, um Öffnungen 1004 aufzuweisen, die Abschnitte der leitenden Schicht 122 freilegen. Die Struktur der freiliegenden Abschnitte der leitenden Schicht 122 entspricht der Struktur von Bondhügel-Kontaktstellen (z.B. der Bondhügel-Kontaktstellen 1006 in 13), die verwendet werden, um mit anderen Vorrichtungseinrichtungen (z.B. anderen Vorrichtungs-Dies) elektrisch verbunden zu werden.
  • 13 zeigt beispielsweise die Vorrichtung, nachdem die Bondhügel-Kontaktstellen 1006 ausgebildet wurden, die über den leitenden Schichten 122 liegen, in Übereinstimmung mit einigen Ausführungsformen. Die Bondhügel-Kontaktstellen 1006 können beispielsweise durch das Abscheiden einer Keimschicht (nicht gezeigt) in den Öffnungen 1004 (siehe 12) und das Elektroplattieren mit einem leitenden Material mittels der strukturierten Maskenschicht 1002 (siehe 12) ausgebildet werden, um die Form der Bondhügel-Kontaktstellen 1006 zu definieren. In einigen Ausführungsformen können die Bondhügel-Kontaktstellen 1006 ein anderes Material aufweisen als die leitende Schicht 122 und das Material der Bondhügel-Kontaktstellen 1006 kann so gewählt sein, dass die leitende Schicht 122 selektiv geätzt werden kann, ohne dass die Bondhügel-Kontaktstellen 1006 in nachfolgenden Verfahrensschritten wesentlich geätzt werden (siehe z.B. 22A). Wenn die leitende Schicht 122 beispielsweise Kupfer umfasst, können die Bondhügel-Kontaktstellen 1006 aus Nickel, Zinn oder anderen geeigneten leitenden Materialien ausgebildet werden. Die Bondhügel-Kontaktstellen 1006 können eine Höhe H von etwa 0,5 µm bis etwa 10 µm haben, als Beispiel.
  • In 13 ist auch das Entfernen der strukturierten Maskenschichten 1002 gezeigt. Es kann beispielsweise ein Plasmaätzverfahren und/oder ein Nassentfernungsverfahren verwendet werden, um die strukturierte Maskenschicht 1002 zu entfernen. Optional kann das Plasmaätzverfahren von einem nassen Tauchen in Schwefelsäure-(H2SO4)-Lösung gefolgt werden, um die Vorrichtung 1000 zu reinigen und verbleibendes Maskenmaterial zu entfernen.
  • 14 zeigt das Ausbilden von weiteren strukturierten Maskenschichten 1008 auf der leitenden Schicht 122 und den Bondhügel-Kontaktstellen 1006. In einigen Ausführungsformen umfassen die strukturierten Maskenschichten 1008 ein Fotoresist-Material, das über der Oberfläche beschichtet oder laminiert, in Übereinstimmung mit der angestrebten Struktur belichtet und entwickelt wurde, um Öffnungen 1010/1010' aufzuweisen, die Abschnitte der Bondhügel-Kontaktstellen 1006 sowie die leitende Schicht 122 freilegen. Die Struktur der freiliegenden Abschnitte der leitenden Schichten 122 und der Bondhügel-Kontaktstellen 1006 entspricht der Struktur der leitenden Einrichtungen in der fertiggestellten Vorrichtung 1000. Die Öffnungen 1010 können beispielsweise verwendet werden, um Leiterbahnen zu strukturieren, während die Öffnungen 1010' verwendet werden können, um Kontaktstellen für Metallisierungsschichten zu strukturieren. In solchen Ausführungsformen können die Breiten der Öffnungen 1010' für die Kontaktstellen größer als die Breiten der Öffnungen 1010 für die Leiterbahnen sein. Die Breiten der Öffnungen 1010 liegen beispielsweise zwischen etwa 2 µm und etwa 30 µm, während die Breiten der Öffnungen 1010' zwischen etwa 30 µm und etwa 150 µm liegen. In alternativen Ausführungsformen können die Öffnungen 1010 und 1010' andere Abmessungen haben. Breitere Öffnungen für das Ausbilden von Kontaktstellen können verwendet werden, um das Ausbilden von verschiedenen Metallisierungsschichten 140 in nachfolgenden Verfahrensschritten zu ermöglichen (siehe z.B. 19).
  • 15 zeigt die Vorrichtung, nachdem die Öffnungen 1010/1010' mit einem leitenden Material gefüllt wurden. Es wurden beispielsweise Leiterbahnen 1012 auf den Bondhügel-Kontaktstellen 1006/der leitenden Schicht 122 ausgebildet und Kontaktstellen 1014 wurden über der leitenden Schicht 122 ausgebildet. Die Leiterbahnen 1012 und die Kontaktstellen 1014 wurden beispielsweise durch Elektroplattieren mit einem leitenden Material mittels der strukturierten Maskenschicht 1008 (siehe 14) als Maske ausgebildet. In einigen Ausführungsformen können die Leiterbahnen 1012/die Kontaktstellen 1014 ein gleiches Material (z.B. Kupfer) umfassen wie die leitende Schicht 122 und die leitende Schicht 122 kann als Keimschicht verwendet werden, um die Leiterbahnen 1012 und Kontaktstellen 1014 auszubilden. In einer Draufsicht der Vorrichtung 1000 (siehe z.B. 22B) können einzelne Leiterbahnen 1012 körperlich und elektrisch mit den Kontaktstellen 1014 verbunden sein und in nachfolgenden Verfahrensschritten können verschiedene Metallisierungsschichten 140 ausgebildet werden, um mit den Kontaktstellen 1014 elektrisch verbunden zu werden (siehe z.B. 19).
  • Auch in 15 gezeigt ist das Entfernen der strukturierten Maskenschichten 1008. Es kann beispielsweise ein Plasmaätzverfahren und/oder ein Nassentfernungsverfahren verwendet werden, um die strukturierten Maskenschichten 1008 zu entfernen. Optional kann das Plasmaätzverfahren von einem nassen Tauchen in einer Schwefelsäure-(H2SO4)-Lösung gefolgt werden, um die Vorrichtung 1000 zu reinigen und verbleibendes Maskenmaterial zu entfernen.
  • 16 zeigt das Ausbilden von dielektrischen Schichten 130 über und zwischen den Kontaktstellen 1014, den Leiterbahnen 1012, den Bondhügel-Kontaktstellen 1006 und der leitenden Schicht 122. Die dielektrischen Schichten 130 können ein Prepreg (z.B. FR4-Epoxidharz, M6-Epoxidharz und Ähnliches) oder ABF umfassen. Alternativ oder zusätzlich kann die dielektrische Schicht 130 Papier, Fiberglas und/oder nicht-gewebtes Fiberglas umfassen, wovon eines oder mehrere durch Laminieren aufgebracht werden können. Es kann beispielsweise ein Vakuum-Laminator verwendet werden, um ein Dielektrikum auf dem Kern 124 anzuordnen, und ein Ofen-Aushärteverfahren kann angewendet werden, um die dielektrischen Schichten 130 an den Kontaktstellen 1014, den Leiterbahnen 1012, den Bondhügel-Kontaktstellen 1006 und der leitenden Schicht 122 zu befestigen. Als weiteres Beispiel kann ein Warmpressverfahren das Dielektrikum auf die Kontaktstellen 1014, die Leiterbahnen 1012, die Bondhügel-Kontaktstellen 1006 und die leitende Schicht 122 unter geeigneten Wärme- und/oder Druckbedingungen während eines geeigneten Zeitraums (z.B. einer oder zwei Stunden) aufbringen, um die dielektrischen Schichten 130 auszubilden.
  • Alternativ oder zusätzlich können die dielektrischen Schichten 130 Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, ein Oxid, ein Oxid das Stickstoff enthält, Aluminiumoxid, Lanthanoxid, Hafniumoxid, Zirkoniumoxid, Hafniumoxinitrid, eine Kombination daraus und/oder andere Materialien umfassen. Die dielektrischen Schichten 130 können durch Sputtern, Rotationsbeschichtung, CVD, Niederdruck-CVD, beschleunigte thermische CVD, Atomlagen-CVD und/oder CVD im Plasma ausgebildet werden, wobei vielleicht Tetraethylorthosilikat und Sauerstoff als Vorprodukte verwendet werden. Die dielektrischen Schichten 130 können auch durch ein Oxidationsverfahren ausgebildet werden, etwa eine nasse oder trockene thermische Oxidation in einer Umgebung, die ein Oxid, Wasser, Stickstoffmonoxid oder eine Kombination daraus umfasst, und/oder andere Verfahren.
  • Obwohl 14-16 das Ausbilden der dielektrischen Schichten 130 nach den Leiterbahnen1012/Kontaktstellen 1014 zeigen, kann eine andere Reihenfolge der Ausbildung verwendet werden. In alternativen Ausführungsformen können die dielektrischen Schichten 130 beispielsweise auf den Bondhügel-Kontaktstellen 1006 und den leitenden Schichten 122 ausgebildet werden, bevor die Leiterbahnen 1012/Kontaktstellen 1014 ausgebildet werden. Öffnungen können in den dielektrischen Schichten 130 strukturiert werden, um Abschnitte der Bondhügel-Kontaktstellen 1006 und der leitenden Schichten 122 mittels jedes geeigneten Verfahrens freizulegen, etwa Laser-Bohren, einer Kombination aus Fotolithographie und Ätzen und Ähnlichem. Solche Öffnungen können dann mit einem leitenden Material gefüllt werden, um Leiterbahnen 1012/Kontaktstellen 1014 auszubilden, die mit den Bondhügel-Kontaktstellen 1006 und den leitenden Schichten 122 elektrisch verbunden werden können. Ein Planarisierungsverfahren kann weiter verwendet werden, um überschüssiges Material von einer oberen Fläche der dielektrischen Schicht 130 zu entfernen.
  • Bezieht man sich als nächstes auf 17, können die dielektrischen Schichten 130 strukturiert werden, um Öffnungen 1015 aufzuweisen, so dass die Kontaktstellen 1014 freigelegt werden. Das Strukturieren der dielektrischen Schichten 130 kann jedes geeignete Verfahren umfassen, etwa Laser-Bohren, eine Kombination aus Fotolithographie und Ätzen und Ähnliches.
  • 18 zeigt das Ausbilden von zusätzlichen leitenden Einrichtungen, etwa Metallisierungsschichten 140. Die Metallisierungsschichten 140 (z.B. Durchkontaktierungen) können in der dielektrischen Schicht 130 ausgebildet werden, indem die Öffnungen 1016 mit einem leitenden Material gefüllt werden. In einer Ausführungsform kann das leitende Material ausgebildet werden, indem eine Keimschicht auf Seitenwänden der Öffnungen 1016 abgeschieden wird. Die Keimschicht (nicht gezeigt) kann aus Kupfer, Nickel, Gold, einer Kombination daraus und/oder Ähnlichem ausgebildet werden. Nachdem die Keimschicht in der Öffnung abgeschieden wurde, wird ein leitendes Material wie Wolfram, Titan, Aluminium, Kupfer, Kombinationen daraus und/oder Ähnliches in die Öffnungen gefüllt, beispielsweise mittels eines elektrochemischen Plattierverfahrens. Das leitende Material kann die Öffnungen 1016 überfüllen und überschüssiges Material (z.B. überschüssiges leitendes Material) wird von Oberflächen der dielektrischen Schicht 130 entfernt. In einigen Ausführungsformen wird ein Planarisierungsverfahren, etwa ein CMP-Verfahren, ein mechanisches Schleifverfahren oder eine andere Zurückätztechnik, verwendet, um das überschüssige Material zu entfernen, wodurch Metallisierungsschichten 140 in der dielektrischen Schicht 130 ausgebildet werden.
  • Zusätzliche Metallisierungsschichten 140 (z.B. Leitungen) können über der dielektrischen Schicht 130 ausgebildet werden. Ein strukturiertes Fotoresist (nicht gezeigt) kann beispielsweise auf der dielektrischen Schicht 130 ausgebildet werden. Öffnungen in dem strukturierten Fotoresist können verwendet werden, um eine Form dieser Metallisierungsschichten 140 zu definieren. Diese Öffnungen können mit einem leitenden Material gefüllt werden, beispielsweise indem zuerst eine Keimschicht (nicht gezeigt) auf unteren Flächen und/oder Seitenwänden dieser Öffnungen abgeschieden wird und die Öffnungen mittels eines elektrochemischen Plattierverfahrens gefüllt werden. Das strukturierte Fotoresist kann dann entfernt werden.
  • Nachfolgend können zusätzliche dielektrische Schichten 130 und Metallisierungsschichten 140 ausgebildet werden. Eine beispielhafte sich ergebende Struktur ist in 19 gezeigt. Die verschiedenen Metallisierungsschichten 140 können leitende Säulen 150 ausbilden, die sich so erstrecken, dass sie die Kontaktstellen 1014 ausbilden. Somit werden Aufbauschichten 110 auf gegenüberliegenden Seiten des Kerns 124 ausgebildet. Die Aufbauschichten 110 können dielektrische Schichten 130, Metallisierungsschichten 140, Bondhügel-Kontaktstellen 1006, Leiterbahnen 1012 und Kontaktstellen 1014 umfassen. Bondhügel-Kontaktstellen 155 können weiter auf den Metallisierungsschichten 140 angeordnet werden. Obwohl eine bestimmte Anzahl von dielektrischen Schichten 130 und leitenden Einrichtungen (z.B. Metallisierungsschichten 140, Bondhügel-Kontaktstellen 1006, Leiterbahnen 1012, Kontaktstellen 1014 etc.) gezeigt ist, kann jede Anzahl von solchen dielektrischen Schichten und/oder leitenden Einrichtungen in der Vorrichtung 1000 vorgesehen sein, abhängig von dem Design der Vorrichtung.
  • 20 und 21 zeigen das Entfernen der Aufbauschichten 110 von dem Kern 124. Es kann beispielsweise ein Abschnitt der Aufbauschichten 110, der unter dem Kern 124 liegt, entfernt werden. In einigen Ausführungsformen werden die Aufbauschichten 110 mittels mechanischer Einwirkung entfernt. Mit Bezug auf 20 werden beispielsweise mechanische Werkzeuge 1018 zwischen dem Kern 124 und einer leitenden Schicht 122 gekeilt. Die mechanischen Werkzeuge 1018 bewirken eine Trennung zwischen dem Kern 124 und der leitenden Schicht 122 an Randabschnitten des Kerns 124. Als nächstes können Vakuum-Klemmen 1020 verwendet werden, um eine mechanische Kraft auf gegenüberliegende Seiten des Kerns 124 auszuüben. Die Vakuum-Klemmen 1020 können eine mechanische Kraft in entgegengesetzten Richtungen ausüben (durch Pfeile 1022 angezeigt) und die mechanische Kraft trennt die Aufbauschichten 110 körperlich von dem Kern 124.
  • In einigen Ausführungsformen können die Aufbauschichten 110 von dem Kern 124 getrennt werden, ohne dass andere Einrichtungen der gezeigten Struktur wesentlich beschädigt werden, aufgrund der relativ schwachen Haftbindung zwischen dem Kern 124 und den leitenden Schichten 122. Die leitenden Schichten 122 können beispielsweise an dem Kern 124 mittels eines relativ schwachen Laminierverfahrens befestigt werden (z.B. ohne dass sie einer weitgehenden Aushärtung ausgesetzt werden). Die Schwäche der Verbindung zwischen dem Kern 124 und der leitenden Schicht 122 kann weiter genutzt werden, indem der Kern 124 und die leitenden Schichten 122 an Randabschnitten aufgrund der Anwendung der mechanischen Werkzeuge 1018 getrennt werden. Somit können die Aufbauschichten 110 von dem Kern 124 entfernt werden, wie in 21 gezeigt ist. Der Abschnitt der Aufbauschichten 110 über dem Kern 124 kann auch mittels eines ähnlichen Verfahrens entfernt werden. Andere Verfahren zum Entfernen der Aufbauschichten 110, etwa Abschälen, Schmelzen, Ätzen und/oder andere Verfahren können auch verwendet werden.
  • 22A und 22B zeigen Schnittansichten und Draufsichten der Vorrichtung 1000, die in 21 gezeigt ist, in einer nachfolgenden Stufe der Herstellung, wobei die leitende Schicht 122 entfernt wurde. Die Schnittansicht von 22A kann entlang der Linie 22A-22A genommen werden, die in 22B gezeigt ist. Einer der Abschnitte der Aufbauschichten 110 von 21 ist nicht 22A und 22B gezeigt, obwohl dies nur der Vereinfachung der folgenden Beschreibung dient und ein Fachmann leicht erkennen wird, dass beide Abschnitte der Aufbauschichten 110 gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung verarbeitet werden können.
  • Bezieht man sich zuerst auf 22A, so kann die leitende Schicht 122 (siehe 17) mittels eines geeigneten Ätzverfahrens entfernt werden, als Beispiel. Das Ätzen der leitenden Schicht 122 kann weiter Abschnitte der Leiterbahnen 1012 ätzen, die nicht durch die Bondhügel-Kontaktstellen 1006 sowie die Kontaktstellen 1014 bedeckt sind. Das Ätzen der leitenden Schicht 122 kann beispielsweise ein geeignetes chemisches Ätzmittel verwenden, das das Material der leitenden Schicht 122 und der Leiterbahnen 1012/Kontaktstellen 1014 (z.B. Kupfer) selektiv entfernt, ohne das Material der Bondhügel-Kontaktstellen 1006 (z.B. Nickel, Zinn und Ähnliches) wesentlich zu entfernen. Das geeignete chemische Ätzmittel kann eine hohe Ätzselektivität zwischen den Materialien der leitenden Schicht 122 (und der Leiterbahnen 1012/der Kontaktstellen 1014) und den Bondhügel-Kontaktstellen 1006 aufweisen. In einigen Ausführungsformen umfassen die geeigneten chemischen Ätzmittel ein Schwefelsäure-(H2SO4)- oder Wasserstoffperoxid-(H2O2)-basiertes chemisches Ätzmittel, als Beispiele, und die Bondhügel-Kontaktstellen 1006 können als Ätzstoppschicht oder Hartmaske während dem Ätzen der leitenden Schicht 122 dienen. Somit können die freiliegenden Oberflächen der Leiterbahnen 1012 und der Kontaktstellen 1014 gegenüber einer oberen Fläche der dielektrischen Schicht 130 in der Vorrichtung 1000 vertieft werden. Wie weiter in 22A gezeigt ist, können die Bondhügel-Kontaktstellen 1006 im Wesentlichen plan mit einer oberen Fläche der dielektrischen Schicht 130 sein.
  • Mit Bezug auf 22B können die Bondhügel-Kontaktstellen 1006 mit den Leiterbahnen 1012 elektrisch verbunden werden, die mit den Kontaktstellen 1014 und den Metallisierungsschichten 140 (als Geisterbild gezeigt) elektrisch verbunden sind. Die Bondhügel-Kontaktstellen 1006 können zumindest einen Teil der Leiterbahnen 1012 bedecken. Freiliegende Abschnitte der Leiterbahnen 1012 können während dem Entfernen der leitenden Schicht 122 vertieft werden. Die Bondhügel-Kontaktstellen 1006 können verwendet werden, um die Vorrichtung 1000 mit anderen Vorrichtungseinrichtungen elektrisch zu verbinden, etwa anderen Gehäusesubstraten, Interposern, Vorrichtungs-Dies, Leiterplatten und Ähnlichem. Das Vertiefen der verschiedenen freigelegten Leiterbahnen 1012 verringert die Herstellungsfehler (z.B. Lötbrücken) während des Bondens solcher anderen Vorrichtungseinrichtungen mit den Bondhügel-Kontaktstellen 1006. Des Weiteren müssen die Bondhügel-Kontaktstellen 1006 auf benachbarten Leiterbahnen 1012 nicht seitlich ausgerichtet sein. In 22B müssen die Bondhügel-Kontaktstellen 1006A und 1006B beispielsweise nicht irgendwelche gemeinsamen Linien (z.B. die Linie 22A-22A) schneiden. Alternativ können die Bondhügel-Kontaktstellen 1006 auf zumindest einer Untermenge der benachbarten Leiterbahnen 1012 seitlich ausgerichtet sein. Das heißt, dass die Bondhügel-Kontaktstellen 1006 und die Leiterbahnen 1012 in jeder Konfiguration angeordnet sein können, abhängig von dem Vorrichtungs-Design.
  • Zusätzliche Verarbeitung kann folgen, etwa um Lötmittel-Resistabschnitte (z.B. die Lötmittel-Resistabschnitte 410, die die Bondhügel-Kontaktstellen 155 und die Bondhügel-Kontaktstellen 1006 freilegen) auszubilden, wie in 23 gezeigt ist. Darüber hinaus kann in einigen Ausführungsformen eine Test-Sonde auf die Vorrichtung 1000 angewendet werden, etwa die Test-Sonde 810 von 9. Da die Bondhügel-Kontaktstellen 1006 gegenüber einer oberen Fläche der dielektrischen Schicht 130 nicht vertieft sind, kann die Test-Sonde die elektrischen Verbindungen der Bondhügel-Kontaktstellen 1006 zuverlässiger berühren und testen.
  • 24 ist eine Schnittansicht von zumindest einem Teil einer Vorrichtung 1200 gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung. Die Vorrichtung 1200 umfasst die Vorrichtung 1000, die in 23 gezeigt ist, einen Die 1100 und mehrere leitende Bondhügel 1120, die zwischen dem integrierten Schaltungs-Chip und entsprechenden der Bondhügel-Kontaktstellen 1006 verbunden sind. Da die Bondhügel-Kontaktstellen 1006 in Vorrichtung 1000 nicht vertieft sind, kann eine körperliche Verbindung zwischen den leitenden Bondhügeln 1120 und den Bondhügel-Kontaktstellen 1006 mit verbesserter Zuverlässigkeit hergestellt werden. Der Die 1100 kann aus einem oder mehreren integrierten Schaltungs-Chips, Gehäusen und Ähnlichem bestehen oder sie umfassen. Die leitenden Bondhügel 1120 können Lötmittel, Gold, Leitmasse und/oder andere elektrisch leitende Materialien umfassen. Der Die 1100 kann Kontaktstellen 1115 umfassen, die so konfiguriert sind, dass sie an den Bondhügel-Kontaktstellen 1106 ausgerichtet sind, bevor sie mit den leitenden Bondhügeln 1120 verbunden werden. In einigen Ausführungsformen müssen die leitenden Bondhügel 1120 aufgrund des Vertiefens der freiliegenden Abschnitte der Leiterbahnen 1012 nicht in direktem körperlichem Kontakt mit den Leiterbahnen 1012 sein. Zusätzliche externe Anschlussteile (z.B. Bondhügel 1210, die Lötmittel, Gold, Leitmasse und Ähnliches umfassen) können weiter auf den Bondhügel-Kontaktstellen 155 angeordnet sein. Die Bondhügel 1210 können verwendet werden, um die Vorrichtung 1200 mit anderen Vorrichtungseinrichtungen elektrisch zu verbinden, etwa anderen Vorrichtungs-Dies, Interposem, Leiterplatten, Gehäusesubstraten und Ähnlichem (nicht gezeigt).
  • 25 zeigt ein Verfahrensfließbild 1300 zum Ausbilden einer Vorrichtung (z.B. der Vorrichtung 1200) in Übereinstimmung mit einigen Ausführungsformen. Das Verfahrensfließbild 1300 kann mit Schritt 1302 beginnen, bei dem ein Träger-Substrat (z.B. das Träger-Substrat 120) bereitgestellt wird. Das Träger-Substrat kann einen Kern (z.B. den Kern 124) und eine leitende Schicht (z.B. die leitende Schicht 122) auf dem Kern umfassen. In einigen Ausführungsformen kann der Kern ein organischer Kern sein, der laminierte leitende Schichten aufweist, die auf gegenüberliegenden Seiten angeordnet sind. In anderen Ausführungsformen kann die leitende Schicht nur auf einer Seite des Kerns angeordnet sein. In Schritt 1304 werden Bondhügel-Kontaktstellen (z.B. die Bondhügel-Kontaktstellen 1006) auf der leitenden Schicht ausgebildet. Die Bondhügel-Kontaktstellen und die leitende Schicht können verschiedene leitende Materialien umfassen. In einigen Ausführungsformen kann die leitende Schicht ein Material umfassen, das selektiv geätzt werden kann, ohne die Bondhügel-Kontaktstellen wesentlich zu ätzen. Die leitende Schicht kann beispielsweise Kupfer umfassen, während die Bondhügel-Kontaktstellen Nickel, Zinn und Ähnliches umfassen können.
  • Als nächstes wird in Schritt 1306 eine Leiterbahn (z.B. die Leiterbahn 1012) auf der Bondhügel-Kontaktstelle und der leitenden Schicht ausgebildet. Die Leiterbahn und die leitende Schicht können die gleichen leitenden Materialien (z.B. Kupfer) umfassen. In Schritt 1308 wird eine dielektrische Schicht (z.B. die dielektrische Schicht 130) auf der leitenden Schicht, der Bondhügel-Kontaktstelle und der Leiterbahn ausgebildet. Zusätzliche leitende Einrichtungen können auch ausgebildet werden, etwa zusätzliche dielektrische Schichten und/oder leitende Einrichtungen (z.B. Kontaktstellen, leitende Säulen, Leiterbahnen, Bondhügel-Kontaktstellen und Ähnliches).
  • Nachdem die verschiedenen Einrichtungen ausgebildet wurden, wird der Kern in Schritt 1310 entfernt. In Schritt 1312 wird die leitende Schicht mittels eines Ätzverfahrens entfernt. Das Ätzverfahren kann weiter zumindest einen Teil der Leiterbahn gegenüber einer oberen Fläche der dielektrischen Schicht vertiefen. Freiliegende Abschnitte der Leiterbahn (d.h. Abschnitte der Leiterbahn, die nicht von der Bondhügel-Kontaktstelle bedeckt sind) können beispielsweise entfernt werden. Das Ätzverfahren kann ein chemisches Ätzmittel verwenden, das eine ausreichend hohe Ätzselektivität zwischen den Materialien der Leiterbahn/der leitenden Schicht (z.B. Kupfer) und der Bondhügel-Kontaktstelle (z.B. Nickel, Zinn und Ähnliches) aufweist. Somit muss das Ätzverfahren die Bondhügel-Kontaktstellen nicht wesentlich ätzen und nach dem Ätzen können die oberen Flächen der Bondhügel-Kontaktstellen und der dielektrischen Schicht im Wesentlichen plan sein. Schließlich kann in Schritt 1314 eine weitere Vorrichtungseinrichtung (z.B. der integrierte Schaltungs-Chip 1100) gebondet werden, indem ein leitender Bondhügel (z.B. der leitende Bondhügel 1120) mit der Bondhügel-Kontaktstelle körperlich verbunden wird. In einigen Ausführungsformen müssen keine leitenden Bondhügel körperlich mit freiliegenden Oberflächen der Leiterbahn verbunden sein.
  • In Übereinstimmung mit einer Ausführungsform umfasst eine Vorrichtung eine dielektrische Schicht, eine Leiterbahn in der dielektrischen Schicht und eine Bondhügel-Kontaktstelle. Die Leiterbahn umfasst einen ersten Abschnitt, der eine freiliegende obere Fläche aufweist, wobei die freiliegende obere Fläche gegenüber einer oberen Fläche der dielektrischen Schicht vertieft ist. Des Weiteren ist die Bondhügel-Kontaktstelle über einem zweiten Abschnitt der Leiterbahn angeordnet und mit ihm elektrisch verbunden.
  • In Übereinstimmung mit einer weiteren Ausführungsform umfasst ein Verfahren das Bereitstellen eines Träger-Substrats, das einen Kern und eine leitende Schicht auf dem Kern aufweist. Das Verfahren umfasst weiter das Ausbilden einer Bondhügel-Kontaktstelle auf der leitenden Schicht und das Ausbilden einer Leiterbahn. Die Bondhügel-Kontaktstelle und die leitende Schicht umfassen unterschiedliche leitende Materialien. Die Leiterbahn umfasst einen ersten Abschnitt auf der leitenden Schicht und einen zweiten Abschnitt auf der Bondhügel-Kontaktstelle. Eine dielektrische Schicht wird auf der leitenden Schicht, der Bondhügel-Kontaktstelle und der Leiterbahn ausgebildet. Als nächstes wird der Kern entfernt und ein Ätzverfahren wird verwendet, um die leitende Schicht zu entfernen. Das Ätzverfahren vertieft weiter den ersten Abschnitt der Leiterbahn gegenüber einer oberen Fläche der dielektrischen Schicht.
  • In Übereinstimmung mit noch einer weiteren Ausführungsform umfasst ein Verfahren das Bereitstellen eines integrierten Schaltungs-Chips, der mehrere leitende Bondhügel aufweist, und das Bereitstellen einer Vorrichtung. Die Vorrichtung umfasst eine dielektrische Schicht, mehrere Bondhügel-Kontaktstellen und mehrere Leiterbahnen in der dielektrischen Schicht. Die mehreren Leiterbahnen umfassen jeweils einen ersten Abschnitt, der eine freiliegende obere Fläche aufweist, wobei die freiliegende obere Fläche gegenüber einer oberen Fläche der dielektrischen Schicht vertieft wird. Jede der mehreren Leiterbahnen umfasst weiter einen zweiten Abschnitt, wobei zumindest eine der einen oder mehreren Bondhügel-Kontaktstellen den zweiten Abschnitt bedeckt. Das Verfahren umfasst weiter das Bonden des integrierten Schaltungs-Chips mit der Vorrichtung, indem die mehreren leitenden Bondhügel mit den mehreren Bondhügel-Kontaktstellen körperlich verbunden werden.

Claims (20)

  1. Vorrichtung (10, 100, 900, 1000, 1200), die Folgendes aufweist: eine dielektrische Schicht (130); eine Leiterbahn (14, 154, 1012) in der dielektrischen Schicht (130), wobei die Leiterbahn (14, 154, 1012) einen ersten Abschnitt (154B) in der dielektrischen Schicht (130) aufweist, der eine freiliegende obere Fläche (156) aufweist, und wobei die freiliegende obere Fläche (156) gegenüber einer oberen Fläche der umgebenden dielektrischen Schicht (130) vertieft ist; und eine Bondhügel-Kontaktstelle (20, 230, 1006) über einem zweiten Abschnitt (154A) der Leiterbahn (14, 154, 1012) und mit ihm elektrisch verbunden.
  2. Vorrichtung (10, 100, 900, 1000, 1200) nach Anspruch 1, wobei die Bondhügel-Kontaktstelle (20, 230, 1006) und die Leiterbahn (14, 154, 1012) unterschiedliche leitende Materialien aufweisen.
  3. Vorrichtung (10, 100, 900, 1000, 1200) nach Anspruch 2, wobei die Bondhügel-Kontaktstelle (20, 230, 1006) Nickel oder Zinn aufweist und wobei die Leiterbahn (14, 154, 1012) Kupfer aufweist.
  4. Vorrichtung (10, 100, 900, 1000, 1200) nach Anspruch 1, wobei die Leiterbahn (14, 154, 1012) mit einer Kontaktstelle (18A) in der dielektrischen Schicht (130) verbunden ist und wobei die Vorrichtung (100, 1000) weiter eine leitende Säule (150) aufweist, die sich von der Kontaktstelle (18A, 1014) durch die dielektrische Schicht (130) erstreckt.
  5. Vorrichtung (10, 900, 1200) nach Anspruch 1, die weiter Folgendes aufweist: einen integrierten Schaltungs-Chip (22, 910, 1100); und einen leitenden Bondhügel (24, 920, 1120), der zwischen dem integrierten Schaltungs-Chip (22, 910, 1100) und der Bondhügel-Kontaktstelle (20, 230, 1006) verbunden ist.
  6. Vorrichtung (10, 900, 1200) nach Anspruch 5, wobei es keine leitenden Bondhügel (24, 920, 1120) gibt, die den integrierten Schaltungs-Chip (22, 910, 1100) mit dem ersten Abschnitt (154B) der Leiterbahn (14, 154, 1012) körperlich verbinden.
  7. Vorrichtung (1000, 1200) nach Anspruch 1, wobei eine obere Fläche der Bondhügel-Kontaktstelle (1006) im Wesentlichen plan mit der oberen Fläche der dielektrischen Schicht (130) ist.
  8. Verfahren, das Folgendes umfasst: Bereitstellen eines Träger-Substrats (120), das Folgendes aufweist: einen Kern (124); und eine erste leitende Schicht (122) auf dem Kern; Ausbilden einer ersten Bondhügel-Kontaktstelle (1006) auf der ersten leitenden Schicht (122), wobei die erste Bondhügel-Kontaktstelle (1006) und die erste leitende Schicht (122) unterschiedliche leitende Materialien aufweisen; Ausbilden einer ersten Leiterbahn (1012), wobei die erste Leiterbahn (1012) Folgendes aufweist: einen ersten Abschnitt auf der ersten leitenden Schicht (122); und einen zweiten Abschnitt auf der ersten Bondhügel-Kontaktstelle (1006); Ausbilden einer ersten dielektrischen Schicht (130) auf der ersten leitenden Schicht (122), der ersten Bondhügel-Kontaktstelle (1006) und der ersten Leiterbahn (1012); Entfernen des Kerns (124); und Entfernen der ersten leitenden Schicht (122) mittels eines Ätzverfahrens, wobei das Ätzverfahren den ersten Abschnitt der ersten Leiterbahn (1012) gegenüber einer oberen Fläche der ersten dielektrischen Schicht (130) weiter vertieft.
  9. Verfahren nach Anspruch 8, wobei die erste Leiterbahn (1012) und die erste leitende Schicht (122) ein gleiches leitendes Material aufweisen und wobei die erste Bondhügel-Kontaktstelle (1006) während des Ätzverfahrens eine Ätzstoppschicht bildet.
  10. Verfahren nach Anspruch 9, wobei die erste Leiterbahn (1012) und die erste leitende Schicht (122) Kupfer aufweisen, wobei die erste Bondhügel-Kontaktstelle (1006) Nickel oder Zinn aufweisen und wobei das Ätzverfahren das Verwenden eines Wasserstoffperoxid- oder Schwefelsäure-basierten chemischen Ätzmittels umfasst.
  11. Verfahren nach Anspruch 8, das nach dem Entfernen der ersten leitenden Schicht (122) weiter Folgendes umfasst: Bereitstellen eines integrierten Schaltungs-Chips (1100), der einen ersten leitenden Bondhügel (1120) aufweist; und körperliches Verbinden des leitenden Bondhügels (1120) mit der ersten Bondhügel-Kontaktstelle (1006).
  12. Verfahren nach Anspruch 8, wobei nach dem Entfernen der ersten leitenden Schicht (122) eine obere Fläche der ersten Bondhügel-Kontaktstelle (1006) im Wesentlichen plan mit der oberen Fläche der ersten dielektrischen Schicht (130) ist.
  13. Verfahren nach Anspruch 8, wobei das Ausbilden der ersten Bondhügel-Kontaktstelle (1006) Folgendes umfasst: Ausbilden einer ersten strukturierten Maskenschicht (1002) auf der ersten leitenden Schicht(122), wobei die erste strukturierte Maskenschicht (1002) eine erste Öffnung (1004) aufweist, die die erste leitende Schicht (122) freilegt; Füllen der ersten Öffnung (1004) mit einem anderen leitenden Material als das der ersten leitenden Schicht (122); und Entfernen der ersten strukturierten Maskenschicht (1002).
  14. Verfahren nach Anspruch 8, wobei das Ausbilden der ersten Bondhügel-Kontaktstelle (1006) Folgendes umfasst: Ausbilden einer zweiten strukturierten Maskenschicht (1008) auf der ersten leitenden Schicht (122) und der ersten Bondhügel-Kontaktstelle (1006), wobei die zweite strukturierte Maskenschicht (1008) eine zweite Öffnung (1010) aufweist, die die erste leitende Schicht (122) und die ersten Bondhügel-Kontaktstelle (1006) freilegt; Füllen der zweiten Öffnung (1010) mit einem gleichen leitenden Material wie das der ersten leitenden Schicht (122); und Entfernen der zweiten strukturierten Maskenschicht (1008).
  15. Verfahren nach Anspruch 8, wobei das Träger-Substrat (120) weiter eine zweite leitende Schicht (122) auf einer Seite des Kerns (120), die der ersten leitenden Schicht (122) gegenüberliegt, aufweist und wobei das Verfahren weiter Folgendes umfasst: Ausbilden einer zweiten Bondhügel-Kontaktstelle (1006) auf der zweiten leitenden Schicht (122), wobei die zweite Bondhügel-Kontaktstelle (1006) und die zweite leitende Schicht (122) verschiedene leitende Materialien aufweisen; Ausbilden einer zweiten Leiterbahn (1012), wobei die zweite Leiterbahn (1012) Folgendes aufweist: einen dritten Abschnitt auf der zweiten leitenden Schicht (122); und einen vierten Abschnitt auf der zweiten Bondhügel-Kontaktstelle (1006); Ausbilden einer zweiten dielektrischen Schicht (130) auf der zweiten leitenden Schicht (122), der zweiten Bondhügel-Kontaktstelle (1006) und der zweiten Leiterbahn (1012); Entfernen des Kerns (124); und Entfernen der zweiten leitenden Schicht (122) mittels eines Ätzverfahrens, wobei das Ätzverfahren den dritten Abschnitt der zweiten Leiterbahn (1012) gegenüber einer Oberfläche der zweiten dielektrischen Schicht (130) weiter vertieft.
  16. Verfahren, das Folgendes umfasst: Bereitstellen eines integrierten Schaltungs-Chips (1100), der mehrere leitende Bondhügel (1120) aufweist; Bereitstellen einer Vorrichtung (1000), die Folgendes aufweist: eine dielektrische Schicht (130); mehrere Bondhügel-Kontaktstellen (1006) in der dielektrischen Schicht (130); und mehrere Leiterbahnen (1012) in der dielektrischen Schicht (130), wobei die mehreren Leiterbahnen (1012) jeweils Folgendes aufweisen: einen ersten Abschnitt in der dielektrischen Schicht (130), der eine freiliegende obere Fläche aufweist, wobei die freiliegende obere Fläche gegenüber einer oberen Fläche der umgebenden dielektrischen Schicht (130) vertieft ist; und einen zweiten Abschnitt, wobei mindestens eine der Bondhügel-Kontaktstellen (1006) den zweiten Abschnitt bedeckt; und Bonden des integrierten Schaltungs-Chips (1100) und der Vorrichtung (1000), indem die mehreren leitenden Bondhügel (1120) mit den mehreren Bondhügel-Kontaktstellen (1006) körperlich verbunden werden.
  17. Verfahren nach Anspruch 16, wobei das Bereitstellen der Vorrichtung (1000) Folgendes umfasst: Ausbilden der mehreren Bondhügel-Kontaktstellen (1006) auf einer leitenden Schicht (122), wobei die mehreren Bondhügel-Kontaktstellen (1006) und die leitende Schicht (122) verschiedene leitende Materialien aufweisen; Ausbilden der mehreren Leiterbahnen (1012) auf den mehreren Bondhügel-Kontaktstellen (1006) und der leitenden Schicht (122), wobei die mehreren Leiterbahnen (1012) und die leitende Schicht (122) ein gleiches leitendes Material aufweisen; und Entfernen der leitenden Schicht (122) mittels eines Ätzverfahrens, wobei das Ätzverfahren jeden der ersten Abschnitte der mehreren Leiterbahnen (1012) von der oberen Fläche der umgebenden dielektrischen Schicht (130) weiter vertieft und wobei die mehreren Bondhügel-Kontaktstellen (1006) während des Ätzverfahrens Ätzstoppschichten bilden.
  18. Verfahren nach Anspruch 17, wobei die mehreren Bondhügel-Kontaktstellen (1006) Nickel oder Zinn aufweisen, wobei die leitende Schicht (122) und die mehreren Leiterbahnen Kupfer (1012) aufweisen und wobei das Ätzverfahren die Verwendung eines Wasserstoffperoxid- oder Schwefelsäure-basierten chemischen Ätzmittels umfasst.
  19. Verfahren nach Anspruch 16, wobei obere Flächen der mehreren Bondhügel-Kontaktstellen (1006) mindestens so hoch wie eine obere Fläche der dielektrischen Schicht (130) sind.
  20. Verfahren nach Anspruch 16, wobei das Bonden des integrierten Schaltungs-Chips (1100) und der Vorrichtung (1000) es umfasst, dass irgendwelche der mehreren leitenden Bondhügel (1120) nicht mit den ersten Abschnitten der mehreren Leiterbahnen (1012) körperlich verbunden werden.
DE102014119217.6A 2014-01-06 2014-12-19 Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren Active DE102014119217B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/148,482 2014-01-06
US14/148,482 US9275967B2 (en) 2014-01-06 2014-01-06 Protrusion bump pads for bond-on-trace processing
US14/453,858 US9418928B2 (en) 2014-01-06 2014-08-07 Protrusion bump pads for bond-on-trace processing
US14/453,858 2014-08-07

Publications (2)

Publication Number Publication Date
DE102014119217A1 DE102014119217A1 (de) 2015-07-09
DE102014119217B4 true DE102014119217B4 (de) 2022-01-13

Family

ID=53443238

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014119217.6A Active DE102014119217B4 (de) 2014-01-06 2014-12-19 Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren

Country Status (3)

Country Link
US (4) US9418928B2 (de)
DE (1) DE102014119217B4 (de)
TW (1) TWI566351B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9385100B1 (en) * 2014-03-21 2016-07-05 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with surface treatment and method of manufacture thereof
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법
KR101933408B1 (ko) * 2015-11-10 2018-12-28 삼성전기 주식회사 전자부품 패키지 및 이를 포함하는 전자기기
US20190067178A1 (en) * 2017-08-30 2019-02-28 Qualcomm Incorporated Fine pitch and spacing interconnects with reserve interconnect portion
CN112216672A (zh) * 2019-07-11 2021-01-12 苏州旭创科技有限公司 一种混合载板及其制作方法、组件和光模块
KR102696423B1 (ko) 2019-08-14 2024-08-20 삼성전자주식회사 반도체 장치
CN112397577B (zh) * 2019-08-14 2024-05-03 长鑫存储技术有限公司 半导体器件结构及其制作方法
US20220199427A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Multi-step isotropic etch patterning of thick copper layers for forming high aspect-ratio conductors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078772A1 (en) 2008-09-30 2010-04-01 Cambridge Silicon Radio Ltd. Packaging technology

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940432B2 (ja) 1995-04-27 1999-08-25 ヤマハ株式会社 半導体装置とその製造方法
JP3346985B2 (ja) 1996-06-20 2002-11-18 東芝マイクロエレクトロニクス株式会社 半導体装置
US6118180A (en) 1997-11-03 2000-09-12 Lsi Logic Corporation Semiconductor die metal layout for flip chip packaging
US6087251A (en) 1998-10-30 2000-07-11 United Microelectronics Corp. Method of fabricating a dual damascene structure
US6358831B1 (en) 1999-03-03 2002-03-19 Taiwan Semiconductor Manufacturing Company Method for forming a top interconnection level and bonding pads on an integrated circuit chip
JP3606769B2 (ja) 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
US6352916B1 (en) 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6388322B1 (en) 2001-01-17 2002-05-14 Aralight, Inc. Article comprising a mechanically compliant bump
EP1386353A2 (de) 2001-05-01 2004-02-04 Koninklijke Philips Electronics N.V. Verfahren zur herstellung von verbindungsleitungen in einer halbleitervorrichtung
US6348398B1 (en) 2001-05-04 2002-02-19 United Microelectronics Corp. Method of forming pad openings and fuse openings
JP3910379B2 (ja) * 2001-06-12 2007-04-25 インターナショナル・ビジネス・マシーンズ・コーポレーション ボール・グリッド・アレイ・モジュール用の多層基板の製造方法
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US7112524B2 (en) 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
KR101286379B1 (ko) 2003-11-10 2013-07-15 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
JP3961537B2 (ja) 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2008535225A (ja) * 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
JP4708148B2 (ja) 2005-10-07 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
JP5291917B2 (ja) 2007-11-09 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8659172B2 (en) * 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8030776B2 (en) 2009-10-07 2011-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with protective structure
US9607936B2 (en) 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
JP5544872B2 (ja) 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2011138868A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板
JP5566720B2 (ja) 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101077304B1 (ko) 2010-03-08 2011-10-26 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8127979B1 (en) 2010-09-25 2012-03-06 Intel Corporation Electrolytic depositon and via filling in coreless substrate processing
US20120098120A1 (en) 2010-10-21 2012-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Centripetal layout for low stress chip package
US8835217B2 (en) 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
US8344493B2 (en) 2011-01-06 2013-01-01 Texas Instruments Incorporated Warpage control features on the bottomside of TSV die lateral to protruding bottomside tips
US20120326299A1 (en) 2011-06-24 2012-12-27 Topacio Roden R Semiconductor chip with dual polymer film interconnect structures
US20130249076A1 (en) 2012-03-20 2013-09-26 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Duplex Plated Bump-On-Lead Pad Over Substrate for Finer Pitch Between Adjacent Traces
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US9177899B2 (en) 2012-07-31 2015-11-03 Mediatek Inc. Semiconductor package and method for fabricating base for semiconductor package
TWM462949U (zh) 2013-05-16 2013-10-01 Unimicron Technology Corp 封裝基板
US9418928B2 (en) * 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9508637B2 (en) * 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
KR102254874B1 (ko) 2014-05-30 2021-05-24 삼성전기주식회사 패키지 기판 및 패키지 기판 제조 방법
TWI570816B (zh) 2014-09-26 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
KR101706470B1 (ko) 2015-09-08 2017-02-14 앰코 테크놀로지 코리아 주식회사 표면 마감층을 갖는 반도체 디바이스 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100078772A1 (en) 2008-09-30 2010-04-01 Cambridge Silicon Radio Ltd. Packaging technology

Also Published As

Publication number Publication date
TWI566351B (zh) 2017-01-11
US9418928B2 (en) 2016-08-16
US10014270B2 (en) 2018-07-03
TW201533872A (zh) 2015-09-01
US10522495B2 (en) 2019-12-31
US20200135678A1 (en) 2020-04-30
DE102014119217A1 (de) 2015-07-09
US20150194405A1 (en) 2015-07-09
US20180323163A1 (en) 2018-11-08
US20170018521A1 (en) 2017-01-19
US10700034B2 (en) 2020-06-30

Similar Documents

Publication Publication Date Title
DE102014119217B4 (de) Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren
DE102014119230B4 (de) Gerät mit vorstehenden kontakthöckerpads für bond-auf-leitungs-prozessierung und verfahren
DE102014119203B4 (de) Vorstehende Kontakthöckerpads für Verbindung-auf-Leitungs-Prozessierung und Verfahren zur Ausbildung derselben
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102015113185B4 (de) SMD/IPD auf Gehäuse oder Vorrichtungsstruktur und Verfahren zu Ihrer Ausbildung
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
DE102012106892B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen für dreidimensionalen integrierten Schaltkreis
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102016100856B4 (de) Vertikaler Metall-Isolator-Metall-Kondensator und Herstellungsverfahren dafür
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE102013106271A1 (de) Verfahren zur Herstellung einer Chipkapselung, Verfahren zur Herstellung einer Wafer-Level-Kapselung, Chipkapselung und Wafer-Level-Kapselung
DE102022122467A1 (de) Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt
EP2572380B1 (de) Verfahren zur herstellung von chipstapeln sowie ein träger für die durchführung des verfahrens
DE102008034159A1 (de) Elektronikbauelement und Verfahren zu seiner Herstellung
DE102019118466A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102015109965B4 (de) Halbleiter-Package und Verfahren zu seiner Herstellung mittels eingebettete Chipverpackungstechnologie
DE102014118931B4 (de) Halbleitervorrichtung und Herstellungsverfahren
EP2458950A1 (de) Verfahren sowie Strukturelektrode zur Herstellung einer metallischen Leiterbahnstruktur
DE102019121636A1 (de) Verzugssteuerung von paketen unter verwendung eines eingebetteten kernrahmens
DE102010000448B4 (de) Halbleiteranordnung mit einem leitfähigen Element
DE102021100338B4 (de) Halbleiterbauelement und herstellungsverfahren
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren
DE102018119298B4 (de) Halbleiter-Packages

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final