JP5544872B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5544872B2
JP5544872B2 JP2009294180A JP2009294180A JP5544872B2 JP 5544872 B2 JP5544872 B2 JP 5544872B2 JP 2009294180 A JP2009294180 A JP 2009294180A JP 2009294180 A JP2009294180 A JP 2009294180A JP 5544872 B2 JP5544872 B2 JP 5544872B2
Authority
JP
Japan
Prior art keywords
insulating layer
film
semiconductor device
layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009294180A
Other languages
English (en)
Other versions
JP2011134942A (ja
Inventor
浩久 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009294180A priority Critical patent/JP5544872B2/ja
Priority to US12/975,961 priority patent/US8952538B2/en
Priority to CN201010620988.3A priority patent/CN102148210B/zh
Publication of JP2011134942A publication Critical patent/JP2011134942A/ja
Application granted granted Critical
Publication of JP5544872B2 publication Critical patent/JP5544872B2/ja
Priority to US14/587,521 priority patent/US9893029B2/en
Priority to US15/855,394 priority patent/US11004817B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H01L2224/11614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20101—Temperature range T<0 C, T<273.15 K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20102—Temperature range 0 C=<T<60 C, 273.15 K =<T< 333.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20103—Temperature range 60 C=<T<100 C, 333.15 K =< T< 373.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20104—Temperature range 100 C=<T<150 C, 373.15 K =< T < 423.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、再配線を有する半導体装置、及びその製造方法に関する。
半導体装置の高機能化・高集積化に伴い、半導体装置の外部接続端子の多数化・高密度化が進められている。多数且つ高密度の外部接続端子を有する半導体装置は、典型的に、当該装置の表面にアレイ状の多数の突起状の端子を有し、フリップチップ実装される。そのような半導体装置には、近年、ウェハ状態で再配線や端子を形成するウェハレベルパッケージ（ＷＬＰ）技術が採用されるに至っている。
図１に、ＷＬＰ構造を有する従来技術に係る半導体装置１００の一例を模式的に示す。図１（ａ）の断面図を参照するに、半導体装置１００は、シリコン（Ｓｉ）ウェハ等を有する半導体基板１２０を有する。半導体基板１２０には、大規模集積回路（ＬＳＩ）を構成するトランジスタ等が形成されている。半導体基板１２０の表面には、ＬＳＩ端子１２１と、該端子１２１に位置整合された開口を有する窒化シリコン（ＳｉＮ）等の絶縁層１２２とが形成されている。絶縁層１２２上には、やはりＬＳＩ端子１２１に位置整合された開口を有する第１の絶縁樹脂層１３１が形成されている。第１の絶縁樹脂層１３１上に銅（Ｃｕ）を有する再配線１４０が形成されるとともに、第１の絶縁樹脂層１３１の開口内に充填されたＣｕにより導電性ビア１３５が形成されている。さらに、第１の絶縁樹脂層１３１及び再配線１４０上に第２の絶縁樹脂層１３２が形成されている。第２の絶縁樹脂層１３２は、半導体装置１００の外部接続端子が形成される位置に、再配線１４０を露出させる開口を有し、外部接続端子としてのはんだバンプ１５５と再配線１４０との電気接続を可能にしている。はんだバンプ１５５は、バリアメタル等として作用し得るバンプ下金属（アンダーバンプメタル；ＵＢＭ）１５０を介して再配線１４０と電気的に接続されることもある。斯くして、ＬＳＩ端子１２１は再配線１４０を介してはんだバンプ１５５に電気的に接続されている。
図１（ｂ）は、半導体装置１００の再配線１４０及びはんだバンプ１５５のレイアウトの一例を示している。なお、図１（ｂ）は、図１（ａ）に示した構成要素のうち、半導体基板１２０、再配線１４０及びはんだバンプ１５５のみを示している。
再配線１４０は、典型的に、半導体基板表面の周縁部付近に形成された多数のＬＳＩ端子（１２１）の各々を、半導体装置１００の頂面に分布された多数のはんだバンプ１５５の対応する１つに接続する。そのため、少なくとも該頂面の中央付近に位置するはんだバンプ１５５に対して、再配線１４０は、ＬＳＩ端子１２１上に位置する第１ランド部１４０ａと、はんだバンプ１５５の下に位置する第２ランド部１４０ｂと、それらの間に延在する配線部１４０ｃとを有する。中央付近に位置するはんだバンプ１５５の第２ランド部１４０ｂを周縁付近の対応する第１ランド部１４０ａに接続する配線部１４０ｃは、他の第２ランド部１４０ｂ同士の間を通るように引き回される必要がある。
図１（ｂ）に示した例における外部接続端子１５５の数は５×５＝２５ピンであるが、現状でも１００ピン近いものが存在しており、将来的には例えば４００ピンといった非常に多数の外部接続端子が必要になると予想される。このような多ピン化を実現する一般的な手法は、配線部１４０ｃの幅とその間隔（間隙幅）との和である配線ピッチを小さくし、第２ランド部１４０ｂの隣接対の間に、より多くの配線部１４０ｃを通すものである。しかしながら、配線ピッチの縮小には配線間の絶縁信頼性などに関する設計ルール上の制約があり、この手法には限界がある。
多ピン化を実現する他の手法として、ＵＢＭ１５０の形状を第２ランド部１４０ｂと接触する部分を縮小するように変更することで第２ランド部１４０ｂを小径化することが考えられる。この手法は、該小径化により空いたＵＢＭ下のスペースに、該ＵＢＭに接続されない再配線１４０を通すものであり、第２ランド部１４０ｂの隣接対の間に、より多くの再配線１４０を通すことを可能にする。
特開２００２−１９８３７４号公報 特開２００８−１３５４８６号公報
半導体装置の多ピン化に対応するために再配線のランド部を縮小し、ＵＢＭの下方に、該ＵＢＭに接続されない再配線を形成する手法は、しかしながら、以下の問題を有する。
ここでは、図１の半導体装置１００において、ＵＢＭ１５０の下方に、該ＵＢＭに接続されない更なる再配線を形成する場合について説明する。先ず、はんだバンプ１５５を形成するためのリフロー工程における冷却時に、ＵＢＭ１５０が収縮し、それによる収縮応力によって第２の絶縁樹脂層１３２が引っ張られて再配線１４０から剥離することがある。この問題は、ＵＢＭ１５０が例えばニッケル（Ｎｉ）等の再結晶化時の収縮が大きい金属を含む場合、より顕著に現れ得る。Ｎｉの微細結晶においては、通常、２００℃以上の温度で再結晶化が生じる。また、はんだバンプ１５５の形成時や半導体装置１００の配線基板への実装時のリフローにおいて、はんだバンプ１５５にせん断応力が発生し、やはり第２の絶縁樹脂層１３２が引っ張られて再配線１４０から剥離し得る。さらに、第２の絶縁樹脂層１３２を介して対向するＵＢＭ１５０とその下方の更なる再配線１４０との間で、電気的なショートが発生する虞がある。
これらの問題は何れも、半導体装置の再配線部の信頼性を低下させ得るものである。故に、再配線を有する半導体装置において、再配線部の信頼性低下を抑制しながら、半導体装置の多端子化を可能とし得る再配線技術が望まれる。
一観点によれば、複数の電極パッドを有する集積回路と、複数のはんだバンプと、上記複数の電極パッドを上記複数のはんだバンプに接続する複数の再配線を有する半導体装置が提供される。当該半導体装置は、集積回路上に形成された第１の絶縁層と、上記複数の再配線及び第１の絶縁層の上に形成され、上記複数の再配線の各々の一部上に開口を有する第２の絶縁層とを有する。当該半導体装置は更に、第２の絶縁層の開口内及びその周囲の第２の絶縁層上に形成され、上記複数の再配線に電気的に接続された複数の金属膜を有し、はんだバンプはこの金属膜上に形成されている。再配線は、第２の絶縁層との接合面の少なくとも一部において１００ｎｍ以上の中心線平均粗さを有し、且つはんだバンプは、該はんだバンプに電気的に接続されない再配線に跨っている。
他の一観点によれば、複数の電極パッドを有する集積回路と、複数のはんだバンプと、上記複数の電極パッドを上記複数のはんだバンプに接続する複数の再配線を有する半導体装置の製造方法が提供される。当該方法は、集積回路上に、電極パッド上に第１の開口を有する第１の絶縁層を形成する工程と、第１の絶縁層上に、上記複数の電極パッドに電気的に接続された複数の再配線を有する再配線層を形成する工程とを有する。再配線層は、その表面の少なくとも一部が１００ｎｍ以上の中心線平均粗さを有するように形成される。当該方法はまた、再配線層及び第１の絶縁層の上に、上記複数の再配線の各々の一部上に第２の開口を有する第２の絶縁層を形成する工程と、第２の開口内及びその周囲の第２の絶縁層上に、再配線層に電気的に接続された複数の金属膜を形成する工程とを有する。当該方法は更に、上記複数の金属膜上に複数のはんだバンプを形成する工程を有し、少なくとも一部のはんだバンプの各々は、該はんだバンプに電気的に接続されない再配線層の再配線に跨るように形成される。
再配線とその上の絶縁層との間の密着性を高めて再配線部での剥離を抑制しながら、外部接続端子に接続される再配線のランド部を小径化し、隣接し合う該ランド部間に、より多くの再配線を設けるためのスペースを確保することができる。
従来技術に係る半導体装置を例示する図である。 一実施形態に従った半導体装置を示す図である。 図２の半導体装置の製造方法の一例を示す断面図である。 図２の半導体装置の製造方法の一例を示す断面図である。 図２の半導体装置の製造方法の一例を示す断面図である。 図２の半導体装置の一変形例を示す図である。 図２の半導体装置の他の一変形例を示す図である。
以下、図面を参照しながら実施形態について詳細に説明する。なお、図面において、種々の構成要素は必ずしも同一の尺度で描かれていない。また、図面全体を通して、同一あるいは対応する構成要素には同一あるいは類似の参照符号を付する。
先ず、図２を参照して、一実施形態に係る半導体装置１０の概略構成を説明する。図２（ａ）は、半導体装置１０の一部を概略的に示す上面図であり、図２（ｂ）は、図２（ａ）の直線Ｂ−Ｂ’における断面図を示している。
半導体装置１０は、半導体基板２０、第１及び第２の絶縁層３１及び３２、絶縁層３１を貫通する導電性ビア３５、再配線層４０、バンプ下金属（ＵＢＭ）を構成する金属膜５０、及びはんだバンプ５５を有している。なお、図２（ａ）においては、基板２０上での再配線層４０及びはんだバンプ５５のレイアウトを容易に理解できるよう、半導体装置１０が有するその他の構成要素を省略している。
半導体基板２０は、例えばＳｉウェハ又はＳＯＩウェハであり、その表面付近にＬＳＩ等の半導体集積回路を有する。なお、本明細書において、用語“半導体基板”は、半導体ウェハ自体のみでなく、それに形成された集積回路や、典型的に多層配線を有する配線構造をも含むものとしても使用される。半導体基板２０の表面には、集積回路の電極パッド２１、及び最上層の絶縁保護膜２２が形成されている。典型的に、電極パッド２１は例えばアルミニウム（Ａｌ）等の金属を有し、絶縁保護膜２２は例えば窒化シリコン（ＳｉＮ）等の無機物を有する。絶縁保護膜２２は、電極パッド２１を露出させる開口を有する。図２（ｂ）には１つの電極パッド２１のみが示されているが、半導体基板２０の表面には多数の電極パッド２１が形成される。それら多数の電極パッド２１は、例えば、図１（ｂ）に示した再配線の第１ランド部１４０ａのように、半導体基板２０の周縁部に沿って配置され得る。しかしながら、一部の電極パッド２１が半導体基板２０の中央部に配置される等、その他のレイアウトで配置されてもよい。
はんだバンプ５５は半導体装置１０の外部接続端子である。はんだバンプ５５は、例えば電子機器のマザーボード等の配線基板上への半導体装置１０のフリップチップ実装により、配線基板の接続パッドに接続され得る。また、半導体装置１０が他の半導体装置上にチップ・オン・チップ構成で実装される場合、はんだバンプ５５は該他の半導体装置の接続パッドに接続され得る。図２においては２つのはんだバンプ５５のみが示されているが、半導体装置１０は、典型的に、その表面全体にアレイ状に配置された多数のはんだバンプ５５を有する。はんだバンプ５５は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系及びＳｎ−Ａｇ−Ｃｕ系などの如何なる好適なはんだ材料を有していてもよい。
なお、２つの半導体装置がチップ・オン・チップ実装される場合、一方の半導体装置をここで説明する半導体装置１０の構造とし、他方を半導体装置１０からはんだバンプ５５を除去した構造としてもよい。
再配線層４０は、複数の電極パッド２１の各々を複数のはんだバンプ５５の対応する１つに電気的に接続する複数の再配線を有する（以下、再配線層を構成する複数の再配線の各々も参照符号４０にて指し示す）。なお、２つ以上の電極パッドを１つのはんだバンプに接続する再配線や、１つの電極パッドを２つ以上のはんだバンプに接続する再配線が存在していてもよい。各再配線４０は、集積回路の電極パッド２１に接続される第１ランド部４０ａと、はんだバンプ５５に接続される第２ランド部４０ｂと、ランド部４０ａと４０ｂとを接続する配線部４０ｃとを有する。
再配線層４０は、第１の絶縁層３１と第２の絶縁層３２との間に形成されている。第１ランド部４０ａは、第１の絶縁層３１の開口内に設けられた導電性ビア３５を介して集積回路の電極パッド２１に電気的に接続されている。また、第２ランド部４０ｂは、第２の絶縁層３２の開口内に設けられた金属（ＵＢＭ）膜５０を介してはんだバンプ５５に電気的に接続されている。
ＵＢＭ膜５０は、はんだバンプ５５と再配線層４０との接続部のバリアメタル等として作用する。ＵＢＭ膜５０はまた、第２の絶縁層３２の開口内からその周囲の第２の絶縁層３２上まで延在し、該開口より大きいはんだバンプ５５を形成することを可能にしている。換言すれば、ＵＢＭ膜５０は、はんだバンプ５５を、該バンプの径より小さい径を有する再配線の第２ランド部４０ｂに接続することを可能にしている。故に、はんだバンプ５５に接続される第２ランド部４０ｂが小型化され、ＵＢＭ膜５０及びはんだバンプ５５の下方に、該バンプに接続されない再配線４０（典型的には配線部４０ｃ）を通す空間が作り出されている。
例えば、はんだバンプ５５及びＵＢＭ膜５０のピッチを３００μｍ、ＵＢＭ膜５０の直径を１５０μｍ、再配線４０のピッチを３０μｍ（Ｌ／Ｓ＝１５μｍ／１５μｍ）と仮定する。仮に、再配線の第２ランド部４０ｂの径がＵＢＭ膜５０の径と同等の約１５０μｍである場合、ＵＢＭ膜５０の下に更なる再配線４０を通すことができない。その場合、隣接し合う第２ランド部４０ｂの間の約１５０μｍのスペースに配置することができる再配線４０は４本のみである。それに対し、再配線４０の第２ランド部４０ｂの直径を１００μｍとし、それと同等以下の径でＵＢＭ膜５０と第２ランド部４０ｂとを接続することにより、隣接し合う第２ランド部４０ｂの間の２００μｍのスペースに、再配線４０を６本通すことができる。
このように、１つのＵＢＭ膜５０又ははんだバンプ５５の下に複数の再配線４０を形成すること、換言すれば、１つのはんだバンプ５５が複数の再配線に跨がる構成にすることにより、はんだバンプ５５のアレイの行・列数の増加すなわち多ピン化が可能になる。
なお、図２に示した２つのＵＢＭ膜５０及び２つのはんだバンプ５５は何れも複数の再配線４０に跨っている。しかしながら、半導体装置におけるＬＳＩ端子及びはんだバンプの全体レイアウトや、半導体装置上での各ＵＢＭ膜及びはんだバンプの位置などに応じて、一部のＵＢＭ膜及びはんだバンプは、自身に接続されない再配線を跨がないものであってもよい。
続いて、なおも図２を参照して、半導体装置１０の再配線層４０、ＵＢＭ膜５０、並びに第１及び第２の絶縁層３１及び３２を更に詳細に説明する。
再配線層４０は好ましくは、第１の絶縁層３１上に形成された第１導電層４１と、第１導電層４１上に形成された第２導電層４２とを有する。好適な一例において、第２導電層４２は、低抵抗率を有する金属として広く使用されているＣｕを有し、例えば電解めっき法によって１μｍ−７μｍの厚さに形成される。第１導電層４１は、Ｃｕの拡散バリアとして作用する金属を有し、好ましくは更に再配線４０の第１の絶縁層３１への密着性を向上させる金属を有する。第１導電層４１は例えば、チタン（Ｔｉ）又はクロム（Ｃｒ）を有し、スパッタ法によって０．１μｍ−０．５μｍの厚さに形成される。第１導電層４１は、より好ましくは、Ｔｉ又はＣｒ膜上に更に、例えば０．１μｍ厚の、スパッタ法によるＣｕ膜を有する。スパッタＣｕ膜は、めっきＣｕ膜（第２導電層４２）より、Ｔｉ又はＣｒ膜との密着性に優れるからである。第１導電層４１は、スパッタ膜に限定されず、例えばＣＶＤ膜など、その他の方法で形成された膜であってもよい。
第２導電層４２は、第２の絶縁層３２との接合面の少なくとも一部において、１００ｎｍ以上、例えば１５０ｎｍ又は２００ｎｍ程度、の中心線平均粗さ（Ｒａ）を有するように形成されている。表１及び表２は、第２導電層４２のＲａをおよそ１００ｎｍとしたときの効果を、Ｒａ〜４０ｎｍの場合と比較して示している。ここでは、はんだバンプ５５の形成後すなわち半導体装置１０の完成後と配線基板へのリフロー実装後とに、剥離状態の断面観察（表１）及び密着強度測定（表２）を行った。なお、表１は母数を２０としたときの剥離発生サンプル数を示し、表２は母数を５としたときの平均密着強度を示している。表１及び表２が示すように、はんだバンプ形成後の段階においては、Ｒａが４０ｎｍと１００ｎｍとの間で有意差は見られず、ともに剥離なく、約１．７Ｎの平均密着強度を得ることができた。すなわち、４０ｎｍ以上のＲａを設けることにより、半導体装置１０単独での再配線部の密着性を確保することができた。しかしながら、リフローによる配線基板への実装後において有意差が観測された。Ｒａ〜４０ｎｍの場合、３サンプルにて剥離が発生し、平均密着強度も約１．２Ｎまで低下した。一方、Ｒａ〜１００ｎｍの場合には、剥離サンプルは観察されず、約１．６Ｎという十分な密着強度を確保することができた。
Figure 0005544872
Figure 0005544872
このように、第２導電層４２をそのＲａが１００ｎｍ以上となるように形成することにより、再配線４０と第２の絶縁層３２との間にアンカー効果を生じさせ、実装後においてもこれらの層の間での剥離の発生を抑制することができる。Ｒａの好適範囲は、十分なアンカー効果の観点からは特に上限はなく、１００ｎｍ以上であればよいが、過大なＲａは上に位置する第２の絶縁層３２の絶縁破壊やクラックの発生の原因となり得るため、現実的には５００ｎｍ以下とすることが好ましい。
また、再配線層４０において、第１導電層４１のパターンは第２導電層４２のパターンより小さく形成されている。第１導電層を第２導電層パターンの内側方向に後退させたアンダーカット領域４４を設けることにより、第２の絶縁層３２として塗布した絶縁材料を該領域４４に回り込ませ、再配線４０と第２の絶縁層３２との間のアンカー効果を増大させることができる。例えば２μｍ程度の後退量のアンダーカット領域４４を形成することにより、アンカー効果を有意に高め、これらの層の間での剥離の発生を抑制し得る。
ＵＢＭ膜５０は、例えば、図示のように、第２の絶縁層３２側からはんだバンプ５５側に向かって第１乃至第３の導電膜５１、５２及び５３を有していてもよい。第１導電膜５１は、例えばＴｉ又はＣｒ等の、バリア性及び第２の絶縁層３２との密着性に優れた金属を有し、例えばスパッタ法によって０．１μｍ−０．５μｍの厚さに形成される。第２導電膜５２は、例えば、Ｔｉ又はＣｒ膜５１との密着性に優れた、スパッタ法又はＣＶＤ法によるＣｕ膜であり、例えば０．１μｍ−０．５μｍの厚さに形成される。これら第１及び第２の導電膜５１及び５２は、再配線層４０の第１導電層４１と同一の材料で形成してもよい。第３導電膜５３は、例えば、はんだバンプ５５のはんだとの濡れ性に優れたＮｉ膜であり、電解めっき法によって例えば１μｍ−５μｍの厚さに形成され得る。
特に第３導電膜５３をＮｉ膜とする場合において、第２導電膜５２として１μｍ以上の厚さのＣｕ膜を形成することが好ましい。Ｃｕ膜５２は、ヤング率が比較的高く、好ましくは１μｍ以上の厚さに形成することにより、Ｎｉ膜５３の再結晶化などによる収縮応力を自身の変形により吸収する効果を有する。また、Ｎｉ膜の再結晶化の影響自体を回避し得るよう、第３導電膜５３をめっきＣｕ膜としてもよい。
第１の絶縁層３１は例えば２μｍ−７μｍの厚さを有し、第２の絶縁層３２は、再配線層４０の厚さに依存するが、例えば３μｍ−１０μｍの厚さを有する。好ましくは、第２の絶縁層３２は、再配線４０上で３μｍ以上の厚さを有する。それにより、再配線４０とＵＢＭ膜５０とが３μｍ以上離隔されるので、ＵＢＭ膜５０とその下に形成された、該ＵＢＭ膜に接続されない再配線４０との間での電気的なショートが抑制される。また、第２の絶縁層３２が３μｍ以上の膜厚を有することにより、ＵＢＭ膜５０及び／又ははんだバンプ５５の熱収縮による応力を第２の絶縁層３２内で緩衝し、第２の絶縁層３２と再配線４０との界面に印加される応力を低減することができる。
第１及び第２の絶縁層３１及び３２は、好ましくは同一の材料を有するが、異なる材料を有することも可能である。第１及び第２の絶縁層３１及び３２は、典型的に、例えばポリイミド又はフェノール樹脂などの絶縁樹脂とし得る。
一例において、第２の絶縁層３２は、３００℃以下、より好ましくは２００℃以下の温度でキュア可能な絶縁樹脂を有する。第２の絶縁層３２に低温キュア可能な樹脂を用いることは以下の利点を有する。第１に、第２の絶縁樹脂層３２のキュア時の膨張・収縮により第２の絶縁樹脂層３２と配線層４０との間に応力が残留するが、低温キュアにより残留応力を低減し、これらの間での剥離を抑制することができる。第２に、第２の絶縁樹脂層３２のキュアにより第２の絶縁樹脂層３２は膜厚が減少される所謂“膜減り”を生ずるが、低温キュアにより膜減り量を低減し得る。それにより、再配線４０表面の突起部上での第２の絶縁層３２のクラックや電気的ショートの発生を抑制することができる。このような低温キュア可能な絶縁樹脂としてフェノール樹脂を挙げることができる。例えば、ＪＳＲ社から入手可能なＷＰＲシリーズは２００℃以下でキュア可能である。また、第２の絶縁樹脂層３２を、例えばフェノール樹脂にゴム材料などの高弾性材料を混入した複合材料とすることにより、該絶縁層３２の応力吸収作用を高め、該絶縁層３２と再配線４０との界面に印加される応力を更に低減してもよい。
他の一例において、第２の絶縁層３２は、Ｃｕとの密着性に優れるポリイミドを有していてもよい。
次に、図３−５を参照して、図２に示した半導体装置１０の製造方法を説明する。
先ず、図３（ａ）に示すように、半導体基板２０の表面に、電極パッド２１を露出させる開口２６を有する絶縁膜２２を形成する。半導体基板２０にはＬＳＩ等の半導体集積回路が形成されており、その頂部の電極パッド２１は例えばＡｌパッドである。絶縁膜２２は、例えばＳｉＮ等の無機物を有し、半導体基板２０の全面に例えば５μｍの厚さで堆積され、その後、フォトリソグラフィによって開口２６が形成される。
次いで、図３（ｂ）に示すように、電極パッド２１上に開口３６を有する第１の絶縁層３１を形成し、第１の絶縁層３１上及び開口３６内に導電層４１’を成膜する。例えば、ポリイミド又はフェノール樹脂などの絶縁樹脂を有する絶縁膜がスピンコーティングによって成膜され、フォトリソグラフィによって開口３６が形成される。あるいは、開口３６を有する絶縁層３１が印刷法によって形成される。導電層４１’の形成は、例えば、Ｔｉ又はＣｒ膜をスパッタ法によって０．１μｍ−０．５μｍの厚さに成膜した後、Ｃｕ膜をスパッタ法によって０．１μｍの厚さに成膜することによって行われる。このように積層された導電層４１’により、下地の第１の絶縁層３１と上に形成されるめっき膜とのそれぞれに対する導電層４１’の密着性を向上させ得る。なお、スパッタ法に代えてＣＶＤ法を用いることも可能である。
次いで、図３（ｃ）に示すように、レジストパターン４６の形成後、例えばめっきＣｕ膜４２を５μｍの厚さに形成する。このめっき工程は好ましくは、めっき膜の表面の制御性を向上し得るよう、周期的に電流を反転させるＰＰＲ（Pulse Periodic Reverse）法を用いる。また、このめっき工程は好ましくは、Ｃｕ膜４２の表面を粗面に制御するよう、めっき浴に添加剤を付加することを含む。例えば、硫酸銅水溶液に添加剤として塩素（Ｃｌ）及び／又はポリアクリルアミド（ＰＡＡ）等を混入する。ＰＰＲ法におけるレシピの一例を表３に示す。
Figure 0005544872
このように添加剤の濃度を適正範囲に管理することにより、Ｃｕ膜４２の表面の中心線平均粗さ（Ｒａ）を１００ｎｍ以上、例えば１５０ｎｍ又は２００ｎｍにすることができる。１００ｎｍ以上のＲａを有するＣｕ膜４２は、後に形成される第２の絶縁層がＣｕ膜４２上から剥離することを抑制するのに十分なアンカー効果を発揮する。
続いて、図４（ａ）に示すように、レジストパターン４６の剥離後、Ｃｕ膜４２をマスクとして導電層４１’をエッチングする。これにより、第１導電層４１及び第２導電層４２を有する複数の再配線４０と、再配線４０（第１ランド部４０ａ）を電極パッド２１に接続する導電性ビア３５とが形成される。例えば、導電層４１’がＴｉ／Ｃｕ膜である場合、Ｃｕ膜に対するエッチャントとして酢酸又はアンモニアと過酸化水素との混合溶液を用い、Ｔｉ膜に対するエッチャントとしてフッ酸を用い得る。このとき、少なくともＴｉ膜のエッチングにおいて、Ｔｉ膜４１をＣｕ膜４２のパターンの内側に後退させたアンダーカット領域４４を形成するようにオーバーエッチングすることが好ましい。アンダーカット領域の幅、すなわち、Ｔｉ膜パターン４１のＣｕ膜パターン４２に対する後退量は、例えば２μｍとし得る。このような幅のアンダーカット領域４４により、後に形成される第２の絶縁層が再配線４０から剥離することを抑制するアンカー効果を得ることができる。
なお、Ｃｕ膜４２の粗面加工は、上述のめっき液中の添加剤の濃度管理に加えて、あるいは代えて、図４（ａ）に示した工程中にその他の化学的処理によって行ってもよい。例えば、レジストパターン４６の剥離後にそのような化学的処理を行うことにより、Ｃｕ膜４２の側面のＲａをも増大させ得る。
次いで、図４（ｂ）に示すように、再配線４０の第２ランド部４０ｂ上に開口３７を有する第２の絶縁層３２を形成する。例えば、第１の絶縁層３１と同じポリイミド又はフェノール樹脂などの絶縁樹脂を有する第２の絶縁層３２がスピンコーティングによって成膜され、フォトリソグラフィによって開口３７が形成される。第２の絶縁層３２は、好ましくは再配線４０上で３μｍ以上の厚さを有するように形成される。例えば、再配線４０が上述のように０．１μｍ−０．５μｍのスパッタＴｉ又はＣｒ膜と、０．１μｍのスパッタＣｕ膜と、５μｍのめっきＣｕ膜を有する場合、第２の絶縁層３２は１０μｍの厚さに形成され得る。第２の絶縁層３２は、上述のように、残留応力及び／又は膜減りの低減の観点から、３００℃以下、より好ましくは２００℃以下の温度でキュア可能な絶縁樹脂を有する。
次いで、図４（ｃ）に示すように、第２の絶縁層３２のキュア後、導電膜５１’及び５２’を成膜する。導電膜５１’及び５２’は、一例において、再配線４０の第１導電層４１と同様に、それぞれ、スパッタ法によるＴｉ又はＣｒ膜５１’及びＣｕ膜５２’とし得る。特に、導電膜５２’上にＮｉ膜が形成される場合、Ｎｉ膜の収縮応力を吸収し得るように、導電膜５２’は１μｍ以上の厚さを有するＣｕ膜とすることが好ましい。
続いて、図５（ａ）に示すように、レジストパターン５６の形成後、電解めっき法によって導電膜５３及びはんだ５５’を形成する。導電膜５３’はＮｉ膜とし得る。他の一例において、導電膜５３’は、該膜自体の熱収縮による第２の絶縁層３２への影響を低減し得るよう、Ｎｉ膜に代えてＣｕ膜としてもよい。
次いで、図５（ｂ）に示すよう、レジストパターン５６の剥離後、露出された導電膜５２’及び５１’をエッチングによって除去する。それにより、導電膜５１、５２及び５３を有するＵＢＭ膜５０が形作られる。
最後に、図５（ｃ）に示すように、はんだリフローにより、はんだ５５’からはんだバンプ５５を形成する。以上により、図２に示した半導体装置１０の形成が完了する。
なお、図５（ａ）のはんだ５５’の形成及び図５（ｃ）のはんだリフローの工程を省略することにより、チップ・オン・チップ実装にて他の半導体装置のはんだバンプに接続される外部接続パッド（５０）を有する半導体装置を製造することができる。
次に、図６及び図７を参照して、図２に示した半導体装置１０の変形例を説明する。ここでは、半導体装置１０と共通する事項の説明は省略あるいは簡略化する。
図６は、一変形例に係る半導体装置１０’を示している。図６（ａ）は、半導体装置１０’の一部を概略的に示す上面図であり、図６（ｂ）は、図６（ａ）の直線Ｂ−Ｂ’における断面図を示している。
半導体装置１０’は、半導体装置１０と比較して一層多くの再配線４０に跨るＵＢＭ膜６０及びはんだバンプ６５を有している。このように、ＵＢＭ膜６０及び／又ははんだバンプ６５の下に延在する、該ＵＢＭ膜及び／又ははんだバンプに電気的に接続されない再配線４０の数は特に限定されるものではない。ＵＢＭ膜６０は第１乃至第３の導電膜６１、６２及び６３を有している。導電膜６１、６２及び６３の材料は、それぞれ、半導体装置１０の導電膜５１、５２及び５３と同様とし得る。
なお、図６の半導体装置１０’においては、ＵＢＭ膜６０及びはんだバンプ６５がそれぞれ半導体装置１０のＵＢＭ膜５０及びはんだバンプ５５を大径化したものであるかのように図示した。しかしながら、半導体装置１０’は半導体装置１０に対して、ＵＢＭ膜及びはんだバンプの大きさは同等あるいはそれより小さいものとし且つ再配線ピッチを縮小したものと見なしてもよい。
図７は、他の一変形例に係る半導体装置１０”を示している。図７（ａ）は、半導体装置１０”の一部を概略的に示す上面図であり、図７（ｂ）は、図７（ａ）の直線Ｂ−Ｂ’における断面図を示している。
半導体装置１０”は、図２に示した半導体装置１０のＵＢＭ膜５０に代えて、ＵＢＭ膜７０を有している。ＵＢＭ膜７０は第１乃至第３の導電膜７１、７２及び７３を有しており、導電膜７１、７２及び７３の材料は、それぞれ、半導体装置１０の導電膜５１、５２及び５３と同様とし得る。半導体装置１０”は、ＵＢＭ膜７０と再配線の第２ランド部４０ｂとの接続部において、配線基板などに用いられることがある所謂ＮＳＭＤ（非はんだマスク定義）パッドのような構成を有している。具体的には、第２の絶縁層３２に外部接続端子を設けるための開口を形成するとき、該開口は、再配線の第２ランド部４０ｂ上と、該第２ランド部に覆われていない隣接する第１の絶縁層３１の部分に跨って形成される。すなわち、該開口は第２ランド部４０ｂの少なくとも１つの側面をも露出させるように形成される。それにより、ＵＢＭ膜７０は該第２ランド部４０ｂに該少なくとも１つの側面においても接合されている。
故に、再配線の第２ランド部４０ｂを縮小した場合にも、第２ランド部４０ｂとＵＢＭ膜７０との接合強度を高めることができる。また、第２ランド部４０ｂを更に縮小すること、例えば、第２ランド部４０ｂを配線部４０ｃと同一の幅とすることが可能であり、ＵＢＭ膜７０の下方に更なる再配線４０を通すスペースを作り出し得る。
なお、図７（ｂ）においては、ＵＢＭ膜７０の各導電膜の形状を、図２（ｂ）のＵＢＭ膜５０の各導電膜に対し、第２及び第３の導電膜の形状を維持し、最下層の導電膜の形状のみを変更して示している。しかしながら、ＵＢＭ膜７０の各導電膜の形状はこの限りではなく、再配線４０（特に、第２ランド部４０ｂ）の幅や第２の絶縁層３２に形成される開口の大きさに応じて、第２及び第３の導電膜７２及び７３、更にははんだバンプ５５の形状も変化し得る。
以上、実施形態について詳述したが、本発明は特定の実施形態に限定されるものではなく、特許請求の範囲に記載された要旨の範囲内において、種々の変形及び変更が可能である。
以上の説明に関し、更に以下の付記を開示する。
（付記１）
複数の電極パッドを有する集積回路と、
前記集積回路上に形成された第１の絶縁層と、
前記第１の絶縁層上に形成され、前記複数の電極パッドに電気的に接続された複数の再配線を有する再配線層と、
前記再配線層及び前記第１の絶縁層の上に形成され、前記複数の再配線の各々の一部上に開口を有する第２の絶縁層と、
各々が前記開口内及びその周囲の前記第２の絶縁層上に形成され且つ前記再配線層に電気的に接続された複数の金属膜と、
前記複数の金属膜上に形成された複数のはんだバンプと、を有し、
前記再配線層は、前記第２の絶縁層との接合面の少なくとも一部において１００ｎｍ以上の中心線平均粗さを有し、且つ前記複数のはんだバンプの少なくとも一部の各々が、該はんだバンプに電気的に接続されない前記再配線層の再配線に跨る、
ことを特徴とする半導体装置。
（付記２）
前記再配線層は、前記第１の絶縁層上に形成された第１導電層と、該第１導電層上に形成された第２導電層とを有し、前記複数の再配線の各々において、前記第１導電層のパターンの大きさは前記第２導電層のそれより小さい、ことを特徴とする付記１に記載の半導体装置。
（付記３）
複数の電極パッドを有する集積回路と、
前記集積回路上に形成された第１の絶縁層と、
前記第１の絶縁層上に形成され、前記複数の電極パッドに電気的に接続された複数の配線を有する再配線層と、
前記再配線層及び前記第１の絶縁樹脂層の上に形成され、前記複数の配線の各々の一部上に開口を有する第２の絶縁層と、
各々が前記開口内及びその周囲の前記第２の絶縁層上に形成され且つ前記再配線層に電気的に接続された複数の金属膜と、を有し、
前記再配線層は、前記第２の絶縁層との接合面の少なくとも一部において１００ｎｍ以上の中心線平均粗さを有し、且つ前記複数の金属膜の少なくとも一部の各々が、該金属膜に電気的に接続されない前記再配線層の再配線に跨る、
ことを特徴とする半導体装置。
（付記４）
前記再配線層は、前記第１の絶縁層上に形成された第１導電層と、該第１導電層上に形成された第２導電層とを有し、前記複数の再配線の各々において、前記第１導電層のパターンの大きさは前記第２導電層のそれより小さい、ことを特徴とする付記３に記載の半導体装置。
（付記５）
前記金属膜はＮｉ膜を含むことを特徴とする付記１乃至４の何れか一に記載の半導体装置。
（付記６）
前記金属膜はＣｕ膜及び該Ｃｕ膜上のＮｉ膜を含み、該Ｃｕ膜は１μｍ以上の厚さを有する、ことを特徴とする付記１乃至５の何れか一に記載の半導体装置。
（付記７）
前記第２の絶縁層はフェノール樹脂を有することを特徴とする付記１乃至６の何れか一に記載の半導体装置。
（付記８）
前記フェノール樹脂はゴム材料を含有することを特徴とする付記７に記載の半導体装置。
（付記９）
前記第２の絶縁層は前記再配線層上で３μｍ以上の厚さを有することを特徴とする付記１乃至８の何れか一に記載の半導体装置。
（付記１０）
前記第２の絶縁層の前記開口は、前記複数の再配線の各々の一部上と、該一部の周囲の、前記複数の再配線により覆われていない前記第１の絶縁層の一部上とに跨って形成されている、ことを特徴とする付記１乃至８の何れか一に記載の半導体装置。
（付記１１）
複数の電極パッドを有する集積回路上に、前記電極パッド上に第１の開口を有する第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、前記複数の電極パッドに電気的に接続された複数の再配線を有する再配線層を形成する工程であり、該再配線層の表面の少なくとも一部が１００ｎｍ以上の中心線平均粗さを有するように再配線層を形成する工程と、
前記再配線層及び前記第１の絶縁層の上に、前記複数の再配線の各々の一部上に第２の開口を有する第２の絶縁層を形成する工程と、
前記第２の開口内及びその周囲の前記第２の絶縁層上に、前記再配線層に電気的に接続された複数の金属膜を形成する工程と、
前記複数の金属膜上に複数のはんだバンプを形成する工程であり、少なくとも一部のはんだバンプの各々が該はんだバンプに電気的に接続されない前記再配線層の再配線に跨るように複数のはんだバンプを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
複数の電極パッドを有する集積回路上に、前記電極パッド上に第１の開口を有する第１の絶縁層を形成する工程と、
前記第１の絶縁層上に、前記複数の電極パッドに電気的に接続された複数の再配線を有する再配線層を形成する工程であり、該再配線層の表面の少なくとも一部が１００ｎｍ以上の中心線平均粗さを有するように再配線層を形成する工程と、
前記再配線層及び前記第１の絶縁層の上に、前記複数の再配線の各々の一部上に第２の開口を有する第２の絶縁層を形成する工程と、
前記第２の開口内及びその周囲の前記第２の絶縁層上に、前記再配線層に電気的に接続された複数の金属膜を形成する工程であり、少なくとも一部の金属膜の各々が該金属膜に電気的に接続されない前記再配線層の再配線に跨るように複数の金属膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
前記再配線層は、前記第１の絶縁層上に形成された第１導電層と、該第１導電層上に形成された第２導電層とを有し、
前記再配線層を形成する工程は、
パターン形成された前記第２導電層をマスクとしたエッチングにより、前記複数の再配線の各々において前記第１導電層のパターンの大きさが前記第２導電層のそれより小さくなるように、前記第１導電層をパターニングする工程を有する、
ことを特徴とする付記１１又は１２に記載の半導体装置の製造方法。
（付記１４）
前記再配線層は、前記第１の絶縁層上に形成された第１導電層と、該第１導電層上に形成された第２導電層とを有し、
前記再配線層を形成する工程は、前記第２導電層を電解めっきにより形成し、前記第２導電層の表面が１００ｎｍ以上の中心線平均粗さを有するようにめっき浴中の添加剤の濃度を管理することを有する、
ことを特徴とする付記１１乃至１３の何れか一に記載の半導体装置の製造方法。
（付記１５）
前記第２導電層は銅を有し、前記めっき浴は、前記添加剤として塩素及び／又はポリアクリルアミドが混入された硫酸銅水溶液を有する、ことを特徴とする付記１４に記載の半導体装置の製造方法。
（付記１６）
前記第２の絶縁層を形成する工程は、絶縁樹脂膜の成膜及びパターニングの後に、該絶縁樹脂膜を２００℃以下の温度でキュアする工程を有する、ことを特徴とする付記１１乃至１５の何れか一に記載の半導体装置の製造方法。
（付記１７）
前記第２の絶縁層はフェノール樹脂を有することを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１８）
前記金属膜を形成する工程は、１μｍ以上の厚さのＣｕ膜を形成する工程と、該Ｃｕ膜上に電解めっきによりＮｉ膜を形成する工程とを含む、ことを特徴とする付記１１乃至１７の何れか一に記載の半導体装置の製造方法。
１０ 半導体装置
２０ 半導体基板
２１ 電極パッド
２２ 絶縁保護膜
２６ 絶縁保護膜の開口
３１ 第１の絶縁（樹脂）層
３２ 第２の絶縁（樹脂）層
３５ 導電性ビア
３６ 第１の絶縁層の開口
３７ 第２の絶縁層の開口
４０ 再配線（層）
４０ａ 第１ランド部
４０ｂ 第２ランド部
４０ｃ 配線部
４１ 再配線の第１導電層
４２ 再配線の第２導電層
４４ アンダーカット領域
４６、５６ レジストパターン
５０、６０、７０ バンプ下金属（ＵＢＭ）膜
５１、６１、７１ ＵＢＭ膜の第１導電膜
５２、６２、７２ ＵＢＭ膜の第２導電膜
５３、６３、７３ ＵＢＭ膜の第３導電膜
５５、６５ はんだバンプ

Claims (8)

  1. 複数の電極パッドを有する集積回路と、
    前記集積回路上に形成された第１の絶縁層と、
    前記第１の絶縁層上に形成され、前記複数の電極パッドに電気的に接続された複数の再配線と、
    前記複数の再配線及び前記第１の絶縁層の上に形成され、前記複数の再配線の各々の一部上に開口部を有する第２の絶縁層と、
    前記開口部の内部及び該開口部の周囲の前記第２の絶縁層上に形成され且つ前記複数の再配線の各々に電気的に接続された複数の金属膜と、
    前記複数の金属膜上に形成された複数のはんだバンプと、を有し、
    前記複数の再配線は、前記第１の絶縁層上に形成され第１の形状を有する第１の導電層と前記第１の導電層の上に形成され前記第１の形状よりも大きい第２の形状を有する第２の導電層とを含み、前記第２の導電層と前記第２の絶縁層との接合面の少なくとも一部において１００ｎｍ以上の中心線平均粗さを有し、
    前記複数のはんだバンプの内の少なくとも一つが、該はんだバンプに電気的に接続されない前記複数の再配線の内の一つに跨る、
    ことを特徴とする半導体装置。
  2. 複数の電極パッドを有する集積回路と、
    前記集積回路上に形成された第１の絶縁層と、
    前記第１の絶縁層上に形成され、前記複数の電極パッドに電気的に接続された複数の再配線と、
    前記複数の再配線及び前記第１の絶縁層の上に形成され、前記複数の再配線の各々の一部上に開口部を有する第２の絶縁層と、
    前記開口部の内部及び該開口部の周囲の前記第２の絶縁層上に形成され且つ前記複数の再配線の各々に電気的に接続された複数の金属膜と、を有し、
    前記複数の再配線は、前記第１の絶縁層上に形成され第１の形状を有する第１の導電層と前記第１の導電層の上に形成され前記第１の形状よりも大きい第２の形状を有する第２の導電層とを含み、前記第２の導電層と前記第２の絶縁層との接合面の少なくとも一部において１００ｎｍ以上の中心線平均粗さを有し、
    前記複数の金属膜の内の少なくとも一つが、該金属膜に電気的に接続されない前記複数の再配線の内の一つに跨る、
    ことを特徴とする半導体装置。
  3. 前記金属膜はＣｕ膜及び該Ｃｕ膜上のＮｉ膜を含み、該Ｃｕ膜は１μｍ以上の厚さを有する、ことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第２の絶縁層はフェノール樹脂を有することを特徴とする請求項１乃至３の何れか一項に記載の半導体装置。
  5. 前記第２の絶縁層の前記開口部は、前記複数の再配線の各々の一部上と少なくとも一つの側面とを前記第２の絶縁層から露出させるように形成されている、ことを特徴とする請求項１乃至４の何れか一項に記載の半導体装置。
  6. 複数の電極パッドを有する集積回路上に、前記電極パッド上に第１の開口部を有する第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に、前記複数の電極パッドに電気的に接続された複数の再配線を形成する工程と、
    前記複数の再配線及び前記第１の絶縁層の上に、前記複数の再配線の各々の一部上に第２の開口部を有する第２の絶縁層を形成する工程と、
    前記第２の開口部の内部及び該第２の開口部の周囲の前記第２の絶縁層上に、前記複数の再配線の各々に電気的に接続された複数の金属膜を形成する工程と、
    前記複数の金属膜上に複数のはんだバンプを形成する工程であり、少なくとも一つのはんだバンプが該はんだバンプに電気的に接続されない前記複数の再配線の内の一つに跨るように複数のはんだバンプを形成する工程と、
    を有し、
    前記複数の再配線は、前記第１の絶縁層上に形成され第１の形状を有する第１の導電層と前記第１の導電層の上に形成され第２の形状を有する第２の導電層とを含み、前記複数の再配線を形成する工程は、前記第２の導電層をマスクとしたエッチングによって、前記第１の形状が前記第２の形状より小さくなるように前記第１の導電層をパターニングすることを含み、且つ前記第２の導電層と前記第２の絶縁層との接合面の少なくとも一部が１００ｎｍ以上の中心線平均粗さを有するように前記複数の再配線を形成する、
    ことを特徴とする半導体装置の製造方法。
  7. 前記複数の再配線を形成する工程は、前記第２の導電層を電解めっきにより形成し、前記第２の導電層の表面が１００ｎｍ以上の中心線平均粗さを有するようにめっき浴中の添加剤の濃度を管理することを有する、
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記第２の絶縁層を形成する工程は、絶縁樹脂膜の成膜及びパターニングの後に、該絶縁樹脂膜を２００℃以下の温度でキュアする工程を有する、ことを特徴とする請求項６または７に記載の半導体装置の製造方法。
JP2009294180A 2009-12-25 2009-12-25 半導体装置及びその製造方法 Active JP5544872B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009294180A JP5544872B2 (ja) 2009-12-25 2009-12-25 半導体装置及びその製造方法
US12/975,961 US8952538B2 (en) 2009-12-25 2010-12-22 Semiconductor device and method for manufacturing the same
CN201010620988.3A CN102148210B (zh) 2009-12-25 2010-12-24 半导体器件及其制造方法
US14/587,521 US9893029B2 (en) 2009-12-25 2014-12-31 Semiconductor device and method for manufacturing the same
US15/855,394 US11004817B2 (en) 2009-12-25 2017-12-27 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009294180A JP5544872B2 (ja) 2009-12-25 2009-12-25 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011134942A JP2011134942A (ja) 2011-07-07
JP5544872B2 true JP5544872B2 (ja) 2014-07-09

Family

ID=44186451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009294180A Active JP5544872B2 (ja) 2009-12-25 2009-12-25 半導体装置及びその製造方法

Country Status (3)

Country Link
US (3) US8952538B2 (ja)
JP (1) JP5544872B2 (ja)
CN (1) CN102148210B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111777A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura ad onda
US9142522B2 (en) * 2011-11-30 2015-09-22 Stats Chippac, Ltd. Semiconductor device and method of forming RDL under bump for electrical connection to enclosed bump
US8963326B2 (en) 2011-12-06 2015-02-24 Stats Chippac, Ltd. Semiconductor device and method of forming patterned repassivation openings between RDL and UBM to reduce adverse effects of electro-migration
FR2985367A1 (fr) * 2011-12-29 2013-07-05 3D Plus Procede de fabrication collective de modules electroniques 3d ne comportant que des pcbs valides
US20130299966A1 (en) * 2012-05-10 2013-11-14 Texas Instruments Incorporated Wsp die with offset redistribution layer capture pad
KR101429347B1 (ko) * 2012-08-30 2014-08-12 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP6137454B2 (ja) * 2013-02-25 2017-05-31 ローム株式会社 半導体装置および半導体装置の製造方法
JP5960633B2 (ja) 2013-03-22 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
US9679852B2 (en) * 2014-07-01 2017-06-13 Micron Technology, Inc. Semiconductor constructions
US9520375B2 (en) * 2015-04-30 2016-12-13 International Business Machines Corporation Method of forming a solder bump on a substrate
KR102456667B1 (ko) 2015-09-17 2022-10-20 삼성전자주식회사 재배선 패드를 갖는 반도체 소자
TWI669793B (zh) * 2016-04-27 2019-08-21 矽品精密工業股份有限公司 基板結構
US9859222B1 (en) * 2016-06-08 2018-01-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR102634946B1 (ko) * 2016-11-14 2024-02-07 삼성전자주식회사 반도체 칩
US10079218B1 (en) * 2017-06-12 2018-09-18 Powertech Technology Inc. Test method for a redistribution layer
CN107452638B (zh) * 2017-08-11 2019-06-28 中国科学院上海微系统与信息技术研究所 圆片级封装结构及其制备方法
KR102019355B1 (ko) * 2017-11-01 2019-09-09 삼성전자주식회사 반도체 패키지
KR102438179B1 (ko) 2017-11-02 2022-08-30 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지, 및 상기 반도체 장치의 제조 방법
JP2022510692A (ja) * 2018-12-06 2022-01-27 アナログ ディヴァイスィズ インク パッシブデバイスアセンブリを備えた集積デバイスパッケージ
KR102495574B1 (ko) * 2018-12-18 2023-02-03 삼성전자주식회사 반도체 패키지
CN110335828A (zh) * 2019-05-29 2019-10-15 宁波芯健半导体有限公司 一种增加再分布层结合力的芯片封装方法及封装结构
JP7457513B2 (ja) 2020-02-03 2024-03-28 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シートおよび装置の製造方法
CN112510004B (zh) * 2020-11-30 2024-03-22 杰华特微电子股份有限公司 一种半导体封装结构及其制作方法
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05274947A (ja) * 1992-03-27 1993-10-22 Kyocera Corp 電子部品封止材およびそれを用いた電子部品
JP3606769B2 (ja) 1999-07-13 2005-01-05 新光電気工業株式会社 半導体装置
JP2001156172A (ja) * 1999-11-24 2001-06-08 Hitachi Ltd 半導体装置
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP2002198374A (ja) 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6872589B2 (en) * 2003-02-06 2005-03-29 Kulicke & Soffa Investments, Inc. High density chip level package for the packaging of integrated circuits and method to manufacture same
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP2006245404A (ja) * 2005-03-04 2006-09-14 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4352263B2 (ja) * 2005-03-25 2009-10-28 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI330863B (en) * 2005-05-18 2010-09-21 Megica Corp Semiconductor chip with coil element over passivation layer
US20060267198A1 (en) * 2005-05-25 2006-11-30 Mou-Shiung Lin High performance integrated circuit device and method of making the same
JP4771552B2 (ja) * 2005-10-05 2011-09-14 Ｊｘ日鉱日石金属株式会社 ２層フレキシブル基板
JP4293563B2 (ja) * 2006-11-28 2009-07-08 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体パッケージ
US20080169539A1 (en) 2007-01-12 2008-07-17 Silicon Storage Tech., Inc. Under bump metallurgy structure of a package and method of making same
TW200906260A (en) * 2007-07-20 2009-02-01 Siliconware Precision Industries Co Ltd Circuit board structure and fabrication method thereof
US8084859B2 (en) * 2007-10-12 2011-12-27 Panasonic Corporation Semiconductor device
TW200924148A (en) 2007-11-26 2009-06-01 Ind Tech Res Inst Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same
JP2009177072A (ja) * 2008-01-28 2009-08-06 Fujikura Ltd 半導体装置及びその製造方法
CN101599472B (zh) 2008-06-05 2011-06-08 宏齐科技股份有限公司 达成正面电性导通的无基板半导体封装结构及其制作方法
JP2010062170A (ja) * 2008-09-01 2010-03-18 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010092930A (ja) * 2008-10-03 2010-04-22 Fujikura Ltd 半導体装置およびその製造方法
US8456856B2 (en) * 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20150118841A1 (en) 2015-04-30
JP2011134942A (ja) 2011-07-07
CN102148210A (zh) 2011-08-10
US9893029B2 (en) 2018-02-13
US11004817B2 (en) 2021-05-11
US20110156248A1 (en) 2011-06-30
US8952538B2 (en) 2015-02-10
CN102148210B (zh) 2014-09-17
US20180122760A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
JP5544872B2 (ja) 半導体装置及びその製造方法
US6433427B1 (en) Wafer level package incorporating dual stress buffer layers for I/O redistribution and method for fabrication
TWI517273B (zh) 具有支撐終端墊的半導體晶片
JP4916241B2 (ja) 半導体装置及びその製造方法
EP2229694B1 (en) Semiconductor chip under-bump metallization structure and manufacturing method thereof
TWI476880B (zh) 用於積體電路之凸塊應力減輕層
JP5363384B2 (ja) 配線基板及びその製造方法
WO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
JP2012033974A (ja) 配線基板及び半導体パッケージ
US20070170566A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board, and Electronic Instrument
US20130256871A1 (en) Semiconductor chip device with fragmented solder structure pads
US8294266B2 (en) Conductor bump method and apparatus
JP5385452B2 (ja) 半導体装置の製造方法
JP2007027706A (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2013021085A (ja) インターポーザ及びその製造方法、並びに半導体装置及びその製造方法
JP5608430B2 (ja) 配線基板及び配線基板の製造方法
JP2008288607A (ja) 電子部品実装構造の製造方法
JP2006303036A (ja) 半導体装置
US11545450B2 (en) Interlocked redistribution layer interface for flip-chip integrated circuits
TWI635546B (zh) 半導體結構及其製造方法
JP5432543B2 (ja) 半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP4552978B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4552979B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011034988A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R150 Certificate of patent or registration of utility model

Ref document number: 5544872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350