CN107452638B - 圆片级封装结构及其制备方法 - Google Patents

圆片级封装结构及其制备方法 Download PDF

Info

Publication number
CN107452638B
CN107452638B CN201710686454.2A CN201710686454A CN107452638B CN 107452638 B CN107452638 B CN 107452638B CN 201710686454 A CN201710686454 A CN 201710686454A CN 107452638 B CN107452638 B CN 107452638B
Authority
CN
China
Prior art keywords
layer
wafer
preparation
metal interconnection
level package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710686454.2A
Other languages
English (en)
Other versions
CN107452638A (zh
Inventor
程功
罗乐
徐高卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710686454.2A priority Critical patent/CN107452638B/zh
Publication of CN107452638A publication Critical patent/CN107452638A/zh
Application granted granted Critical
Publication of CN107452638B publication Critical patent/CN107452638B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11914—Methods of manufacturing bump connectors involving a specific sequence of method steps the under bump metallisation [UBM] being used as a mask for patterning other parts

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种圆片级封装结构及其制备方法，所述圆片级封装结构的制备方法包括如下步骤：1）提供一晶圆，晶圆内形成有半导体结构；2）于晶圆的上表面形成重新布线层，并在形成重新布线层的过程中或形成重新布线层后将得到的结构进行低温处理预设时间后恢复至室温；3）于重新布线层的上表面形成凸点下金属层及焊球。本发明的晶圆级封装结构的制备方法通过形成重新布线层的过程中或形成重新布线层后将得到的结构进行低温处理，可以释放封装过程中产生的应力，有效降低晶圆由高温固化等带来的翘曲，在仅以提高极小的成本为代价的前提下，提高了制备过程中的精度和可操作性，进而提高了元器件的可靠性；同时，允许在封装结构中内嵌其他无源器件。

Description

圆片级封装结构及其制备方法
技术领域
本发明涉及半导体封装技术领域，涉及一种封装过程中低温处理方法，特别是涉及一种圆片级封装结构及其制备方法。
背景技术
在半导体工业中，圆片级封装(WLP)是近年来迅速发展起来的一种全新的先进封装技术，圆片级封装区别于其他封装技术之处在于其工艺是在切片前的半导体晶圆上完成的。这种技术是电子系统高密度、小型化和低成本的体现。近年来，圆片级封装应用广泛，其生产效率、制造成本等相较于传统封装都表现出非常明显的优势。
圆片级封装将IC封装的大多数甚至全部工艺过程都在晶圆上完成，是一种典型的片上封装技术。该技术涉及很多特殊制程如重布线(RDL)、凸点制备等，这些制程涉及多种有机材料、金属薄/厚膜和多种焊料。作为布线层的金属通常为铜。作为介质层的有机材料主要有聚酰亚胺(PI)、聚苯并恶(PBO)等。这些聚合物虽然具有较好的电学、力学特性，然而其制作过程需要经历较高温度的固化过程。以PI为例，其固化需要在370℃恒温一个小时。焊球制作也需要经历较高温度的回流过程，且温变速率非常高。以目前锡银铜基无铅焊球为例，回流温度在260℃左右，最高温变速率为60℃/min。PI、铜、焊球的热膨胀系数分别为34ppm/℃、16ppm/℃、25ppm/℃，远比衬底硅(2.8ppm/℃)的热膨胀系数要大。因而在经历温度变化过程后会产生很大的热应力。此外，PI在固化过程中会发生很大的体积收缩。铜布线时，种子层溅射、电镀等过程也会引入较大应力。在这些因素的综合作用下，经历封装工艺后晶圆会产生严重的翘曲变形，并对后续工艺带来严重影响：
(1)影响后续的工艺精度。如果重布线层制作完成之后晶圆产生较大翘曲，在凸点制作中很难进行光刻对准，从而影响精度。
(2)影响机械手的自动化操作。
(3)使光刻、键合等工艺中真空吸盘无法对晶圆进行紧密吸附，严重时可致晶圆碎裂。
(4)较大的应力和翘曲会造成重布线层的分层、断裂或焊球的脱落，对器件的后续应用带来严重的可靠性问题。
因此需要一种能够降低晶圆翘曲的方法，降低圆片在工艺过程中的翘曲，以提高芯片的良率和可靠性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种圆片级封装结构及其制备方法，用于解决现有的晶圆级封装工艺后晶圆会产生严重的翘曲变形，进而影响芯片的良率及可靠性的问题。
为实现上述目的及其他相关目的，本发明提供一种圆片级封装结构的制备方法，所述圆片级封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有半导体结构；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体结构电连接；并在形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理预设时间后恢复至室温；
3)于所述重新布线层的上表面形成凸点下金属层及焊球，所述焊球经由所述凸点下金属层与所述重新布线层电连接。
优选地，步骤1)中，所述晶圆内形成的半导体结构包括CMOS电路及覆盖于所述晶圆上表面的第一钝化层，所述晶圆的上表面裸露出与所述CMOS电路电连接的连接焊垫。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)于低温处理后的所述第一介质层及图形化的所述金属互联层的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)于所述第一介质层及图形化的所述金属互联层的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～步骤2-2)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～2-3)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
优选地，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)于步骤2-3)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-5)将步骤2-4)得到的结构进行低温处理预设时间后恢复至室温。
优选地，步骤2-2)中还包括于图形化的所述金属互联层的上表面形成第二钝化层，并于所述第二钝化层内形成第二互联窗口的步骤。
优选地，低温处理的温度为-273℃～-20℃；低温处理的时间为1s～1200s。
优选地，低温处理的温度为-273℃～-20℃；低温处理的时间为1s～1200s。
本发明还提供一种圆片级封装结构，所述圆片级封装结构由上述任一制备方法制备而得到。
如上所述，本发明的圆片级封装结构及其制备方法，具有以下有益效果：本发明的晶圆级封装结构的制备方法通过形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理，可以释放封装过程中产生的应力，有效降低晶圆由高温固化等带来的翘曲，在仅以提高极小的成本为代价的前提下，提高了制备过程中的精度和可操作性，进而提高了元器件的可靠性；同时，允许在封装结构中内嵌其他无源器件。
附图说明
图1显示为本发明提供的圆片级封装结构的制备方法的流程图。
图2至图9显示为本发明提供的圆片级封装结构的制备方法的中的各步骤对应的结构示意图。
元件标号说明
1 晶圆
11 第一钝化层
12 连接焊垫
2 重新布线层
21 第一介质层
211 第一互联窗口
22 金属互联层
23 第二介质层
3 凸点下金属层
4 焊球
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
实施例一
请参阅图1，本实施例提供一种圆片级封装结构及其制备方法的制备方法，所述圆片级封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有半导体结构；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体结构电连接；并在形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理预设时间后恢复至室温；
3)于所述重新布线层的上表面形成凸点下金属层及焊球，所述焊球经由所述凸点下金属层与所述重新布线层电连接。
在步骤1)中，请参阅图1中的S1步骤及图2，提供一晶圆1，所述晶圆1内形成有半导体结构。
作为示例，所述晶圆1内形成的半导体结构包括CMOS电路(未示出)及覆盖于所述晶圆1上表面的第一钝化层11，所述晶圆1的上表面裸露出与所述CMOS电路电连接的连接焊垫12，即所述第一钝化层11内形成有开口，所述开口暴露出所述连接焊垫12。
作为示例，所述第一钝化层11可以为但不仅限于氮化钽(TaN)薄膜或氮化硅(SiNx)薄膜；所述第一钝化层11的厚度可以根据实际需要进行设定，优选地，所述第一钝化层11的厚度可以为但不仅限于5nm～1000nm，更为优选地，所述第一钝化层11的厚度为50nm。
在步骤2)中，请参阅图1中的S2步骤及图3至图5，于所述晶圆1的上表面形成重新布线层2，所述重新布线层2与所述半导体结构电连接；并在形成所述重新布线层2的过程中将得到的结构进行低温处理预设时间后恢复至室温。
作为示例，所述步骤2)具体包括如下步骤：
2-1)于步骤1)得到的结构的上表面形成第一介质层21，并与所述第一介质层21内形成第一互联窗口211，如图3所示；
2-2)于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的金属互联层22，如图4所示；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成第二介质层23，所述第二介质层23完全覆盖图形化的所述金属互联层22，如图5所示。
作为示例，在步骤2-1)中，通过涂覆工艺在步骤1)得到的结构的表面涂覆一层有机聚合物层作为所述第一介质层21；采用光刻刻蚀工艺于所述第一介质层21内对应于所述连接焊垫12的位置形成所述第一互连窗口211，然后再将所述第一介质层21固化。
作为示例，所述第一介质层21的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第一介质层21的厚度可以为0.5μm～20μm，譬如，所述第一介质层21的厚度可以为5μm、10μm、15μm或20μm。
在一示例中，所述第一介质层21可以为但不仅限于聚酰亚胺层(PI)或苯并环丁烯(BCB)层的一种或二者的组合。
在另一示例中，所述第一介质层21还可以为具有电子元器件结构的介质薄膜层。
在又一示例中，所述第一介质层21为包括粘结剂层及具有电子元器件结构的介质薄膜层的叠层结构，此时，所述粘结剂层与步骤1)得到的结构的表面相接触。
作为示例，在步骤2-2)中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的金属互联层22包括如下步骤：
2-2-1)采用磁控溅射工艺于所述第一互联窗口211内及所述第一介质层21的上表面形成扩散阻挡层；所述扩散阻层的材料可以为但不仅限于TiW，所述扩散阻挡层的厚度可以为10nm～500nm，优选地，本实施例中，所述扩散阻挡层的厚度为50nm；
2-2-2)采用磁控溅射工艺于所述扩散阻挡层的上表面形成种子层；所述种子层的材料可以为但不仅限于铜，所述种子层的厚度可以为20nm～1000nm，优选地本实施例中，所述种子层的厚度为500nm；
2-2-3)采用电镀工艺(譬如，直流电镀工艺)于所述种子层的表面形成金属互联层；所述金属互联层的材料可以为但不仅限于铜，优选地，本实施例中，所述金属互联层的材料为具有优良力学特性及电学特性的纳米孪晶铜；所述金属互联层的厚度可以为0.5μm～15μm，优选地，本实施例中，所述金属互联层的厚度为5μm；
2-2-4)采用光刻、湿法刻蚀或干法刻蚀等工艺去除非电路部分的所述金属互联层、所述种子层及所述扩散阻挡层，以形成图形化的所述金属互联层22；在图形化的所述金属互联层22中包括若干条相互连接的金属互联线，所述金属互连线的宽度可以为0.2μm～15μm，相邻所述金属互连线的间距可以为0.2μm～15μm。
作为示例，在步骤2-2)中，于所述第一互连窗口211内及所述第一介质层21的上表面形成所述图形化金属互联层22之后，还包括于图形化的所述金属互联层22的上表面形成第二钝化层(未示出)，并于所述第二钝化层内形成第二互联窗口(未示出)的步骤；所述第二互连窗口暴露出图形化的所述金属互联层22。所述第二钝化层可以为但不仅限于氮化钽(TaN)薄膜或氮化硅(SiNx)薄膜；所述第二钝化层的厚度可以根据实际需要进行设定，优选地，所述第二钝化层的厚度可以为但不仅限于5nm～1000nm，更为优选地，本实施例中，所述第二钝化层的厚度为50nm。
作为示例，在步骤2-3)中，将步骤2-2)得到的结构冷却至-273℃～-20℃的低温，并于该温度下维持1s～1200s，然后再恢复至室温；优选地，本实施例中，将步骤2-2)得到的结构冷却至-196℃的低温，并于该温度下维持60s，然后再恢复至室温；当然，在其他示例中，冷却至的低温的温度可以根据实际需要设定为其他温度值，于低温条件下维持的时间也可以根据实际需要设定为其他时间值，譬如，在另一示例中，还可以，将步骤2-2)得到的结构冷却至-100℃的低温，并于该温度下维持300s，然后再恢复至室温。
作为示例，在步骤2-4)中，通过涂覆工艺于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面涂覆一层有机聚合物层作为所述第二介质层23；采用光刻刻蚀工艺于所述第二介质层23内对应于所述金属互联层22的位置形成第三互连窗口，所述第三互连窗口暴露出部分所述金属互联层22，然后再将所述第二介质层23固化。
作为示例，所述第二介质层23的厚度可以根据实际需要进行设定，优选地，本实施例中，所述第二介质层23的厚度可以为0.5μm～20μm，譬如，所述第二介质层23的厚度可以为5μm、10μm、15μm或20μm。
在一示例中，所述第二介质层23可以为但不仅限于聚酰亚胺层(PI)或苯并环丁烯(BCB)层的一种或二者的组合。
在另一示例中，所述第二介质层23还可以为具有电子元器件结构的介质薄膜层。
在又一示例中，所述第二介质层23为包括粘结剂层及具有电子元器件结构的介质薄膜层的叠层结构，此时，所述粘结剂层与步骤1)得到的结构的表面相接触。
在步骤3)中，请参阅图1中的S3步骤及图6，于所述重新布线层2的上表面形成凸点下金属层3及焊球4，所述焊球4经由所述凸点下金属层3与所述重新布线层2电连接。
需要说明的是，于所述重新布线层2的上表面形成凸点下金属层3及焊球4的工艺为本领域人员所熟知，此处不再累述。
需要进一步说明是，“所述焊球4经由所述凸点下金属层3与所述重新布线层2电连接”是指所述焊料4经由所述凸点下金属层3与所述重新布线层2内的所述金属互联层22电连接。
实施例二
本实施例还提供一种圆片级封装结构的制备方法，本实施例中所述的圆片级封装结构的制备方法与实施例一中所述的圆片级封装结构的制备方法大致相同，二者的区别仅在于步骤2)的具体步骤顺序不同：实施例一中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，将得到的结构进行低温处理，在将得到的结构进行低温处理后再于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23；而本实施例中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，于所述第一介质层21及图形化的所述金属互联层22的上表面形成第二介质层23，在于所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23之后，才将得到的结构进行低温处理。即本实施例中步骤2)具体包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)于所述第一介质层及图形化的所述金属互联层的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温。
本实施例中所述的圆片级封装结构的制备方法的其他步骤与实施例一中所述的圆片级封装结构的制备方法的其他步骤相同，且本实施例所述的圆片级封装结构的制备方法的步骤2)中的结构参数与实施例一中所述的圆片级封装结构的制备方法的步骤2)中的结构参数相同，具体请参阅实施例一，此处不再累述。
实施例三
请参阅图7至图9，本实施例还提供一种圆片级封装结构的制备方法，本实施例中所述的圆片级封装结构的制备方法与实施例一中所述的圆片级封装结构的制备方法大致相同，二者的区别在于步骤2)形成的重新布线层2的结构及具体步骤不同：实施例一中，形成的所述重新布线层2中包括一层所述第一介质层21及一层所述金属互联层22，且实施例一中的步骤2)形成所述重新布线层2的具体方法为：于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，将得到的结构进行低温处理，在将得到的结构进行低温处理后再于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23；而本实施例中，形成的所述重新布线层2中包括至少两层所述第一介质层21及至少两层所述金属互联层22，且本实施例中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，重复上述步骤至少一次，然后再将得到的结构进行低温处理，在将得到的结构进行低温处理后再于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23。即本实施例中步骤2)具体包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
本实施例中所述的圆片级封装结构的制备方法的其他步骤与实施例一中所述的圆片级封装结构的制备方法的其他步骤相同，且本实施例所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数与实施例一中所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数相同，具体请参阅实施例一，此处不再累述。
实施例四
本实施例还提供一种圆片级封装结构的制备方法，本实施例中所述的圆片级封装结构的制备方法与实施例三中所述的圆片级封装结构的制备方法大致相同，二者的区别仅在于步骤2)的具体步骤顺序不同：实施例三中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，重复上述步骤至少一次，然后再将得到的结构进行低温处理，在将得到的结构进行低温处理后再于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23；而本实施例中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，将得到的结构进行低温处理，并与低温处理之后再重复至少一次于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22的步骤，然后再在得到的结构的上表面形成所述第二介质层23。即步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～步骤2-2)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
本实施例中所述的圆片级封装结构的制备方法的其他步骤与实施例三中所述的圆片级封装结构的制备方法的其他步骤相同，且本实施例所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数与实施例三中所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数相同，具体请参阅实施例三，此处不再累述。
实施例五
本实施例还提供一种圆片级封装结构的制备方法，本实施例中所述的圆片级封装结构的制备方法与实施例四中所述的圆片级封装结构的制备方法大致相同，二者的区别仅在于步骤2)的具体步骤顺序不同：实施例四中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，将得到的结构进行低温处理，并与低温处理之后再重复至少一次于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22的步骤，然后再在得到的结构的上表面形成所述第二介质层23；而本实施例中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，将得到的结构进行低温处理，并与低温处理之后再重复至少一次上述包括低温处理的步骤，然后再在低温处理后得到的结构的上表面形成所述第二介质层23。即步骤2)包括如下步骤：
步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～2-3)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
本实施例中所述的圆片级封装结构的制备方法的其他步骤与实施例四中所述的圆片级封装结构的制备方法的其他步骤相同，且本实施例所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数与实施例四中所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数相同，具体请参阅实施例四，此处不再累述。
实施例六
本实施例还提供一种圆片级封装结构的制备方法，本实施例中的圆片级封装结构的制备方法与实施例三中所述的圆片级封装结构的制备方法大致相同，二者的区别仅在于步骤2)的具体步骤顺序不同：于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，重复上述步骤至少一次，然后再将得到的结构进行低温处理，在将得到的结构进行低温处理后再于低温处理后的所述第一介质层21及图形化的所述金属互联层22的上表面形成所述第二介质层23；而本实施例中，于所述第一互联窗口211内及所述第一介质层21的上表面形成图形化的所述金属互联层22之后，重复上述步骤至少一次，于得到的结构的上表面形成所述第二介质层23之后，才将得到的结构进行低温处理。即步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)于步骤2-3)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-5)将步骤2-4)得到的结构进行低温处理预设时间后恢复至室温。
本实施例中所述的圆片级封装结构的制备方法的其他步骤与实施例三中所述的圆片级封装结构的制备方法的其他步骤相同，且本实施例所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数与实施例三中所述的圆片级封装结构的制备方法的步骤2)中各分步骤的结构参数相同，具体请参阅实施例三，此处不再累述。
综上所述，本发明的圆片级封装结构及其制备方法，所述圆片级封装结构的制备方法包括如下步骤：1)提供一晶圆，所述晶圆内形成有半导体结构；2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体结构电连接；并在形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理预设时间后恢复至室温；3)于所述重新布线层的上表面形成凸点下金属层及焊球，所述焊球经由所述凸点下金属层与所述重新布线层电连接。本发明的晶圆级封装结构的制备方法通过形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理，可以释放封装过程中产生的应力，有效降低晶圆由高温固化等带来的翘曲，在仅以提高极小的成本为代价的前提下，提高了制备过程中的精度和可操作性，进而提高了元器件的可靠性；同时，允许在封装结构中内嵌其他无源器件。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种圆片级封装结构的制备方法，其特征在于，所述圆片级封装结构的制备方法包括如下步骤：
1)提供一晶圆，所述晶圆内形成有半导体结构；
2)于所述晶圆的上表面形成重新布线层，所述重新布线层与所述半导体结构电连接；并在形成所述重新布线层的过程中或形成所述重新布线层后将得到的结构进行低温处理预设时间后恢复至室温；所述低温处理的温度为-273℃～-20℃；
3)于所述重新布线层的上表面形成凸点下金属层及焊球，所述焊球经由所述凸点下金属层与所述重新布线层电连接。
2.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤1)中，所述晶圆内形成的半导体结构包括CMOS电路及覆盖于所述晶圆上表面的第一钝化层，所述晶圆的上表面裸露出与所述CMOS电路电连接的连接焊垫。
3.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)于低温处理后的所述第一介质层及图形化的所述金属互联层的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
4.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)于所述第一介质层及图形化的所述金属互联层的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温。
5.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)将步骤2-3)得到的结构进行低温处理预设时间后恢复至室温；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
6.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～步骤2-2)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
7.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)将步骤2-2)得到的结构进行低温处理预设时间后恢复至室温；
2-4)重复步骤2-1)～2-3)至少一次；
2-5)于步骤2-4)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层。
8.根据权利要求1所述的圆片级封装结构的制备方法，其特征在于，步骤2)包括如下步骤：
2-1)于上一步得到的结构的上表面形成第一介质层，并与所述第一介质层内形成第一互联窗口；
2-2)于所述第一互联窗口内及所述第一介质层的上表面形成图形化的金属互联层；
2-3)重复步骤2-1)～步骤2-2)至少一次；
2-4)于步骤2-3)得到的结构的上表面形成第二介质层，所述第二介质层完全覆盖图形化的所述金属互联层；
2-5)将步骤2-4)得到的结构进行低温处理预设时间后恢复至室温。
9.根据权利要求3至8中任一项所述的圆片级封装结构的制备方法，其特征在于，步骤2-2)中还包括于图形化的所述金属互联层的上表面形成第二钝化层，并于所述第二钝化层内形成第二互联窗口的步骤。
10.根据权利要求9所述的圆片级封装结构的制备方法，其特征在于，低温处理的温度为-273℃～-20℃；低温处理的时间为1s～1200s。
11.根据权利要求3至8中任一项所述的圆片级封装结构的制备方法，其特征在于，低温处理的温度为-273℃～-20℃；低温处理的时间为1s～1200s。
12.一种圆片级封装结构，其特征在于，所述圆片级封装结构由如权利要求1至11中任一项所述的制备方法制备而得到。
CN201710686454.2A 2017-08-11 2017-08-11 圆片级封装结构及其制备方法 Expired - Fee Related CN107452638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710686454.2A CN107452638B (zh) 2017-08-11 2017-08-11 圆片级封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710686454.2A CN107452638B (zh) 2017-08-11 2017-08-11 圆片级封装结构及其制备方法

Publications (2)

Publication Number Publication Date
CN107452638A CN107452638A (zh) 2017-12-08
CN107452638B true CN107452638B (zh) 2019-06-28

Family

ID=60492091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710686454.2A Expired - Fee Related CN107452638B (zh) 2017-08-11 2017-08-11 圆片级封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107452638B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282374A1 (en) * 2004-06-22 2005-12-22 Samsung Electronics Co., Ltd. Method of forming a thin wafer stack for a wafer level package
CN101728316A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 具有低翘曲度的半导体晶片的制作方法
CN102148210A (zh) * 2009-12-25 2011-08-10 富士通半导体股份有限公司 半导体器件及其制造方法
CN103187312A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 圆片级封装结构中的重布线层的制备方法及形成的结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050282374A1 (en) * 2004-06-22 2005-12-22 Samsung Electronics Co., Ltd. Method of forming a thin wafer stack for a wafer level package
CN101728316A (zh) * 2008-10-31 2010-06-09 中芯国际集成电路制造(上海)有限公司 具有低翘曲度的半导体晶片的制作方法
CN102148210A (zh) * 2009-12-25 2011-08-10 富士通半导体股份有限公司 半导体器件及其制造方法
CN103187312A (zh) * 2011-12-28 2013-07-03 中国科学院上海微系统与信息技术研究所 圆片级封装结构中的重布线层的制备方法及形成的结构

Also Published As

Publication number Publication date
CN107452638A (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
US11664323B2 (en) Semiconductor package and method
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US9418978B2 (en) Method of forming package-on-package (PoP) structure having a chip package with a plurality of dies attaching to first side of an interposer with a die formed thereon
TWI809012B (zh) 用於晶圓級晶粒橋接之方法及設備
US9368474B2 (en) Manufacturing method for semiconductor device
TWI603404B (zh) 於扇出晶圓級晶片尺寸封裝形成兩側互連結構的半導體裝置及方法
US20170236724A1 (en) Methods for making multi-die package with bridge layer
TWI590413B (zh) 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
CN107527891B (zh) 半导体器件和方法
US9893047B2 (en) Manufacture of wafer—panel die package assembly technology
CN107546193A (zh) 积体扇出型封装体
TW200307358A (en) Semiconductor device and manufacturing method thereof
US9613910B2 (en) Anti-fuse on and/or in package
TWI489612B (zh) 三維積體電路內連結的製造方法
WO2020238914A1 (zh) 一种高密度线路嵌入转移的扇出型封装结构及其制作方法
US11855067B2 (en) Integrated circuit package and method
TW202209598A (zh) 半導體系統封裝及其製造方法
CN115411013A (zh) 芯片封装结构、芯片封装装置及芯片封装方法
US20240194611A1 (en) Semiconductor package and method
CN112151516A (zh) 封装
KR102531322B1 (ko) 집적 회로 패키지 및 방법
Kayaba et al. A new adhesive for CoW Cu-Cu hybrid bonding with high throughput and room temperature pre-bonding
CN107452638B (zh) 圆片级封装结构及其制备方法
TWI505381B (zh) 半導體基板和在凸塊於導線上的部位形成保形焊料濕潤增強層的方法
US20240038701A1 (en) Fan-out package structures with cascaded openings in enhancement layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190628