TWI590413B - 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法 - Google Patents

用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法 Download PDF

Info

Publication number
TWI590413B
TWI590413B TW103106697A TW103106697A TWI590413B TW I590413 B TWI590413 B TW I590413B TW 103106697 A TW103106697 A TW 103106697A TW 103106697 A TW103106697 A TW 103106697A TW I590413 B TWI590413 B TW I590413B
Authority
TW
Taiwan
Prior art keywords
insulating film
layer
semiconductor die
semiconductor
conductive layer
Prior art date
Application number
TW103106697A
Other languages
English (en)
Other versions
TW201438187A (zh
Inventor
林詩軒
陳澤忠
蕭永寬
方金明
潘弈豪
廖俊和
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201438187A publication Critical patent/TW201438187A/zh
Application granted granted Critical
Publication of TWI590413B publication Critical patent/TWI590413B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
本申請案係主張2013年3月6日提申，案號為61/773,308，以及2013年6月14日提申，案號為61/835,321的美國臨時申請案之利益，其係納入於此作為參照。
本發明一般係關於半導體裝置，且更特別的係關於用於形成極高密度(UHD)的嵌入式晶圓級球柵陣列(eWLB)半導體晶粒封裝的半導體裝置與方法。
在現代的電子產品中經常發現半導體裝置。半導體裝置會有不同數量與密度的電構件。離散式半導體裝置通常含有一種類型的電構件，舉例來說，發光二極體(LED)、小訊號電晶體、電阻器、電容器、電感器、以及功率金屬氧化物半導體場效應電晶體(MOSFET)。積體式半導體裝置通常含有數百個至數百萬個電構件。積體式半導體裝置的範例包含微控制器、微處理器、電荷耦合裝置(CCD)、太陽能電池、以及數位微鏡裝置(Digital Micro-mirror Device，DMD)。
半導體裝置會實施各式各樣的功能，例如，訊號處理、高速計算、傳送與接收電磁訊號、控制電子裝置、將太陽光轉換成電能、以 及產生電視顯示器的視覺投影。在娛樂領域、通訊領域、電力轉換領域、網路領域、電腦領域、以及消費性產品領域中皆會發現半導體裝置。在軍事應用、航空、自動車、工業控制器、以及辦公室設備中同樣會發現半導體裝置。
半導體裝置會利用半導體材料的電性特性。半導體材料的結構使得可藉由施加電場或基極電流或是經由摻雜處理來操縱其導電性。摻雜會將雜質引入至半導體材料之中，以便操縱及控制半導體裝置的傳導性。
半導體裝置含有主動式電性結構與被動式電性結構。主動式結構(其包含雙極電晶體與場效應電晶體)會控制電流的流動。藉由改變摻雜程度以及施加電場或基極電流，電晶體便會提高或限制電流的流動。被動式結構(其包含電阻器、電容器、以及電感器)會創造用以實施各式各樣電性功能所需要的電壓和電流之間的關係。該些被動式結構與主動式結構會被電連接以形成讓半導體裝置實施高速計算及其它實用功能的電路。
半導體裝置通常會使用兩種複雜的製程來製造，也就是，前端製造以及後端製造，每一者皆可能涉及數百道步驟。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。每一個半導體晶粒通常相同並且含有藉由電連接主動式構件和被動式構件而形成的電路。後端製造涉及從已完成的晶圓中單粒化成個別的晶粒並且封裝該晶粒，用以提供結構性支撐以及環境隔離。本文中所使用的「半導體晶粒(semiconductor die)」一詞兼具單數和複數形式，且據此會表示單一半導體裝置以及多個半導體裝置 兩者。
半導體製造的其中一個目標便係生產較小型的半導體裝置。較小型裝置通常會消耗較少的電力，具有較高的效能，並且能夠被更有效地生產。此外，較小型的半導體裝置還具有較小的覆蓋區，這係較小型末端產品所需要的。藉由改良前端製程能夠達成較小的半導體晶粒尺寸，從而導致具有較小尺寸以及較高密度之主動式構件和被動式構件的半導體晶粒。後端製程可以藉由改良電互連材料及封裝材料而導致具有較小覆蓋區的半導體裝置封裝。
在習知的扇出半導體封裝中，半導體晶粒係嵌入於一個暫時載板上的一個囊封劑或絕緣層中作為一個重組晶圓。舉例來說，囊封劑可藉由塑模注入而被沉積於該半導體晶粒和載板上。類似地，絕緣層可建立或形成於該載板上，用以將該半導體晶粒進行嵌入。因此，該載板係被移除以暴露出該半導體晶粒。一個增長式互連結構，包括一個或多個導電層，係形成於該暴露出的半導體晶粒，用於電性重分配。
在進行囊封期間，特別係在塑模注入期間，該半導體晶粒係在垂直方向和側向上位移，其可造成該增長式互連結構不對齊。此外，該囊封劑和載板的熱膨脹係數(CTE)之間的不匹配可造成該重組晶圓撓曲。該囊封劑和半導體晶粒之間的CTE之差異可造成因熱應力而產生的脫層(delamination)。在該半導體晶粒上形成一個絕緣層可吸引外來材料，產生廢棄的副產物，並需要過多製造步驟而增加成本。在該半導體晶粒上形成一個絕緣層可進一步導致該絕緣層周圍的粗糙化表面。該粗糙化表面可對該絕緣層和放置於該絕緣層上的額外構件之間的黏合度造成影響。該粗糙 化表面可進一步對形成於該絕緣層上的導電層作為該增長式互連結構之電性特性造成影響。舉例來說，當一個導電層係施加至該粗糙化表面上作為重分配時，在該絕緣層和導電層之間的介面係缺乏線性度，也就是因為該絕緣層的粗糙化表面的關係，沿著該介面係包含缺陷。沿著該介面的缺陷可造成更高的電阻，較差的傳輸品質，並且使跨越於該導電層的重分配效能退化。
其存在增加嵌入式半導體晶粒封裝的密度、加強結構特性、以及改善電性重分配同時減少製造步驟和成本之需求。據此，在一個實施例中，本發明係一種製造半導體裝置的方法，該方法包括以下步驟：提供複數個半導體晶粒，將一個第一預先製造的絕緣膜放置在該半導體晶粒上，將一個導電層放置在該第一預先製造的絕緣膜上，以及形成一個互連結構於該半導體晶粒和該第一預先製造的絕緣膜上。
在另一個實施例中，本發明係一種製造一個半導體裝置的方法，該方法包括以下步驟：提供複數個半導體晶粒，提供一個第一絕緣膜，將該半導體晶粒放置在該第一絕緣膜內，以及形成一個互連結構於該半導體晶粒上。
在另一個實施例中，本發明係一種半導體裝置，該半導體裝置包括一個第一絕緣膜。一個半導體晶粒係嵌入於該第一絕緣膜內。
50‧‧‧電子裝置
52‧‧‧印刷電路板
54‧‧‧線路
56‧‧‧焊線封裝
58‧‧‧覆晶
60‧‧‧球柵陣列
62‧‧‧凸塊晶片載板
64‧‧‧雙直列封裝
66‧‧‧平台格柵陣列
68‧‧‧多晶片模組
70‧‧‧方形扁平無導線封裝
72‧‧‧方形扁平封裝
74‧‧‧嵌入式晶圓級球柵陣列
76‧‧‧晶圓級晶片尺寸封裝
120‧‧‧半導體晶圓
122‧‧‧基礎基板材料
124‧‧‧半導體晶粒
126‧‧‧切割道
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧導電層
136‧‧‧測試探針頭
138‧‧‧探針
140‧‧‧電腦測試系統
142‧‧‧鋸刀或雷射削切工具
150‧‧‧載板
152‧‧‧載板膠帶
156‧‧‧重組晶圓
160‧‧‧絕緣層
162‧‧‧導電層
164‧‧‧表面
168‧‧‧重組晶圓
170‧‧‧絕緣層
172‧‧‧導電層
174‧‧‧疊置層
176‧‧‧表面
177‧‧‧重組晶圓
180‧‧‧絕緣層
182‧‧‧導電層
184‧‧‧群壓置件
186‧‧‧表面
188‧‧‧重組晶圓
190‧‧‧絕緣層
192‧‧‧導電層
194‧‧‧疊置層
196‧‧‧表面
197‧‧‧重組晶圓
198‧‧‧絕緣層
199‧‧‧絕緣層
200‧‧‧絕緣層
202‧‧‧導電層
204‧‧‧絕緣層
206‧‧‧疊置層
207‧‧‧群壓置件
208‧‧‧重組晶圓
210‧‧‧表面
212‧‧‧導電層
214‧‧‧重組晶圓
218‧‧‧重組晶圓
220‧‧‧絕緣層
222‧‧‧導電層
224‧‧‧絕緣層
226‧‧‧蝕刻製程
228‧‧‧雷射直接燒蝕
230‧‧‧穿孔
232‧‧‧導電層
236‧‧‧絕緣層
237‧‧‧開口
238‧‧‧導電層
240‧‧‧間隙
242‧‧‧絕緣層
244‧‧‧穿孔
246‧‧‧鋸刀或雷射切割工具
250‧‧‧半導體封裝
252‧‧‧半導體封裝
254‧‧‧凸塊
256‧‧‧互連結構
258‧‧‧重組晶圓
260‧‧‧絕緣層
262‧‧‧導電層
264‧‧‧絕緣層
266‧‧‧雷射直接燒蝕
268‧‧‧穿孔
270‧‧‧絕緣層
272‧‧‧開口
276‧‧‧導電層
278‧‧‧導電層
280‧‧‧絕緣層
282‧‧‧穿孔
286‧‧‧鋸刀或雷射切割工具
288‧‧‧凸塊
290‧‧‧半導體封裝
294‧‧‧互連結構
296‧‧‧重組晶圓
300‧‧‧絕緣層
302‧‧‧導電層
304‧‧‧絕緣層
308‧‧‧開口
310‧‧‧穿孔
312‧‧‧絕緣層
316‧‧‧導電層
318‧‧‧導電層
320‧‧‧絕緣層
322‧‧‧穿孔
326‧‧‧鋸刀或雷射切割工具
328‧‧‧凸塊
330‧‧‧半導體封裝
336‧‧‧互連結構
圖1係例示一個印刷電路板(PCB)，其所具有的不同類型的封裝係安裝到該PCB的表面； 圖2a至圖2d係例示一個半導體晶圓，其所具有的複數個半導體晶粒係被切割道分離，包括如圖2c中的半導體晶粒測試；圖3a至圖3b係例示將複數個半導體晶粒安裝至一個載板的製程；圖4a至圖4c係例示使用一個載板將一個絕緣膜放置在一個半導體晶粒上的製程；圖5a至圖5c係例示使用一個載板將一個絕緣膜放置在一個半導體晶粒上的另一個製程；圖6a至圖6c係例示未使用一個載板將一個絕緣膜放置在一個半導體晶粒上的製程；圖7a至圖7c係例示未使用一個載板將一個絕緣膜放置在一個半導體晶粒上的另一個製程；圖8a至圖8c係例示未使用一個載板將一個絕緣膜放置在一個半導體晶粒上的另一個製程；圖9係例示一個重組晶圓，其所具有的嵌入式半導體晶粒係藉由類似於圖8a至圖8c中所例示的製程來形成；圖10a至圖10k係例示一個形成增長式互連結構於一個重組晶圓上的製程，該重組晶圓係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓；圖11a至圖11j係例示另一個形成增長式互連結構於一個重組晶圓上的製程，該重組晶圓係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓；以及圖12a至圖12j係例示另一個形成增長式互連結構於一個重組晶圓上的 製程，該重組晶圓係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓。
在下面的說明中參考圖式於一或更多個實施例中說明本發明，於該些圖式中，相似的符號代表相同或類似的元件。雖然本文以達成本發明之目的的最佳模式來說明本發明；不過，熟習本技術的人士便會明白，本發明希望涵蓋由下面揭示內容及圖式支持的隨附申請專利範圍及它們的等效範圍所定義的本發明的精神與範疇內可以併入的替代例、修正例、以及等效例。
半導體裝置通常會使用兩種複雜的製程來製造：前端製造和後端製造。前端製造涉及在一半導體晶圓的表面上形成複數個晶粒。該晶圓上的每一個晶粒皆含有主動式電構件和被動式電構件，它們會被電連接而形成功能性電路。主動式電構件，例如電晶體與二極體，能夠控制電流的流動。被動式電構件，例如電容器、電感器、以及電阻器，會創造用以實施電路功能所需要的電壓和電流之間的關係。
被動式構件和主動式構件會藉由一連串的製程步驟被形成在該半導體晶圓的表面上方，該些製程步驟包含：摻雜、沉積、光微影術、蝕刻、以及平坦化。摻雜會藉由下面的技術將雜質引入至半導體材料之中，例如：離子植入或是熱擴散。摻雜製程會藉由響應於電場或基極電流來動態改變半導體材料傳導性而修正主動式裝置中半導體材料的導電性。電晶體含有不同類型及不同摻雜程度的多個區域，它們會在必要時被排列成用以在施加電場或基極下讓該電晶體提高或限制電流的流動。
主動式構件和被動式構件係由具有不同電性特性的多層材料構成。該些層能夠藉由各式各樣的沉積技術來形成，其部分取決於要被沉積的材料的類型。舉例來說，薄膜沉積可能包含：化學氣相沉積(Chemical Vapor Deposition，CVD)製程、物理氣相沉積(Physical Vapor Deposition，PVD)製程、電解質電鍍製程、以及無電極電鍍製程。每一層通常都會被圖樣化，以便形成主動式構件、被動式構件、或是構件之間的電連接線的一部分。
後端製造係指將已完成的晶圓切割或單粒化成個別的晶粒，並且接著封裝該半導體晶粒，以達結構性支撐以及環境隔離的效果。為了單粒化半導體晶粒，該晶圓會沿著該晶圓中被稱為切割道(saw street)或切割線(scribe)的非功能性區域被刻痕並且折斷。晶圓會利用雷射切割工具或鋸刀來進行單粒化。經過單粒化之後，個別半導體晶粒便會被安裝至包含接針或接觸墊的封裝基板，以便和其它系統構件進行互連。被形成在該半導體晶粒上方的接觸墊接著會被連接至該封裝內的接觸墊。該些電連接線可利用焊料凸塊、短柱凸塊、導電膏、或是焊線來製成。一囊封劑或是其它塑模材料會被沉積在該封裝的上方，用以提供物理性支撐和電隔離。接著，已完成的封裝便會被插入一電性系統之中並且讓其它系統構件可取用該半導體裝置的功能。
圖1係例示電子裝置50，其具有一晶片載板基板或是印刷電路板(PCB)52，在其表面上安裝著複數個半導體封裝。電子裝置50會具有某一種類型的半導體封裝或是多種類型的半導體封裝，端視應用而定。為達解釋的目的，圖1中顯示不同類型的半導體封裝。
電子裝置50可能係獨立式系統，其使用該些半導體封裝來實施一或更多項電功能。替代性地，電子裝置50亦可能係一較大型系統中的子構件。舉例來說，電子裝置50可能係蜂巢式電話、個人數位助理(PDA)、數位錄影機(DVC)、或是其它電子通信裝置的一部分。替代性地，電子裝置50可能係圖形卡、網路介面卡、或是能夠被插入在電腦之中的其它訊號處理卡。該半導體封裝可能包含：微處理器、記憶體、特定應用積體電路(Application Specific Integrated Circuits，ASIC)、邏輯電路、類比電路、射頻(RF)電路、離散式裝置、或是其它半導體晶粒或電構件。該些產品要被市場接受，微型化以及減輕重量相當重要。半導體裝置之間的距離必須縮小，以達更高密度的目的。
在圖1中，PCB 52提供一通用基板，用以達到結構性支撐以及電互連被安裝在該PCB上的半導體封裝。多條導體訊號線路54會利用下面製程被形成在PCB 52的一表面上方或是多層內：蒸鍍製程、電解質電鍍製程、無電極電鍍製程、網印製程、或是其它合宜的金屬沉積製程。訊號線路54會在該些半導體封裝、被安裝的構件、以及其它外部系統構件中的每一者之間提供電通訊。線路54還提供連接至每一個該些半導體封裝的電力連接線及接地連接線。
於一些實施例中，一半導體裝置會有兩個封裝層。第一級封裝係一種用於以機械方式及電性方式將該半導體晶粒附接至一中間載板的技術。第二級封裝則涉及以機械方式及電性方式將該中間載板附接至該PCB。於其它實施例中，一半導體裝置可以僅有該第一級封裝，其中，該晶粒係以機械方式及電性方式直接被安裝至該PCB。
為達例示的目的，如圖所示，在PCB 52上有數種類型的第一級封裝，包含焊線封裝56以及覆晶58。除此之外，如圖所示，數種類型第二級封裝係安裝在PCB 52上，包含：球柵陣列(Ball Grid Array，BGA)60；凸塊晶片載板(Bump Chip Carrier，BCC)62；雙直列封裝(Dual In-line Package，DIP)64；平台格柵陣列(Land Grid Array，LGA)66；多晶片模組(Multi-Chip Module，MCM)68；方形扁平無導線封裝(Quad Flat Non-leaded package，QFN)70；方形扁平封裝72；嵌入式晶圓級球柵陣列(embedded Wafer Level Ball grid array，eWLB)74；以及晶圓級晶片尺寸封裝(WLCSP)76。嵌入式晶圓級球柵陣列(eWLB)74係一個扇出晶圓級封裝，且晶圓級晶片尺寸封裝(Wafer Level Chip Scale Package，WLCSP)76係一個扇入晶圓級封裝。端視系統需求而定，被配置成具有第一級封裝樣式和第二級封裝樣式之任何組合的半導體封裝和其它電子構件所組成的任何組合皆能夠被連接至PCB 52。於一些實施例中，電子裝置50包含單一附接半導體封裝；而其它實施例則會需要多個互連封裝。藉由在單一基板上方組合一或更多個半導體封裝，製造商便能夠將預先製造的構件併入電子裝置和系統之中。因為該些半導體封裝包含精密的功能，所以，電子裝置能夠使用較便宜的構件及有效率的製程來製造。所產生的裝置比較不可能失效而且製造價格較低廉，從而降低消費者的成本。
圖2a所示的係半導體晶圓120，其具有基礎基板材料122，例如，矽、鍺、砷化鎵、磷化銦、或是碳化矽，用以達到結構性支撐的目的。複數個半導體晶粒或構件124會被形成在晶圓120上，藉由如上面所述之沒有作用的晶粒間晶圓區域或切割道126來分離。切割道126提供削切區，以便將 半導體晶圓120單粒化成個別的半導體晶粒124。在一個實例中，半導體晶粒120所具有的寬度或直徑係200至300毫米(mm)。在另一個實例中，半導體晶粒120所具有的寬度或直徑係100至450毫米(mm)。
圖2b所示的係半導體晶圓120的一部分的剖視圖。每一個半導體晶粒124皆具有一背表面或非主動表面128以及含有類比電路或數位電路的主動表面130，該些類比電路或數位電路會被施行為根據該晶粒的電性設計與功能被形成在該晶粒內及電互連的主動式裝置、被動式裝置、導電層、以及介電層。舉例來說，該電路可以包含被形成在主動表面130內的一或更多個電晶體、二極體、以及其它電路元件，用以施行類比電路或數位電路，例如，數位訊號處理器(Digital Signal Processor，DSP)、ASIC、記憶體、或是其它訊號處理電路。半導體晶粒124可以還含有用於RF訊號處理的整合式被動裝置(Integrated Passive Device，IPD)，例如，電感器、電容器、以及電阻器。在一個實施例中，半導體晶粒124係一個覆晶類形的半導體晶粒。
一導電層132會使用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程被形成在主動表面130的上方。導電層132可能係由下面所製成的一或更多層：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、或是其它合宜的導電材料。導電層132的操作如同被電連接至主動表面130上之電路的接觸墊。導電層132會被形成為多個接觸墊，它們以並排的方式被設置在和半導體晶粒124的邊緣相隔第一距離處，如圖2b之中所示。替代性地，導電層132會被形成為在多列之中偏移的多個接觸墊，使得第一列接觸墊會被設置 在和該晶粒的邊緣相隔第一距離處，而與該第一列交錯的第二列接觸墊則被設置在和該晶粒的邊緣相隔第二距離處。
半導體晶圓120會進行電性測試與檢查，作為品質控制過程的一部分。手動視覺檢查及自動光學系統會被用來對半導體晶圓120實施檢查。軟體可被用在半導體晶圓120的自動光學分析中。視覺檢查方法可以運用像是掃描電子顯微鏡、高強度光或紫外(UV)光、或是冶金顯微鏡的設備。半導體晶圓120的結構性特徵會被檢查，包含：撓曲、厚度變異、表面微粒、不規則性、裂痕、脫層、以及變色。
半導體晶粒124內的主動式構件和被動式構件係以晶圓級來進行電性效能與電路功能的測試。如圖2c所示，每一個半導體晶粒124係利用一探針138或是其它測試裝置來測試功能與電性參數。測試探針頭136包括複數個探針138。探針138係被用來電接觸每一個半導體晶粒124上的節點或接觸墊132，並且提供電性刺激給該些接觸墊。半導體晶粒124會回應該些電性刺激，其係由電腦測試系統140測量並且和預期的回應作比較，以便測試該半導體晶粒的功能性。該些電性測試可以包含電路功能性、導線完整性、電阻率、連續性、可靠度、接面深度、靜電放電(Electric-Static Discharge，ESD)、射頻(RF)效能、驅動電流、臨界電流、漏電流、以及該構件類型特有的操作參數。半導體晶圓120的檢查與電性測試可讓半導體晶粒124通過而被指定為已知良品晶粒(Known Good Die，KGD)，以便用在半導體封裝中。
在圖2d中，半導體晶圓120會利用鋸刀或雷射削切工具142貫穿切割道126被單粒化成個別的半導體晶粒124。可個別的半導體晶粒124 對進行檢查與電性測試，以便在單粒化後辨識出已知良品晶粒。
圖3a至圖3b，配合圖1以及圖2a至圖2d，係例示將一個半導體晶粒安裝至一個載板的製程。圖3a顯示一個載板或載板框架150一部分之剖面視圖。一個載板膠帶152係形成於載板150上。載板及/或載板膠帶152含有犧牲基礎材料，例如，矽、聚合物、氧化鈹、玻璃，或是用於達到結構性支撐之目的的其它合宜低成本、剛性材料。
舉例來說，圖2d中的半導體晶粒124會利用一個拾放(pick and place)操作，被安裝至載板膠帶152和載板150，以主動表面130配向成朝向載板150。圖3b係顯示半導體晶粒124係安裝至載板膠帶152和具有一個黏著層的載板150，當作一個重構或重組晶圓156。
載板150可能係一圓形或矩形平板(大於300mm)，可容納多個半導體晶粒124。載板150的表面積可以大於半導體晶圓120的表面積。較大的載板會降低半導體封裝的製造成本，因為能夠在較大的載板上處理較多半導體晶粒，因而降低單位成本。半導體封裝和處理設備係針對被處理的晶圓或載板的大小來進行設計與配置。
為進一步降低製造成本，載板150的大小係以和半導體晶粒124的大小無關或是和半導體晶圓120的大小無關的方式來選擇。也就是，載板150具有固定或標準化大小，其能夠容納從一或更多個半導體晶圓120處單粒化裁切下來之各種大小的半導體晶粒124。在一個實施例中，載板150為直徑330mm的圓形。於另一實施例中，載板150為寬度560mm且長度為600mm的矩形。半導體晶粒124可以有10mm乘10mm的面積，其係被放置在標準化載板150上。替代性地，半導體晶粒124可以有20mm乘20mm的面積，其係被 放置在相同的標準化載板150上。據此，標準化載板150能夠應付任何大小的半導體晶粒124，其允許後續的半導體處理設備以一共同載板為基準被標準化，也就是，和晶粒大小或進料晶圓大小無關。半導體封裝設備能夠利用一組共同的處理工具、設備、以及材料清單針對一標準載板來進行設計與配置，以便處理來自任何進料晶圓大小的任何半導體晶粒大小。該共同或標準化載板150因減少或消減以晶粒大小或進料晶圓大小為基礎之特殊半導體處理線的需求而降低製造成本和資本風險。藉由選擇用於來自所有半導體晶圓之任何大小半導體晶粒的預設載板大小，便能夠施行一種彈性的製造線。
重組晶圓156會被處理成許多類型的半導體封裝，包含：覆晶封裝、嵌入式晶圓級球柵陣列(embedded Wafer Level Ball grid array，eWLB)、晶圓級晶片尺寸封裝(Wafer Level Chip Scale Package，WLCSP)、重組或嵌入式晶圓級晶片尺寸封裝(embedded Wafer Level Chip Scale Package，eWLCSP)、扇出晶圓級晶片尺寸封裝(fan out WLCSP)、三維(3D)封裝，例如，封裝上封裝(Package-on-Package，PoP)，或是其它半導體封裝。重組晶圓156係根據所生成的半導體封裝的規格來組構。在一個實施例中，半導體晶粒124係以高密度配置的方式(亦即，彼此分開300微米(μm))而放在載板150上，用於處理扇入裝置。在另一個實施例中，在載板150上，半導體晶粒124係以50微米的距離彼此分開。載板150上的半導體晶粒124之間的距離經過最佳化，以便以最低的單位成本來製造半導體封裝。載板150的較大表面積容納較多的半導體晶粒124並且降低製造成本，因為每個重組晶圓156中有更多半導體晶粒124被處理。被安裝至載板150的半導體晶粒124 的數量會大於從半導體晶圓120處單粒化的半導體晶粒124的數量。利用來自不同大小半導體晶圓120之不同大小半導體晶粒124，載板150和重組晶圓156提供製造許多不同類型半導體封裝的彈性。
圖4a至圖4c，配合圖1、圖2a至圖2d以及圖3a至圖3d，係例示使用一個載板將一個絕緣膜放置在一個半導體晶粒上的製程。圖4a係顯示來自圖3b中的重組晶圓156，包括安裝至載板150的半導體晶粒124，其主動表面130配向成朝向載板150，且其背表面128配向成遠離載板150。
一個預先製造的絕緣膜、薄片塑模或絕緣層160係放置於重組晶圓156上。絕緣膜160係一個薄的、加強型疊置絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維玻璃充填物或玻璃布的層。在一些實施例中，絕緣膜160包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣層170係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
一導電層、薄的銅膜、或銅箔片162係使用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程被放置在絕緣膜160的表面上。導電層162可能係由下面所製成的一或更多層：鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)、或是其它合宜的導電材料。替代性地，導電層162係使用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程，而被分開地放置在一個暫時性轉印膜上。導電層162和暫時性轉印膜接著係被疊置於絕緣膜160的表面上，之後移除該暫時性轉印膜，留下導電層162被放置在絕緣膜160的表面上。在一些實施例中， 導電層162的厚度範圍係從0.10微米至5微米，使得導電層162係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層162係提供額外的硬度並貢獻絕緣膜160的結構穩定性。在一些實施例中，導電層162係對半導體晶粒124的背表面128提供電性重分配。換句話說，半導體晶粒124可透過後續的穿過絕緣膜160而形成的增長式結構、接合焊線或互連結構，例如導電穿孔，而被電性連接至導電層162形成傳過絕緣膜160。
在圖4a中，為了促進絕緣膜疊置於半導體晶粒124和載板150上，一個真空、熱和壓力的組合係被施加至絕緣膜160，藉此將半導體晶粒124嵌入或囊封於絕緣膜160內。在一些實施例中，絕緣膜160係藉由使用像是真空熱壓置(vacuum hot press)的真空疊置法，而被疊置於載板150和半導體晶粒124上，接著將熱或經加熱空氣引入，為的是固化絕緣膜160。在一些實施例中，半導體晶粒124和載板150在施加絕緣膜160之前，先經歷表面處理和預先乾燥。圖4b係顯示半導體晶粒124嵌入於載板150上的絕緣膜160內。絕緣膜160係覆蓋半導體晶粒124的側表面和背表面128，以固定半導體晶粒124。在一些實施例中，將該半導體晶粒124嵌入於絕緣膜160內後，絕緣膜160的一部分係被移除。在一些實施例中，絕緣膜160係使用模具、粒狀塑模、或真空、熱以及壓縮塑模而被放置在半導體晶粒124上。
在圖4c中，載板150係藉由化學性蝕刻、機械性剝離、化學機械性平面化(CMP)、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式剝除而從半導體晶粒124的主動表面130處移除。在一個實施例中，如圖4c所示，半導體晶粒124的主動表面130係與絕緣膜160的表面164共平面。嵌入於絕緣膜160內的半導體晶粒124係組成一個重組晶圓168。導電層162係放置 在絕緣膜160的表面上，其係在半導體晶粒124的對面。半導體晶粒124的主動表面130係被暴露出，用於電性重分配。
重組晶圓168，包括半導體晶粒124、絕緣膜160和導電層162，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜160，作為一個疊置在半導體晶粒124上的預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜160和類似絕緣膜160的額外絕緣膜可被連續地且有效地處理和施加到像是重組晶圓156的多個半導體晶粒結構上，所以絕緣膜160可減少製程步驟。絕緣膜160不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜160係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜160係降低了在半導體封裝中撓曲的可能性。絕緣膜160係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜160具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。以玻璃纖維、玻璃充填物或玻璃布來進行加強的絕緣膜160結合導電層162，對半導體晶粒124而言係強健且安全的嵌入材料，且其提供跨越重組晶圓168的厚度的增強穩定性。
重組晶圓168非常適合接納額外的半導體構件。舉例來說，絕緣膜160具有平滑的表面，該平滑的表面係協助互連結構在絕緣膜160上的形成。因為有更平滑的表面，介於絕緣膜160和形成於絕緣膜160上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。舉例來說，介於導電層162和絕緣膜160間的介面係更具線性度，且沿著該介面係具有減少的瑕疵。介於絕緣膜160以及放置在絕緣膜160上的導電層間的介面更具線性 度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖5a至圖5c，配合圖1、圖2a至圖2d以及圖3a至圖3d，係例示使用一個類似於圖4a至圖4c的載板，而將一個絕緣膜放置在一個半導體晶粒上的另一個製程。圖5a係顯示來自圖3b中的重組晶圓156，包括安裝至載板150的半導體晶粒124，其主動表面130配向成朝向載板150，且其背表面128配向成遠離載板150。
絕緣膜170和疊置層174係放置於重組晶圓156上。絕緣膜170係一個薄的、預先製造的、加強型疊置之絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維、玻璃充填物、或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜170包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜170係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162的導電層、薄的銅膜或銅箔片172係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在絕緣膜170上。導電層172可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層172係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層172以及暫時性轉印膜接著係被疊置於絕緣膜170的表面上，之後移除該暫時性轉印膜，留下導電層172被放置在絕緣膜170的表面上。在一些實施例中，導電層172的厚度範圍係從0.10微米至5微米，使得導電層172係一個非常薄的膜結構，其係對於形成厚度變少 的半導體封裝作出貢獻。導電層172係提供額外的硬度並貢獻絕緣膜170的結構穩定性。
預先製造的疊置層174係被放置於導電層172對面的絕緣膜170上。絕緣膜170上的疊置層174係藉由絕緣膜170以及疊置層之組合而提供一個雙加強層。在一些實施例中，疊置層174係一個具有或是不具有玻璃纖維、玻璃充填物、或玻璃布的膜層。在一些實施例中，疊置層174係含有環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，疊置層174係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
在圖5a中，為了促進疊置層174疊置於半導體晶粒124和載板150上，一個真空、熱和壓力的組合係被施加至絕緣膜170和疊置層174，藉此將半導體晶粒124嵌入於疊置層174內。在一些實施例中，疊置層174係藉由使用像是真空熱壓置(vacuum hot press)的真空疊置法，而被疊置於半導體晶粒124和載板150上，接著將熱或經加熱空氣引入，為的是固化疊置層174。在一些實施例中，半導體晶粒124和載板150在施加疊置層174之前，先經歷表面處理和預先乾燥。圖5b係顯示半導體晶粒124嵌入於絕緣膜170上的疊置層174內，以絕緣膜170和導電層172來對半導體晶粒124的背表面128提供結構性支撐。疊置層174係覆蓋半導體晶粒124的側表面和背表面128，以固定半導體晶粒124。在一些實施例中，將該半導體晶粒124嵌入於疊置層174內後，絕緣膜170或疊置層174的一部分係被移除。
在圖5c中，載板150係藉由化學性蝕刻、機械性剝離、化學機械性平面化(CMP)、機械性研磨、熱烘烤、UV光、雷射掃描、或是濕式 剝除而從半導體晶粒124的主動表面130處移除。在一個實施例中，如圖5c所示，半導體晶粒124的主動表面130係與疊置層174的表面176共平面。嵌入於疊置層174內的半導體晶粒124係組成一個重組晶圓177。導電層172係放置在疊置層174的表面上，其係在半導體晶粒124的對面。半導體晶粒124的主動表面130係被暴露出，用於電性重分配。
重組晶圓177，包括半導體晶粒124、絕緣膜170、疊置層174和導電層172，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜170和疊置層174，作為一個疊置在半導體晶粒124上的預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜170和疊置層174結合額外絕緣膜可被連續地處理和施加到像是重組晶圓156的多個半導體晶粒上，所以絕緣膜170和疊置層174可減少製程步驟。絕緣膜170和疊置層174不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜170和疊置層174係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜170和疊置層174係降低了在半導體封裝中撓曲的可能性。絕緣膜170和疊置層174係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜170和疊置層174具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。絕緣膜170和疊置層174在後續的製程步驟期間係降低了半導體晶粒124的偏移。絕緣膜170和疊置層174具有先進的黏著特質。將半導體晶粒124嵌入於疊置層174、絕緣膜170和導電層172內而提供結構性支撐，重組晶圓177便係一個強健且安全的半導體封裝。
重組晶圓177非常適合接納額外的半導體構件。舉例來說， 疊置層174具有平滑的表面，該平滑的表面係協助互連結構在疊置層174上的形成。因為有更平滑的表面，介於疊置層174和形成於疊置層174上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。介於疊置層174以及放置在疊置層174上的導電層間的介面更具線性度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖6a至圖6c，配合圖1、圖2a至圖2d，係例示未使用載板而將一個絕緣膜放置在一個半導體晶粒上的一個製程。圖6a係顯示半導體晶粒124，其係從類似圖2a至圖2d中的半導體晶圓中所單粒化出來，該半導體晶粒124係被放置在絕緣膜180上，且其背表面128配向成朝向絕緣膜180，並且其主動表面130配向成遠離絕緣膜180。
絕緣膜180係一個薄的、預先製造的、加強型疊置之絕緣膜、薄片塑模或類似於絕緣膜160的層。絕緣膜180包含一個或多個玻璃纖維、玻璃充填物、和玻璃布。在一些實施例中，絕緣膜180包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜180係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
導電層、薄的銅膜或銅箔片182係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在半導體晶粒124對面的絕緣膜180上。導電層182可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層182係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製 程而被分開地放置在一個暫時性轉印膜上。導電層182以及暫時性轉印膜接著係被疊置於絕緣膜180的表面上，之後移除該暫時性轉印膜，留下導電層182被放置在絕緣膜180的表面上。在一些實施例中，導電層182的厚度範圍係從0.10微米至5微米，使得導電層182係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層182係提供額外的硬度並貢獻絕緣膜180的結構穩定性。
在圖6b中，一個群壓置件(gang press)184係被用來和半導體晶粒124的主動表面130進行接觸。群壓置件184係延伸到絕緣膜180的邊緣，以覆蓋主動表面130和絕緣膜180。群壓置件184係在一個漸升的溫度狀況下施加將一個力F，以促進半導體晶粒124壓置並穿透進入絕緣膜180，藉此將絕緣膜180的一部分移位。一旦半導體晶粒124被嵌入於絕緣膜180內，為了將絕緣膜180固化，會引入熱或經加熱空氣。在一個實施粒中，群壓置件184包括一個熱尖端。
在圖6c中，群壓置件184係被移除，以暴露半導體晶粒124的主動表面130。在一個實施例中，如圖6c所示，半導體晶粒124的主動表面130係與絕緣膜180的表面186共平面。嵌入在絕緣膜180內的半導體晶粒124係組成一個重組晶圓188。半導體晶粒124的主動表面130係被暴露用於電性重分配。
重組晶圓188，包括半導體晶粒124、絕緣膜180、和導電層182，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜180，作為一個預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜180和類似絕緣膜180的額外絕緣膜可被連續地處理和施加到多個半導 體晶粒上，所以絕緣膜180可減少製程步驟。絕緣膜180不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜180係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜180係降低了在半導體封裝中撓曲的可能性。絕緣膜180係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜180具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。絕緣膜180在後續的製程步驟期間係降低了半導體晶粒124的偏移。絕緣膜180具有先進的黏著特質。以玻璃纖維、玻璃充填物或玻璃布來進行加強的絕緣膜180結合導電層182，對半導體晶粒124而言係強健且安全的嵌入材料，且其提供跨越重組晶圓188的厚度的增強穩定性。
重組晶圓188非常適合接納額外的半導體構件。舉例來說，絕緣膜180具有平滑的表面，該平滑的表面係協助互連結構在絕緣膜180上的形成。因為有更平滑的表面，介於絕緣膜180和形成於絕緣膜180上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。舉例來說，介於導電層182和絕緣膜180間的介面係更具線性度，且沿著該介面係具有減少的瑕疵。介於絕緣膜180以及放置在絕緣膜180上的導電層間的介面更具線性度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖7a至圖7c，配合圖1、圖2a至圖2d，係例示未使用載板而將一個絕緣膜放置在一個半導體晶粒上的另一個製程。圖7a係顯示半導體晶粒124，其係從類似圖2a至圖2d中的半導體晶圓中所單粒化出來，該半導體晶粒124係被放置在絕緣膜190上，且其背表面128配向成朝向絕緣膜190，並 且其主動表面130配向成遠離絕緣膜190。
絕緣膜190係一個薄的、預先製造的、加強型疊置之絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維、玻璃充填物、或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜190包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜190係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162之導電層、薄的銅膜或銅箔片192係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在半導體晶粒124對面的絕緣膜190上。導電層192可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層192係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層192以及暫時性轉印膜接著係被疊置於絕緣膜190的表面上，之後移除該暫時性轉印膜，留下導電層192被放置在絕緣膜190的表面上。在一些實施例中，導電層192的厚度範圍係從0.10微米至5微米，使得導電層192係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層192係提供額外的硬度並貢獻絕緣膜190的結構穩定性。
圖7b係顯示一個預先製造的疊置層194被放置在半導體晶粒124上。在一些實施例中，疊置層194係一個具有或不具有玻璃纖維、玻璃充填物或玻璃布之膜層。在一些實施例中，疊置層194包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中， 疊置層194係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
在圖7b中，為了促進疊置層194疊置於半導體晶粒124和絕緣膜190上，一個真空、熱和壓力的組合係被施加至疊置層194，藉此將半導體晶粒124嵌入於疊置層194內。在一些實施例中，疊置層194係藉由使用像是真空熱壓置(vacuum hot press)的真空疊置法，而被疊置於半導體晶粒124上，接著將熱或經加熱空氣引入，為的是固化疊置層194。在一些實施例中，半導體晶粒124在施加疊置層194之前，先經歷表面處理和預先乾燥。絕緣膜上190的疊置層194藉由絕緣膜上190和疊置層194之組合而提供雙重加強層。
圖7c係顯示半導體晶粒124嵌入於絕緣膜190上的疊置層194內，而絕緣膜190係在半導體晶粒124的背表面128上。在一些實施例中，將該半導體晶粒124嵌入於疊置層194內後，絕緣膜190或疊置層194的一部分係被移除。在一個實施例中，如圖7c所示，半導體晶粒124的主動表面130係與絕緣膜190的表面196共平面。嵌入在疊置層194內的半導體晶粒124係組成一個重組晶圓188。半導體晶粒124的主動表面130係被暴露用於電性重分配。在一些實施例中，疊置層194具有一個預定厚度，該厚度等同於半導體晶粒124的厚度。具有預定厚度的疊置層194係允許主動表面130從疊置層194處暴露出，並在將半導體晶粒嵌入於疊置層194內之後，促使半導體晶粒124的主動表面130與疊置層194的表面196共平面。疊置層194的該預定厚度係減少了製造步驟，其係因為疊置層194的部分不必要被移除而暴露出主動表面130，或使半導體晶粒124的主動表面130與疊置層194的表面196共平面。
重組晶圓197，包括絕緣膜190、疊置層194、和導電層192，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜190和疊置層 194，作為一個預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜190和疊置層194結合額外的層可被連續地處理和施加到多個半導體晶粒上，所以絕緣膜190和疊置層194可減少製程步驟。絕緣膜190和疊置層194不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜190和疊置層194係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜190和疊置層194係降低了在半導體封裝中撓曲的可能性。絕緣膜190和疊置層194係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜190和疊置層194具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。絕緣膜190和疊置層194在後續的製程步驟期間係降低了半導體晶粒124的偏移。絕緣膜190和疊置層194具有先進的黏著特質。將半導體晶粒124嵌入於疊置層194和絕緣膜190和導電層192內而提供結構性支撐，重組晶圓197便係一個強健且安全的半導體封裝。
重組晶圓197非常適合接納額外的半導體構件。舉例來說，疊置層194具有平滑的表面，該平滑的表面係協助互連結構在疊置層194上的形成。因為有更平滑的表面，介於疊置層194和形成於疊置層194上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。介於疊置層194以及放置在疊置層194上的導電層間的介面更具線性度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖8a至圖8c，配合圖1、圖2a至圖2d，係例示未使用載板而將一個絕緣膜放置在一個半導體晶粒上的另一個製程。圖8a係顯示半導體晶粒124，其係從類似圖2a至圖2d中的半導體晶圓中所單粒化出來，該半導體 晶粒124係被放置在疊置層206上，且其背表面128配向成朝向疊置層206，並且其主動表面130配向成遠離疊置層206。
疊置層206係一個預先製造的疊置層206。在一些實施例中，疊置層206係一個具有或不具有玻璃纖維、玻璃充填物或玻璃布之膜層。在一些實施例中，疊置層206包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，疊置層206係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
絕緣膜204係被放置在疊置層206上。絕緣膜204係一個薄的、加強型疊置絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維玻璃充填物或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜204包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜204係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
絕緣膜200係被放置在絕緣膜204上。絕緣膜200係一個薄的、加強型疊置絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維玻璃充填物或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜200包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜200係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162之導電層、薄的銅膜或銅箔片202係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在絕緣膜204對面的絕緣膜200上。導 電層202可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層202係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層202以及暫時性轉印膜接著係被疊置於絕緣膜200的表面上，之後移除該暫時性轉印膜，留下導電層202被放置在絕緣膜200的表面上。在一些實施例中，導電層202的厚度範圍係從0.10微米至5微米，使得導電層202係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層202係提供額外的硬度並貢獻絕緣膜200的結構穩定性。
絕緣膜200、絕緣膜204、以及疊置層206之組合係形成一個預先製造的多層絕緣膜198，做為複數個絕緣膜和疊置層。如圖8a至圖8c所示，多層絕緣膜198之層的數目並非受限制，且可包括多種額外的預先製造的層。
在圖8b中，一個群壓置件(gang press)207係被用來和半導體晶粒124的主動表面130進行接觸。群壓置件207係延伸到疊置層206的邊緣，以覆蓋主動表面130和疊置層206。群壓置件207係在一個漸升的溫度狀況下施加將一個力F，以促進半導體晶粒124壓置並穿透進入疊置層206，藉此將疊置層206的一部分移位。一旦半導體晶粒124被嵌入於疊置層206內，為了將疊置層206固化，會引入熱或經加熱空氣。在一個實施粒中，群壓置件207包括一個熱尖端。
在圖8c中，群壓置件207係被移除，以暴露半導體晶粒124的主動表面130。疊置層206係覆蓋半導體晶粒124的側表面和背表面128。在 一個實施例中，如圖8c所示，半導體晶粒124的主動表面130係與疊置層206的表面210共平面。嵌入在疊置層206內的半導體晶粒124以及絕緣膜204、絕緣膜200和導電層202係組成一個重組晶圓208。半導體晶粒124的主動表面130係被暴露用於電性重分配。
重組晶圓208，包括絕緣膜204、絕緣膜200、疊置層206、和導電層202，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜200、絕緣膜204、和疊置層206，作為一個預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜200、絕緣膜204、和疊置層206結合額外的層可被連續地處理和施加到多個半導體晶粒上，所以絕緣膜200、絕緣膜204、和疊置層206可減少製程步驟。絕緣膜200、絕緣膜204、和疊置層206不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜200、絕緣膜204、和疊置層206係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜200、絕緣膜204、和疊置層206係降低了在半導體封裝中撓曲的可能性。絕緣膜200、絕緣膜204、和疊置層206係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜200、絕緣膜204、和疊置層206具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。絕緣膜200、絕緣膜204、和疊置層206在後續的製程步驟期間係降低了半導體晶粒124的偏移。絕緣膜200、絕緣膜204、和疊置層206具有先進的黏著特質。將半導體晶粒124嵌入於疊置層206、絕緣膜200、絕緣膜204和導電層202內而提供結構性支撐，重組晶圓177便係一個強健且安全的半導體封裝。
重組晶圓208非常適合接納額外的半導體構件。舉例來說，疊置層206具有平滑的表面，該平滑的表面係協助互連結構在疊置層206上的形成。因為有更平滑的表面，介於疊置層206和形成於疊置層206上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。介於疊置層206以及放置在疊置層206上的導電層間的介面更具線性度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖9係例示一個重組晶圓214，其係藉由類似於圖8a至圖8c中所例示的製程來形成。半導體晶粒124係從類似圖2a至圖2d中的半導體晶圓中所單粒化出來，且係被嵌入於疊置層206內。疊置層206係覆蓋半導體晶粒124的側表面和背表面128。在一個實施例中，半導體晶粒124的主動表面130係與疊置層206的表面210共平面。半導體晶粒124的主動表面130係被暴露用於電性重分配。
疊置層206係一個預先製造的疊置層206。在一些實施例中，疊置層206係一個具有或不具有玻璃纖維、玻璃充填物或玻璃布之膜層。在一些實施例中，疊置層206包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，疊置層206係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
絕緣膜204係被放置在疊置層206上。絕緣膜204係一個薄的、加強型疊置絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維玻璃充填物或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜204包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜204係一個多層膜，包括複數個樹脂層、聚酯膜層、 以及聚丙烯膜層。
絕緣膜200係被放置在絕緣膜204上。絕緣膜200係一個薄的、加強型疊置絕緣膜、薄片塑模，或是包含一個或多個玻璃纖維玻璃充填物或類似於絕緣膜160的玻璃布之層。在一些實施例中，絕緣膜200包含環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜200係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162之導電層、薄的銅膜或銅箔片202係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在絕緣膜204對面的絕緣膜200上。導電層202可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層202係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層202以及暫時性轉印膜接著係被疊置於絕緣膜200的表面上，之後移除該暫時性轉印膜，留下導電層202被放置在絕緣膜200的表面上。在一些實施例中，導電層202的厚度範圍係從0.10微米至5微米，使得導電層202係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層202係提供額外的硬度並貢獻絕緣膜200的結構穩定性。
類似導電層162之導電層、薄的銅膜或銅箔片212係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被放置在絕緣膜204和絕緣膜200之間。導電 層212可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層212係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層212以及暫時性轉印膜接著係被疊置於絕緣膜200的表面上，之後移除該暫時性轉印膜，留下導電層212被放置在絕緣膜200的表面上。在一些實施例中，導電層212的厚度範圍係從0.10微米至5微米，使得導電層212係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層212係提供額外的硬度和結構穩定性。
絕緣膜200、絕緣膜204、以及疊置層206之組合係形成一個預先製造的多層絕緣膜199，做為複數個絕緣膜和疊置層。如圖8a至圖8c所示，多層絕緣膜199之層的數目並非受限制，且可包括多種額外的預先製造的層。
疊置層206係覆蓋半導體晶粒124的側表面和背表面128。半導體晶粒124的主動表面130係與疊置層206的表面210共平面。嵌入在疊置層206內的半導體晶粒124以及絕緣膜204、絕緣膜200和導電層212係組成一個重組晶圓214。半導體晶粒124的主動表面130係被暴露用於電性重分配。
重組晶圓214，包括絕緣膜204、絕緣膜200、疊置層206、導電層202、和導電層212，係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜200、絕緣膜204、和疊置層206，作為一個預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜200、絕緣膜204、和疊置層206結合額外的層可被連續地處理和施加到多個半導體晶粒上，所以絕 緣膜200、絕緣膜204、和疊置層206可減少製程步驟。絕緣膜200、絕緣膜204、和疊置層206不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜200、絕緣膜204、和疊置層206係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜200、絕緣膜204、和疊置層206係降低了在半導體封裝中撓曲的可能性。絕緣膜200、絕緣膜204、和疊置層206係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜200、絕緣膜204、和疊置層206具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。絕緣膜200、絕緣膜204、和疊置層206在後續的製程步驟期間係降低了半導體晶粒124的偏移。絕緣膜200、絕緣膜204、和疊置層206具有先進的黏著特質。將半導體晶粒124嵌入於疊置層206、絕緣膜200、絕緣膜204、導電層212、和導電層202內而提供結構性支撐，重組晶圓214便係一個強健且安全的半導體封裝。
重組晶圓214非常適合接納額外的半導體構件。舉例來說，疊置層206具有平滑的表面，該平滑的表面係協助互連結構在疊置層206上的形成。因為有更平滑的表面，介於疊置層206和形成於疊置層206上的導電層間的介面之瑕疵會減少，並且在跨越介面處係更具線性度。介於疊置層206以及放置在疊置層206上的導電層間的介面更具線性度，且在該介面處係提供更低的電阻，並改善訊號傳輸。
圖10a至圖10k，配合圖1、圖2a至圖2d，係例示一個形成增長式互連結構於一個嵌入於半導體晶粒124內的重組晶圓218上的製程。重組晶圓218係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓。 圖10a係顯示半導體晶粒124嵌入於絕緣膜220內。絕緣膜220係一個加強型疊置之絕緣膜、薄片塑模或類似於絕緣膜160的層。絕緣膜220包含一個或多個玻璃纖維、玻璃充填物、和玻璃布。在一些實施例中，絕緣膜220包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜220係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162之導電層、銅膜或銅箔片222係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣膜220的表面上。導電層222可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層222係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層222以及暫時性轉印膜接著係被疊置於絕緣膜220的表面上，之後移除該暫時性轉印膜，留下導電層222被放置在絕緣膜220的表面上。在一些實施例中，導電層222的厚度範圍係從0.10微米至5微米，使得導電層222係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層222係提供額外的硬度並貢獻絕緣膜220的結構穩定性。
一個絕緣層或鈍化層224係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在主動表面130和絕緣膜220上。該絕緣層224含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁 (Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣膜220的平滑表面促進在絕緣層224和絕緣膜220間的介面沿著該介面具有較少的瑕疵。在一些實施例中，絕緣層224係保形地塗覆於半導體晶粒124上。替代性地，絕緣層224係一個經疊置的絕緣鈍化介電質，或是環氧樹脂層，其係類似疊置層194且經疊置於類似圖7a至圖7c中所例示的製程之絕緣膜220上。絕緣層224可進一步包括一個或多個光阻層。
絕緣層224的一部分係藉由蝕刻製程226或是雷射直接燒蝕(LDA)228予以移除，以形成穿孔230並且暴露接觸墊132於主動表面130上，如圖10b所示。在一些實施例中，穿孔230係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統來形成。
在圖10c中，一個導電層232係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層224和半導體晶粒124上。導電層232含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層232的一部分係透過穿孔230而被電性連接至半導體晶粒124的導電層132。在一些實施例中，導電層232係依循絕緣層224的輪廓。在一個實施例中，導電層232係操作當作一個晶種層。
在圖10d中，一個絕緣層或鈍化層236係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在導電層232上。該絕緣層236含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣層236的一部分係藉由 蝕刻製程或是雷射直接燒蝕(LDA)228予以移除，以在穿孔230上形成開口237。在一些實施例中，開口237係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統所形成的溝狀圖樣。
在圖10e中，一個導電層238係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層224和導電層232上。導電層238含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層238的一部分係透過開口237而被電性連接至導電層132。在一些實施例中，導電層238係操作當作一個重新分佈層(RDL)用以將來自半導體晶粒124的電連接延伸至半導體晶粒124之外部的點。
在圖10f中，絕緣層236係藉由一個曝光或顯影製程、雷射直接燒蝕(LDA)、蝕刻、或其他合宜的製程予以移除，在導電層238的部份之間的絕緣層224上留下間隙240。
在圖10g中，一個絕緣層或鈍化層242係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在絕緣層224、間隙240、導電層232、和導電層238上。絕緣層242含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣層242的一部分係藉由一個曝光或顯影製程、雷射直接燒蝕(LDA)、蝕刻、或其他合宜的製程予以移除，以在絕緣層242中形成穿孔244來暴露絕緣層238的部分用於後續的電互連，如圖10h所示。
圖10i係顯示，重組晶圓218在加入一個凸塊材料之前，先利 用鋸刀或雷射切割工具246進行單粒化成為個別的半導體封裝250。替代性地，如圖10j所示，一個凸塊材料254係在單粒化之前先被放置在穿孔244內，以形成個別的半導體封裝252。
凸塊材料254係使用下列製程而沉積於導電層238上：蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網版印刷製程。該凸塊材料可以係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及上述的組合，其會有一可選擇的助焊溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附接或接合製程被接合至導電層238。在一個實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀丸體或凸塊254。在一些應用中，凸塊254會被二次回焊，以便改善和導電層238的電接觸效果。凸塊254可能還會被壓縮接合或熱壓縮接合至導電層238。凸塊254代表能夠被形成在導電層238上方的其中一種類型互連結構。該互連結構亦能夠使用導電膏、短柱凸塊、微凸塊、或是其它電互連線。
圖10k係顯示，從重組晶圓218單粒化後的半導體封裝250，而半導體晶粒124係嵌入於絕緣膜220內，且增長式互連結構256係形成於半導體晶粒124的主動表面130上。互連結構256係包含絕緣層224、絕緣層242、導電層232、導電層238、和凸塊254之組合。絕緣膜220上的互連結構256係提供高密度焊線圖樣，其係達成相當大的效能進步。互連結構256具有進步的可靠性，且對於半導體晶粒124上的3D整合和垂直堆疊係有效率的。進一步言之，互連結構256對半導體封裝250而言係增加低成本。
絕緣膜220係以減少製程步驟來將半導體晶粒124嵌入並支 撐住。絕緣膜220，作為一個疊置在半導體晶粒124上的預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜220和類似絕緣膜220的額外絕緣膜可被連續地處理和施加到半導體晶粒124上，所以絕緣膜220可減少製程步驟。絕緣膜220不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜220係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜220係降低了在半導體封裝中撓曲的可能性。絕緣膜220係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜220具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。，絕緣膜220係減少了在互連結構256的形成期間半導體晶粒124的偏移。絕緣膜220具有先進的黏著特質以及平滑表面，其係促進互連結構256的形成。以玻璃纖維、玻璃充填物或玻璃布來進行加強的絕緣膜220結合導電層222，對半導體晶粒124而言係強健且安全的嵌入材料，且其提供跨越半導體封裝250的厚度的增強穩定性。
圖11a至圖11j，配合圖1、圖2a至圖2d，係例示一個形成增長式互連結構於一個嵌入於半導體晶粒124內的重組晶圓296上的製程。重組晶圓296係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓。圖11a係顯示半導體晶粒124嵌入於絕緣膜260內。絕緣膜260係一個加強型疊置之絕緣膜、薄片塑模或類似於絕緣膜160的層。絕緣膜260包含一個或多個玻璃纖維、玻璃充填物、和玻璃布。在一些實施例中，絕緣膜260包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜260係一個多層膜，包括複數個樹脂層、聚酯膜層、以 及聚丙烯膜層。
類似導電層162之導電層、銅膜或銅箔片262係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣膜260的表面上。導電層262可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層262係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層262以及暫時性轉印膜接著係被疊置於絕緣膜260的表面上，之後移除該暫時性轉印膜，留下導電層262被放置在絕緣膜260的表面上。在一些實施例中，導電層262的厚度範圍係從0.10微米至5微米，使得導電層262係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層262係提供額外的硬度並貢獻絕緣膜260的結構穩定性。
一個絕緣層或鈍化層264係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在主動表面130和絕緣膜260上。絕緣層264含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣膜260的平滑表面促進在絕緣層264和絕緣膜260間的介面沿著該介面具有較少的瑕疵。替代性地，絕緣層264係一個經疊置的絕緣鈍化介電質，或是環氧樹脂層，其係類似疊置層194且經疊置於類似圖7a至圖7c中所例示的製程之絕緣膜260上。
絕緣層264的一部分係藉由蝕刻製程或是雷射直接燒蝕 (LDA)266予以移除，以形成穿孔268並且暴露接觸墊132於主動表面130上，如圖11b所示。在一些實施例中，穿孔268係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統來形成。
圖11c係顯示，一個絕緣層或鈍化層270係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在絕緣層264上。絕緣層270含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣層270的一部分係藉由蝕刻製程或是雷射直接燒蝕(LDA)予以移除，以在穿孔268上形成開口272，如圖11c所示。在一些實施例中，開口272係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統所形成的溝狀圖樣。
在圖11d中，一個導電層276係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層264和絕緣層270上。導電層276含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層276的一部分係透過穿孔268和開口272而被電性連接至半導體晶粒124的導電層132。在一些實施例中，導電層276係保形地施加至並依循絕緣層264和絕緣層270的輪廓。在一個實施例中，導電層276係操作作為一個經致動的線路圖樣。在一個實施例中，導電層276係在導電層132上方包含一個具有濕潤層、屏障層、以及黏著層的下層凸塊金屬(UBM)。
在圖11e中，絕緣層270和導電層276的第一部分係藉由一個曝光或顯影製程、雷射直接燒蝕(LDA)、蝕刻、或其他合宜的製程予以移 除，以削減開口272。導電層276的第二部分係依舊在絕緣層264上，作為一個經致動的線路圖樣。
在圖11f中，一個導電層278係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層264和導電層276上。導電層278含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層278的一部分係透過穿孔268和導電層276而被電性連接至半導體晶粒124的導電層132。
在圖11g中，一個絕緣層或鈍化層280係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在絕緣層264和導電層278上。絕緣層280含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣層280的一部分係藉由一個蝕刻製程或雷射直接燒蝕(LDA)予以移除，以在導電層278的部分形成開口或穿孔282，如圖11h所示。在一些實施例中，穿孔282係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統來形成。
圖11i係顯示，重組晶圓296係利用鋸刀或雷射切割工具286進行單粒化成為個別的半導體封裝290。導電的凸塊材料係使用下列製程而沉積於導電層278上進入穿孔282內：蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網版印刷製程。該凸塊材料可以係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及上述的組合，其會有一可選擇的助焊溶 液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附接或接合製程被接合至導電層278。在一個實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀丸體或凸塊288。在一些應用中，凸塊288會被二次回焊，以便改善和導電層278的電接觸效果。凸塊288可能還會被壓縮接合或熱壓縮接合至導電層278。凸塊288代表能夠被形成在導電層278上方的其中一種類型互連結構。該互連結構亦能夠使用導電膏、短柱凸塊、微凸塊、或是其它電互連線。
圖11j係顯示，從重組晶圓296單粒化後的半導體封裝290，而半導體晶粒124係嵌入於絕緣膜260內，且增長式互連結構294係形成於半導體晶粒124的主動表面130上。互連結構294係包含絕緣層264、絕緣層280、導電層276、導電層278、和凸塊288之組合。絕緣膜260上的互連結構294係提供高密度焊線圖樣，其係達成相當大的效能進步。互連結構294具有進步的可靠性，且對於半導體晶粒124上的3D整合和垂直堆疊係有效率的。進一步言之，互連結構294對半導體封裝290而言係增加低成本。
絕緣膜260係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜260，作為一個疊置在半導體晶粒124上的預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜260和類似絕緣膜260的額外絕緣膜可被連續地處理和施加到半導體晶粒124上，所以絕緣膜260可減少製程步驟。絕緣膜260不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜260係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜260係降低了在 半導體封裝中撓曲的可能性。絕緣膜260係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜260具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。，絕緣膜260係減少了在互連結構294的形成期間半導體晶粒124的偏移。絕緣膜260具有先進的黏著特質以及平滑表面，其係促進互連結構294的形成。以玻璃纖維、玻璃充填物或玻璃布來進行加強的絕緣膜260結合導電層302，對半導體晶粒124而言係強健且安全的嵌入材料，且其提供跨越半導體封裝290的厚度的增強穩定性。
圖12a至圖12j，配合圖1、圖2a至圖2d，係例示一個形成增長式互連結構於一個嵌入於半導體晶粒124內的重組晶圓296上的製程。重組晶圓296係類似於圖4c、圖5c、圖6c、圖7c、圖8c或圖9中所描述的重組晶圓。圖12a係顯示半導體晶粒124嵌入於絕緣膜300內。絕緣膜300係一個加強型疊置之絕緣膜、薄片塑模或類似於絕緣膜160的層。絕緣膜300包含一個或多個玻璃纖維、玻璃充填物、和玻璃布。在一些實施例中，絕緣膜300包括環氧化物、環氧樹脂、聚合材料、熱固性塑膠疊片、或其它非導電材料。在一些實施例中，絕緣膜300係一個多層膜，包括複數個樹脂層、聚酯膜層、以及聚丙烯膜層。
類似導電層162之導電層、銅膜或銅箔片302係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣膜300的表面上。導電層302可能係由下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。替代性地，導電層302係利用物理氣相沉積製程、化學氣相沉積製程、 電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而被分開地放置在一個暫時性轉印膜上。導電層302以及暫時性轉印膜接著係被疊置於絕緣膜300的表面上，之後移除該暫時性轉印膜，留下導電層302被放置在絕緣膜300的表面上。在一些實施例中，導電層302的厚度範圍係從0.10微米至5微米，使得導電層302係一個非常薄的膜結構，其係對於形成厚度變少的半導體封裝作出貢獻。導電層302係提供額外的硬度並貢獻絕緣膜300的結構穩定性。
一個絕緣層或鈍化層304係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在主動表面130和絕緣膜300上。絕緣層304含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣膜300的平滑表面促進在絕緣層304和絕緣膜300間的介面沿著該介面具有較少的瑕疵。替代性地，絕緣層304係一個經疊置的絕緣鈍化介電質，或是環氧樹脂層，其係類似疊置層194且經疊置於類似圖7a至圖7c中所例示的製程之絕緣膜300上。在一些實施例中，絕緣層304係包含多個層，像是光阻層。
絕緣層304的一部分係藉由蝕刻製程或是雷射直接燒蝕(LDA)予以移除，以形成穿孔310及開口308並且暴露接觸墊132於主動表面130上，如圖12b所示。在一些實施例中，穿孔310及開口308係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統來形成。
圖12c係顯示，一個絕緣層或鈍化層312係利用物理氣相沉積、化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在絕緣 層304上。絕緣層312含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。
在圖12d中，一個導電層316係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層312和絕緣層304上。導電層316含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層316的一部分係透過穿孔310和開口308而被電性連接至半導體晶粒124的導電層132。在一些實施例中，導電層316係保形地施加至並依循絕緣層304和絕緣層312的輪廓。在一個實施例中，導電層316係操作作為一個經致動的線路圖樣。在一個實施例中，導電層316係在導電層132上方包含一個具有濕潤層、屏障層、以及黏著層的下層凸塊金屬(UBM)。
在圖12e中，絕緣層312和導電層316的第一部分係藉由一個曝光或顯影製程、雷射直接燒蝕(LDA)、蝕刻、或其他合宜的製程予以移除。依舊在絕緣層304上的導電層316的第二部分係一個經致動的線路圖樣。
在圖12f中，一個導電層318係利用物理氣相沉積製程、化學氣相沉積製程、電解質電鍍製程、無電極電鍍製程、或是其它合宜的金屬沉積製程而形成於絕緣層304和導電層316上，在開口308和穿孔310內。導電層318含有下面所製成的一或多層：Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層318的一部分係透過導電層316和穿孔310而被電性連接至半導體晶粒124的導電層132。
在圖12g中，一個絕緣層或鈍化層320係利用物理氣相沉積、 化學氣相沉積、印刷、旋塗、噴塗、燒結、或是熱氧化被形成在絕緣層304和導電層318上。絕緣層320含有由下面所製成的一或更多層：二氧化矽(SiO2)、氮化矽(Si3N4)、氮氧化矽(SiON)、五氧化二鉭(Ta2O5)、三氧化二鋁(Al2O3)、或是具有類似絕緣特性及結構特性的其它材料。絕緣層320的一部分係藉由一個蝕刻製程或雷射直接燒蝕(LDA)予以移除，以在導電層318的部分形成開口或穿孔322，如圖12h所示。在一些實施例中，穿孔322係利用以光罩為基礎的曝光、步進曝光器、以及一個較大的場曝光系統來形成。
圖12i係顯示，重組晶圓296係利用鋸刀或雷射切割工具326進行單粒化成為個別的半導體封裝330。導電的凸塊材料係使用下列製程而沉積於導電層318上進入穿孔322內：蒸發製程、電解質電鍍製程、無電極電鍍製程、丸滴製程、或是網版印刷製程。該凸塊材料可以係Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料、以及上述的組合，其會有一可選擇的助焊溶液。舉例來說，該凸塊材料可能是Sn/Pb共熔合金、高鉛焊料、或是無鉛焊料。該凸塊材料會利用合宜的附接或接合製程被接合至導電層318。在一個實施例中，該凸塊材料會藉由將該材料加熱至其熔點以上而被回焊，用以形成球狀丸體或凸塊328。在一些應用中，凸塊328會被二次回焊，以便改善和導電層318的電接觸效果。凸塊328可能還會被壓縮接合或熱壓縮接合至導電層318。凸塊328代表能夠被形成在導電層318上方的其中一種類型互連結構。該互連結構亦能夠使用導電膏、短柱凸塊、微凸塊、或是其它電互連線。
圖12j係顯示，從重組晶圓296單粒化後的半導體封裝330， 而半導體晶粒124係嵌入於絕緣膜300內，且增長式互連結構336係形成於半導體晶粒124的主動表面130上。互連結構336係包含絕緣層304、絕緣層320、導電層316、導電層318、和凸塊328之組合。絕緣膜300上的互連結構336係提供高密度焊線圖樣，其係達成相當大的效能進步。互連結構336具有進步的可靠性，且對於半導體晶粒124上的3D整合和垂直堆疊係有效率的。進一步言之，互連結構336對半導體封裝330而言係增加低成本。
絕緣膜300係以減少製程步驟來將半導體晶粒124嵌入並支撐住。絕緣膜300，作為一個疊置在半導體晶粒124上的預先製造的構件，並不需要在半導體晶粒124上形成或建立。因為絕緣膜300和類似絕緣膜300的額外絕緣膜可被連續地處理和施加到半導體晶粒124上，所以絕緣膜300可減少製程步驟。絕緣膜300不會受到起因於施加傳統絕緣材料所造成的複雜性。舉例來說，作為一個預先製造的結構，絕緣膜300係減少了由傳統的液相塗覆製程而造成的孔隙、粗糙、以及瑕疵的形成。絕緣膜300係降低了在半導體封裝中撓曲的可能性。絕緣膜300係改善環境條件，其係藉由像是減少溶劑的蒸發，和廢棄不用的副產物的產生，該副產物通常係以液相絕緣材料產生。絕緣膜300具有降低的熱膨脹係數(CTE)以及高絕緣可靠性。，絕緣膜300係減少了在互連結構336的形成期間半導體晶粒124的偏移。絕緣膜300具有先進的黏著特質以及平滑表面，其係促進互連結構336的形成。以玻璃纖維、玻璃充填物或玻璃布來進行加強的絕緣膜300結合導電層302，對半導體晶粒124而言係強健且安全的嵌入材料，且其提供跨越半導體封裝330的厚度的增強穩定性。
雖然本文已經詳細解釋過本發明的一或多個實施例；不 過，熟練的技術人士便會明白，可以對該些實施例進行修正與改變，其並不會脫離後面申請專利範圍中所提出的本發明的範疇。
124‧‧‧半導體晶粒
128‧‧‧背表面
130‧‧‧主動表面
132‧‧‧導電層
220‧‧‧絕緣層
222‧‧‧導電層
224‧‧‧絕緣層
232‧‧‧導電層
238‧‧‧導電層
242‧‧‧絕緣層
250‧‧‧半導體封裝
254‧‧‧凸塊
256‧‧‧互連結構

Claims (15)

  1. 一種製造半導體裝置的方法，其包括：提供一個加強型絕緣膜；將一個半導體晶粒放置於該加強型絕緣膜上；將一個預先製造的絕緣膜放置於該半導體晶粒和該加強型絕緣膜上；以及將該預先製造的絕緣膜疊置到該加強型絕緣膜，以將該半導體晶粒嵌入於該第一預先製造的絕緣膜內，其中該半導體晶粒的一個主動表面係與該第一預先製造的絕緣膜中與該加強型絕緣膜相對的一個第一表面共平面。
  2. 如申請專利範圍第1項所述之方法，其中將該預先製造的絕緣膜疊置到該加強型絕緣膜上係包含提供一個真空熱壓置於該半導體晶粒上。
  3. 如申請專利範圍第1項所述之方法，其進一步包括形成一個重分配層於該半導體晶粒和該加強型絕緣膜上。
  4. 如申請專利範圍第1項所述之方法，其中，在疊置之後，在跨越該預先製造的絕緣膜的整個寬度上，該預先製造的絕緣膜的厚度大約相等於該半導體晶粒的厚度。
  5. 如申請專利範圍第1項所述之方法，其進一步包括將該預先製造的絕緣膜進行放置以完全在該半導體晶粒上延伸。
  6. 如申請專利範圍第1項所述之方法，其中在疊置之後，該半導體晶粒中與該主動表面相對的第二表面係與該預先製造的絕緣膜的第二表面共平面。
  7. 一種製造半導體裝置的方法，其包括：提供一個半導體晶粒，其包括一個主動表面：將該半導體晶粒直接放置在一個加強型絕緣膜上，而該半導體晶粒的主動表面係定向為遠離該加強型絕緣膜；將一個預先製造的絕緣膜進行放置，以完全在該半導體晶粒上延伸，以與該加強型絕緣膜相對；以及將該預先製造的絕緣膜疊置在該加強型絕緣膜上，以將該半導體晶粒嵌入於該預先製造的絕緣膜內，而在疊置之後，在跨越該預先製造的絕緣膜的整個寬度上，該預先製造的絕緣膜的厚度大約相等於該半導體晶粒的厚度。
  8. 如申請專利範圍第7項所述之方法，其進一步包括：將一個導電層放置在該加強型絕緣膜上；以及將該半導體晶粒放置在該加強型絕緣膜上以與該導電層相對。
  9. 如申請專利範圍第8項所述之方法，其中該導電層是一個銅箔片。
  10. 如申請專利範圍第7項所述之方法，其中將該預先製造的絕緣膜疊置在該加強型絕緣膜上係將該半導體晶粒從該預先製造的絕緣膜暴露出，以與該加強型絕緣膜相對。
  11. 如申請專利範圍第10項所述之方法，其中該預先製造的絕緣膜的表面係與該半導體晶粒的主動表面共平面。
  12. 一種製造半導體裝置的方法，其包括：提供一個加強型絕緣膜；將一個導電層放置在該加強型絕緣膜的第一表面上； 將一個半導體晶粒放置以與該加強型絕緣膜的第二表面接觸；將一個預先製造的疊置層放置在該半導體晶粒上，其中該預先製造的疊置層完全在該半導體晶粒上延伸；以及藉由對該預先製造的疊置層施加壓力而抵靠該半導體晶粒，將該預先製造的疊置層疊置在該加強型絕緣膜上，以將該半導體晶粒嵌入於該預先製造的疊置層內，並且將該半導體晶粒的主動表面從該預先製造的疊置層暴露出以與該加強型絕緣膜相對，其中在疊置之後，在跨越該預先製造的絕緣膜的整個寬度上，該預先製造的絕緣膜的厚度大約相等於該半導體晶粒的厚度。
  13. 如申請專利範圍第12項所述之方法，其進一步包括將該預先製造的疊置層疊置在該加強型絕緣膜上，而該半導體晶粒完全延伸穿過該預先製造的疊置層。
  14. 如申請專利範圍第12項所述之方法，其進一步包括將一個絕緣層放置在該半導體晶粒和該預先製造的疊置層上。
  15. 如申請專利範圍第14項所述之方法，其進一步包括使用雷射直接燒蝕(LDA)來移除該絕緣層的一部分，以透過該絕緣層暴露該半導體晶粒的一部分。
TW103106697A 2013-03-06 2014-02-27 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法 TWI590413B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361773308P 2013-03-06 2013-03-06
US201361835321P 2013-06-14 2013-06-14
US14/187,014 US9627338B2 (en) 2013-03-06 2014-02-21 Semiconductor device and method of forming ultra high density embedded semiconductor die package

Publications (2)

Publication Number Publication Date
TW201438187A TW201438187A (zh) 2014-10-01
TWI590413B true TWI590413B (zh) 2017-07-01

Family

ID=51486880

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106116466A TWI654735B (zh) 2013-03-06 2014-02-27 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
TW103106697A TWI590413B (zh) 2013-03-06 2014-02-27 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106116466A TWI654735B (zh) 2013-03-06 2014-02-27 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法

Country Status (4)

Country Link
US (3) US9627338B2 (zh)
CN (1) CN110010553B (zh)
SG (2) SG10201708439XA (zh)
TW (2) TWI654735B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
DE102015102535B4 (de) 2015-02-23 2023-08-03 Infineon Technologies Ag Verbundsystem und Verfahren zum haftenden Verbinden eines hygroskopischen Materials
KR101999625B1 (ko) * 2016-03-25 2019-07-17 삼성전자주식회사 팬-아웃 반도체 패키지
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US20170365567A1 (en) * 2016-06-20 2017-12-21 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9793186B1 (en) 2016-08-08 2017-10-17 Semiconductor Components Industries, Llc Semiconductor wafer and method of backside probe testing through opening in film frame
US10461000B2 (en) * 2016-08-08 2019-10-29 Semiconductor Components Industries, Llc Semiconductor wafer and method of probe testing
US11257724B2 (en) 2016-08-08 2022-02-22 Semiconductor Components Industries, Llc Semiconductor wafer and method of probe testing
US11075129B2 (en) 2016-08-08 2021-07-27 Semiconductor Components Industries, Llc Substrate processing carrier
US10026681B2 (en) 2016-09-21 2018-07-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101933421B1 (ko) 2017-10-27 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지 모듈
CN108962766B (zh) * 2018-07-19 2021-01-22 通富微电子股份有限公司 封装结构及其形成方法
EP3621107A1 (en) * 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier
US20230094820A1 (en) * 2021-09-22 2023-03-30 Rahul N. Manepalli Microelectronic packages with embedded interposers

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2361790A1 (fr) * 1976-08-10 1978-03-10 Thomson Csf Dispositif a elements semiconducteurs pour la visualisation d'un signal electrique
US5264719A (en) * 1986-01-07 1993-11-23 Harris Corporation High voltage lateral semiconductor device
JPH074995B2 (ja) * 1986-05-20 1995-01-25 株式会社東芝 Ｉｃカ−ド及びその製造方法
EP1204136B1 (en) * 1999-07-16 2009-08-19 Panasonic Corporation Method of fabricating a packaged semiconductor device
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6586822B1 (en) * 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
JP2002252318A (ja) * 2001-02-27 2002-09-06 Nec Kansai Ltd チップ型半導体装置
TW515056B (en) 2001-11-29 2002-12-21 Advanced Semiconductor Eng Method for making a build-up package on a semiconductor die and structure formed from the same
JP3727587B2 (ja) * 2001-12-28 2005-12-14 シャープ株式会社 半導体装置の実装方法
JP3740469B2 (ja) * 2003-01-31 2006-02-01 株式会社東芝 半導体装置および半導体装置の製造方法
TWI245384B (en) 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
KR100751453B1 (ko) * 2006-06-14 2007-08-23 삼성전자주식회사 표시장치와 이의 제조방법
JP2011014728A (ja) * 2009-07-02 2011-01-20 Casio Computer Co Ltd 半導体装置及び半導体装置の製造方法
US20110139224A1 (en) * 2009-12-16 2011-06-16 Miasole Oriented reinforcement for frameless solar modules
US8093106B2 (en) * 2009-09-23 2012-01-10 Chipmos Technologies Inc. Method for manufacturing packaging structure
JP4930567B2 (ja) * 2009-10-02 2012-05-16 富士通株式会社 中継基板、プリント基板ユニットおよび中継基板の製造方法
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
DE102009060480A1 (de) * 2009-12-18 2011-06-22 Schweizer Electronic AG, 78713 Leiterstrukturelement und Verfahren zum Herstellen eines Leiterstrukturelements
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
KR101825149B1 (ko) * 2010-03-03 2018-02-02 조지아 테크 리서치 코포레이션 무기 인터포저상의 패키지-관통-비아(tpv) 구조 및 그의 제조방법
US8766440B2 (en) * 2010-03-04 2014-07-01 Nec Corporation Wiring board with built-in semiconductor element
US20130050967A1 (en) * 2010-03-16 2013-02-28 Nec Corporation Functional device-embedded substrate
WO2011114774A1 (ja) * 2010-03-18 2011-09-22 日本電気株式会社 半導体素子内蔵基板およびその製造方法
TWI423355B (zh) * 2010-08-04 2014-01-11 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
US8823186B2 (en) * 2010-12-27 2014-09-02 Shin-Etsu Chemical Co., Ltd. Fiber-containing resin substrate, sealed substrate having semiconductor device mounted thereon, sealed wafer having semiconductor device formed thereon, a semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2013074184A (ja) * 2011-09-28 2013-04-22 Nitto Denko Corp 半導体装置の製造方法
JP5533895B2 (ja) * 2012-01-17 2014-06-25 コニカミノルタ株式会社 画像形成装置および電源制御装置
WO2013130184A2 (en) * 2012-01-17 2013-09-06 Greene, Tweed Of Delaware, Inc. Molded composite threads
US8872358B2 (en) * 2012-02-07 2014-10-28 Shin-Etsu Chemical Co., Ltd. Sealant laminated composite, sealed semiconductor devices mounting substrate, sealed semiconductor devices forming wafer, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2013211519A (ja) * 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
US9627338B2 (en) * 2013-03-06 2017-04-18 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming ultra high density embedded semiconductor die package
KR20150025939A (ko) * 2013-08-30 2015-03-11 삼성전기주식회사 인터포저 및 이를 이용한 반도체 패키지, 그리고 인터포저의 제조 방법
US20230095162A1 (en) * 2021-09-24 2023-03-30 Intel Corporation Semiconductor Devices and Methods for Forming a Semiconductor Device

Also Published As

Publication number Publication date
US20140252641A1 (en) 2014-09-11
SG10201400239QA (en) 2014-10-30
SG10201708439XA (en) 2017-11-29
US9627338B2 (en) 2017-04-18
US20220093479A1 (en) 2022-03-24
CN110010553A (zh) 2019-07-12
US20170186660A1 (en) 2017-06-29
TW201438187A (zh) 2014-10-01
US11227809B2 (en) 2022-01-18
TW201733074A (zh) 2017-09-16
CN110010553B (zh) 2023-05-09
TWI654735B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
KR102205119B1 (ko) 반도체 디바이스 및 그 제조 방법
TWI590413B (zh) 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
US10510703B2 (en) Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
KR102009117B1 (ko) 매립형 웨이퍼 레벨 칩 스케일 패키지를 형성하기 위해 표준화된 캐리어를 이용하는 반도체 장치 및 방법
US9754867B2 (en) Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI655690B (zh) 半導體裝置以及形成雙側扇出晶圓級封裝的方法
TWI787632B (zh) 形成具有垂直互連單元的低輪廓扇出封裝的半導體裝置及方法
TWI689075B (zh) 半導體裝置和在埋藏晶圓級晶片尺寸封裝中沿半導體晶粒之側邊和表面邊緣沉積囊封劑的方法
US20160300817A1 (en) Semiconductor Device and Method of Forming a Package In-Fan Out Package
TWI662631B (zh) 在扇出晶圓級晶片尺寸封裝上堆疊半導體晶粒之半導體裝置和方法
TW201526125A (zh) 半導體裝置和在扇出封裝中於半導體晶粒上形成細節距重新分佈層之方法
TWI689017B (zh) 半導體裝置和在重組晶圓中控制翹曲之方法
KR20130037643A (ko) 반도체 디바이스 및 반도체 디바이스의 제조 방법
US9721921B2 (en) Semiconductor device and method of bonding semiconductor die to substrate in reconstituted wafer form