KR102205119B1 - 반도체 디바이스 및 그 제조 방법 - Google Patents

반도체 디바이스 및 그 제조 방법 Download PDF

Info

Publication number
KR102205119B1
KR102205119B1 KR1020200003795A KR20200003795A KR102205119B1 KR 102205119 B1 KR102205119 B1 KR 102205119B1 KR 1020200003795 A KR1020200003795 A KR 1020200003795A KR 20200003795 A KR20200003795 A KR 20200003795A KR 102205119 B1 KR102205119 B1 KR 102205119B1
Authority
KR
South Korea
Prior art keywords
interconnect structure
built
semiconductor die
semiconductor
conductive layer
Prior art date
Application number
KR1020200003795A
Other languages
English (en)
Other versions
KR20200010521A (ko
Inventor
야오지안 린
강 첸
Original Assignee
스태츠 칩팩 피티이. 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 피티이. 엘티디. filed Critical 스태츠 칩팩 피티이. 엘티디.
Publication of KR20200010521A publication Critical patent/KR20200010521A/ko
Application granted granted Critical
Publication of KR102205119B1 publication Critical patent/KR102205119B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

반도체 디바이스는 캐리어 상에 형성된 제 1 상호접속 구조체를 갖는다. 반도체 다이가 제 1 상호접속 구조체가 양호한 것으로 테스트된 후에 제 1 상호접속 구조체 상에 위치된다. 반도체 다이는 공지된 양호한 다이이다. 범프 또는 스터드 범프와 같은 수직 상호접속 구조체가 제 1 상호접속 구조체 상에 형성된다. 개별적인 반도체 디바이스가 제 1 상호접속 구조체 또는 제 1 상호접속 구조체 상에 위치된다. 봉지재가 반도체 다이, 제 1 상호접속 구조체 및 제 2 상호접속 구조체 상에 증착된다. 봉지재의 일부가 수직 상호접속 구조체를 노출시키도록 제거된다. 제 2 상호접속 구조체가 봉지재 상에 형성되고 전기적으로 수직 상호접속 구조체와 연결된다. 제 1 상호접속 구조체 또는 제 2 상호접속 구조체는 내장된 글래스 직물, 글래서 크로스, 필러 또는 화이버를 구비하는 절연층을 포함한다.

Description

반도체 디바이스 및 그 제조 방법{A SEMICONDUCTOR DEVICE AND A METHOD OF MAKING A SEMICONDUCTOR DEVICE}
본 출원은 이곳에 참조된 2012년 9월 14일 출원된 미합중국 가출원 제 61/701,366호에 대한 우선권을 주장한다.
본 출원은 발명의 명칭이 "FO-WLCSP에 듀얼-사이드 상호접속 구조체를 형성하는 반도체 디바이스 및 방법"인 서류 번호 2515.0408이고 미합중국 특허출원(출원번호는 추후 결정됨)호인 출원과 관련된다. 본 출원은 또한 발명의 명칭이 "FO-WLCSP에 듀얼-사이드 상호접속 구조체를 형성하는 반도체 디바이스 및 방법"인 서류 번호 2515.0427이고 미합중국 특허출원(출원번호는 추후 결정됨)호인 출원과 관련된다.
본 발명은 일반적으로 반도체 디바이스, 특히 중간 단계에서의 테스트를 위해 캐리어상에 빌드-업 상호접속 구조체를 형성하는 반도체 디바이스 및 방법에 관한 것이다.
반도체 디바이스는 일반적으로 현대의 전자 제품에서 공통적으로 발견된다. 반도체 디바이스는 전기 부품의 숫자와 밀도에 따라 다양하다. 개별 반도체 디바이스는 일반적으로 전기 부품, 예를 들어, 발광 다이오드 (LED), 작은 신호 트랜지스터, 레지스터, 커패시터, 인덕터 및 전력 금속 산화물 반도체 전계 효과 트랜지스터(MOSFET)중 한 종류를 포함한다. 집적 반도체 디바이스는 일반적으로 수백에서 수백만의 전기 부품이 포함된다. 집적 반도체 디바이스의 예로는 마이크로 컨트롤러, 마이크로 프로세서, 부하 연결 장치 (CCDs), 태양 전지, 및 디지털 마이크로-미러 장치(DMDs)를 포함한다.
반도체 디바이스는 신호 처리, 고속 계산, 전자기 신호 송신 및 수신, 전자 장치 제어, 태양 광의 전기 변환, 텔레비젼 디스플레이를 위한 영상 프로젝션 생성과 같은 다양한 기능을 수행한다. 반도체 디바이스는 엔터테인먼트, 통신, 전력 변환, 네트워크, 컴퓨터 및 소비자 제품 분야에서 발견된다. 반도체 디바이스는 또한 군사 응용 프로그램, 항공, 자동차, 산업 컨트롤러, 및 사무 장비에서 찾아 볼 수 있다.
반도체 디바이스는 반도체 재료의 전기적 특성을 이용한다. 반도체 재료의 구조는 전기장 또는 베이스 전류를 인가하거나 또는 도핑 과정을 통해 그 전기 전도성이 조작될 수 있게 한다. 도핑은 반도체 재료에 불순물을 도입하여 반도체 디바이스의 전도성을 조절하거나 제어한다.
반도체 디바이스는 능동(active) 및 수동(passive) 전기 구조물을 포함하고 있다. 양극성 및 전계 효과 트랜지스터를 포함하는 능동 구조물은 전기 전류의 흐름을 제어한다. 전기장 또는 베이스 전류의 도핑 및 인가 레벨을 변화시킴으로써, 트랜지스터는 전기 전류의 흐름을 증진하거나 제한한다. 레지스터, 커패시터, 및 인덕터를 포함하는 수동 구조물은 다양한 전기적 기능을 수행하는데 필요한 전압과 전류 사이의 관계를 형성한다. 수동 및 능동 구조물은 전기적으로 연결되어 회로를 형성하고, 이 회로는 반도체 디바이스가 고속 작동 및 기타 유용한 기능을 수행할 수 있도록 한다.
반도체 디바이스는 일반적으로 두 개의 복잡한 제조 공정, 즉 프런트 엔드 제조공정 (front-end manufacturing)및 백 엔드 제조공정(back-end manufacturing)을 사용하여 제조되며, 각 공정은 잠재적으로 수백 개의 공정을 포함한다. 프런트 엔드 제조공정은 반도체 웨이퍼의 표면에 다수의 다이를 형성하는 것을 포함한다. 각 반도체 다이는 일반적으로 동일하며, 전기적으로 연결되는 능동 및 수동 부품에 의해 형성된 회로를 포함한다. 백 엔드 제조공정은 구조적 지지와 주변 절연을 제공하기 위해 완성된 웨이퍼로부터 개별 반도체 다이를 분리하고 이 다이를 패키징하는 것을 포함한다. 여기서 사용되는 용어 "반도체 다이"는 단어의 단수형과 복수형 모두를 의미하며, 따라서, 하나의 반도체 디바이스 및 여러 반도체 디바이스 모두를 지칭할 수 있다.
반도체 제조의 하나의 목표는 더 작은 반도체 디바이스를 생산하는 것이다. 더 작은 장치는 일반적으로 적은 전력을 소비하고, 고성능을 가지며, 보다 효율적으로 생산될 수 있다. 또한, 더 작은 반도체 디바이스는 더 작은 풋 프린트(smaller footprint)를 갖추고 있어, 더 작은 최종 제품에 대해 바람직하다. 더 작은 반도체 다이 크기는 프런트 엔드 공정의 개선에 의해 성취될 수 있어, 작고, 높은 밀도의 능동 및 수동 부품을 갖는 반도체 다이를 얻을 수 있게 한다. 백 엔드 공정은 전기적 상호연결 및 패키징 재료의 개선에 의해 더 작은 풋 프린트를 갖는 반도체 디바이스 패키지가 될 수 있게 한다.
반도체 다이는 반도체 패키지, 즉 팬-아웃 웨이퍼 레벨 칩 스케일 패키지 (Fo-WLCSP)에 장착되기 전 공지된 굿 다이(KGD)가 되기 위해 테스트 될 수 있다. 반도체 패키지가 또한 빌드-업 상호접속 구조체의 결함으로 인해 불량 일 수 있는데, 이것은 KGD의 손실을 초래 한다. 10 x 10 mm 보다 크고 미세 라인 스패이싱과 다층 구조를 갖는 반도체 패키지는 특히 빌드-업 상호접속 구조체의 결함에 취약하다. 보다 큰 Fo-WLCSP 또한 뒤틀림(warpage) 결함이 생긴다.
Fo-WLCSP에서 KGD를 장착하기 전에 빌드-업 상호접속 구조체를 테스트할 필요성이 존재 한다. 따라서, 일 실시예에서, 본 발명은 반도체 디바이스 제조 방법에 관한 것으로, 그 방법은, 캐리어를 제공하고, 캐리어 상에 제 1 상호접속 구조체를 형성하고, 제 1 상호접속 구조체를 테스트 하고, 제 1 상호접속 구조체 테스트 후에 반도체 다이를 제 1 상호접속 구조체 상에 위치시키고, 제 1 상호접속 구조체 상에 수직 상호접속 구조체를 형성하고, 봉지재를 반도체 다이, 제 1 상호접속 구조체 및 수직 상호접속 구조체 상에 증착시키고, 그리고 봉지재 상에 제 2 상호접속 구조체를 형성하여 수직 상호접속 구조체와 전기적으로 접속시키는 것을 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 디바이스 제조 방법에 관한 것으로서, 그 방법은, 양호한 제 1 상호접속 구조체를 형성하고, 반도체 다이를 양호한 제 1 상호접속 구조체 상에 위치시키고, 봉지재를 반도체 다이 및 제 1 상호접속 구조체 상에 증착시키고, 그리고 봉지재 상에 제 2 상호접속 구조체를 형성하는 것을 포함한다.
다른 하나의 실시예에서, 본 발명은 반도체 디바이스 제조 방법에 관한 것으로, 그 방법은, 제 1 상호접속 구조체를 제공하고, 제 1 상호접속 구조체 상에 수직 상호접속 구조체를 형성하고, 제 2 상호접속 구조체를 제공하고, 제 2 상호접속 구조체 상에 제 1 상호접속 구조체를 위치시키고, 반도체 다이를 제 1 상호접속 구조체 또는 제 2 상호접속 구조체 상에 위치시키고, 그리고 봉지재를 반도체 다이 상에 증착시키는 것을 포함한다.
다른 하나의 실시예에서, 본 발명은 양호한 제 1 상호접속 구조체와 제 1 상호접속 구조체 상에 위치된 반도체 다이를 포함하는 반도체 디바이스에 관한 것이다. 봉지재가 반도체 다이 및 제 1 상호접속 구조체 상에 증착된다. 제 2 상호접속 구조체가 봉지재 상에 형성된다.
도 1은 표면에 상이한 형태의 패키지가 장착된 프린트 회로 기판(PCB)을 도시하는 도면.
도 2a-2c는 상기 프린트 회로 기판에 장착된 대표적인 반도체 패키지의 다른 상세 사항을 도시하는 도면.
도 3a-3c는 쏘우(saw) 스트리트에 의해 분할된 다수 반도체 다이를 갖는 반도체 웨이퍼를 도시하는 도면.
도 4a-4i는 중간 단계 테스트를 위해 캐리어 상에 상하 빌드-업 상호접속 구조체를 형성하는 공정을 도시하는 도면.
도 5는 상기 상하 빌드-업 인터케넥트 구조체 사이에 위치된 스터드(stud) 범프를 갖는 Fo-WLCSP를 도시하는 도면.
도 6a-6f는 중간 단계 테스트를 위해 캐리어 상에 상하 빌드-업 상호접속 구조체를 형성하는 다른 공정을 도시하는 도면.
도 7a-7d는 제 2 빌드-업 상호접속 구조체에 장착된 제 1 빌드-업 상호접속 구조체를 도시하는 도면.
도 8은 상하 빌드-업 상호접속 구조체와 상부 빌드-업 상호접속 구조체에 장착된 반도체 다이를 갖는 Fo-WLCSP를 도시하는 도면.
도 9a-9b는 제 2 빌드-업 상호접속 구조체에 장착된 제 1 빌드-업 상호접속 구조의 다른 형태를 도시하는 도면.
도 10은 상하 빌드-업 상호접속 구조체 사이에 위치된 범프를 갖는 Fo-WLCSP를 포함하는 PoP를 도시하는 도면.
본 발명은 도면을 참조하여 다음의 설명에서 하나 이상의 실시예를 기술하고, 여기서 같은 참조부호는 동일하거나 유사한 요소를 나타낸다. 본 발명은 발명의 목적 달성을 위한 최선의 모드를 기준으로 설명되었지만, 본 발명이 속한 기술 분야에서 통상의 지식을 가진 자는, 그 대안, 수정 및 등가물등이 첨부된 청구 범위에 의해 한정되고, 그 등가물 등이 다음의 설명과 도면에 의해 지지되는 본 발명의 사상 및 범주 내에 포함될 수 있다는 것을 의도한다는 것을 이해할 것이다.
반도체 디바이스는 일반적으로 두 개의 복잡한 제조 공정, 즉 프런트 엔드 제조공정 및 백 엔드 제조공정을 사용하여 제조된다. 프런트 엔드 제조공정은 반도체 웨이퍼의 표면에 복 수개의 다이를 형성하는 것을 포함한다. 웨이퍼 상의 각 다이는 기능적 전기 회로를 형성하기 위해 전기적으로 연결되는 능동 및 수동의 전기 부품을 포함한다. 트랜지스터 및 다이오드 등의 능동 전기 부품은 전기 전류의 흐름을 제어할 수 있다. 커패시터, 인덕터, 레지스터, 및 변압기 등의 수동 전기 부품은 전기 회로 기능을 수행하는데 필요한 전압과 전류 사이의 관계를 형성한다.
수동 및 능동 부품은 도핑, 증착, 포토리소그래피(photolithography), 에칭, 그리고 평탄화(planarization)를 포함하는 일련의 공정 단계에 의해 반도체 웨이퍼의 표면 위에 형성된다. 도핑은 이온 주입 또는 열 확산 등의 기술에 의해 반도체 물질 내에 불순물을 유입시킨다. 이 도핑 공정은, 전기장 또는 베이스 전류에 응답하여 반도체 물질의 전도성을 다이나믹하게 변경시킴에 의해 능동 장치에서 반도체 물질의 전기 전도성을 수정한다. 트랜지스터는 전기장 또는 베이스 전류의 적용에 따라 트랜지스터가 전기 전류의 흐름을 향상시키거나 제한하는데 필요하도록 배열된 도핑의 형태 및 정도를 변화시키는 영역을 포함한다.
능동 및 수동 부품은 서로 다른 전기적 특성을 갖는 물질의 층으로 형성된다. 이 층들은 증착되는 물질의 종류에 따라 부분적으로 결정된 다양한 증착 기술에 의해 형성될 수 있다. 예를 들어, 박막 증착은 화학 기상 증착(CVD), 물리 기상 증착(PVD), 전해 도금(electrolytic plating), 무전해 도금 공정(electroless plating processes)을 포함할 수 있다. 각 층은 일반적으로 능동 부품, 수동 부품, 또는 부품들 사이의 전기적 연결의 부분들을 형성하도록 패턴화된다.
백 엔드 제조공정은 완성된 웨이퍼를 개별 반도체 다이로 절단 또는 분할하고, 구조적 지지와 외부 절연을 위한 반도체 다이로 패키징하는 것을 의미한다. 반도체 다이를 분할하기 위해, 웨이퍼가 쏘우 스트리트 또는 스크라이브로 불리는 웨이퍼의 비기능적 지역을 따라 계산되어 절단된다. 웨이퍼는 레이저 절단 공구 또는 쏘우 블레이드를 사용하여 분할된다. 분할 후, 개별 반도체 다이는 다른 시스템 부품과 상호연결되기 위한 핀이나 접촉 패드를 포함하는 패키지 기판에 장착된다. 그리고 반도체 다이 상에 형성된 접촉 패드는 패키지 내의 접촉 패드에 연결된다. 전기적 연결은 납땜 범프, 스터드 범프, 전도성 페이스트, 또는 와이어본드(wirebonds)로 만들 수 있다. 봉지재 또는 다른 몰딩 재료는 물리적 지지와 전기 절연을 제공하기 위해 패키지 위에 증착된다. 그리고, 완성된 패키지는 전기적 시스템에 삽입되고 반도체 디바이스의 기능이 다른 시스템 부품에 사용할 수 있게 제조된다.
도 1은 전자 장치(50)를 도시하며, 이 전자 장치는 그 표면에 장착된 복수의 반도체 패키지를 갖는 칩 캐리어 기판 또는 인쇄 회로 기판(PCB)(52)을 갖는다. 전자 장치(50)는 적용에 따라, 한 형태의 반도체 패키지 또는 여러 형태의 반도체 패키지를 가질 수 있다. 다른 형태의 반도체 패키지가 설명을 목적으로 도 2에 도시된다.
전자 장치(50)는 하나 이상의 전기적 기능을 수행하기 위해 반도체 패키지를 사용하는 독립형 시스템(stand-alone system)이 될 수 있다. 선택적으로, 전자 장치(50)는 더 큰 시스템의 하위 부품이 될 수 있다. 예를 들어, 전자 장치(50)는 휴대 전화, 개인 디지털 보조장치(PDA), 디지털 비디오 카메라(DVC), 또는 기타 전자 통신 장치의 일부가 될 수 있다. 선택적으로, 전자 장치(50)는 그래픽 카드, 네트워크 인터페이스 카드 또는 컴퓨터에 삽입될 수 있는 다른 신호 처리 카드가 될 수 있다. 반도체 패키지는 마이크로 프로세서, 메모리, 응용 프로그램 특정 집적 회로 (ASIC), 논리 회로, 아날로그 회로, RF 회로, 개별 장치, 또는 기타 반도체 다이 또는 전기 부품을 포함할 수 있다. 소형화 및 중량 감소는 시장에서 인정될 제품에 대하여 필수적이다. 반도체 디바이스들 사이의 거리는 더 높은 밀도를 달성하기 위해 감소 되어야만 한다.
도 1에서, PCB(52)는 PCB에 장착된 반도체 패키지의 구조적 지지와 전기적 상호연결을 위한 일반적인 기판을 제공한다. 전도성 신호 트레이스(54)는 증발, 전해 도금, 무전해 도금, 스크린 인쇄, 또는 다른 적절한 금속 증착 프로세스를 사용하여 PCB(52)의 표면상에 또는 PCB(52)의 층 내에 형성된다. 신호 트레이스(54)는 각각의 반도체 패키지, 장착 부품, 및 다른 외부 시스템 부품 간의 전기적 통신을 위하여 제공된다. 트레이스(54)는 또한 각각의 반도체 패키지에 전력 및 접지 연결을 제공한다.
일부 실시예에서, 반도체 디바이스는 두 개의 패키지 레벨(packaging levels)을 갖는다. 제 1 패키지 레벨은 반도체 다이를 중간 캐리어에 기계적 및 전기적으로 부착하기 위한 기술이다. 제 2 패키지 레벨은 중간 캐리어를 PCB에 기계적 및 전기적으로 부착하기 위한 기술을 포함한다. 다른 실시예들에서, 반도체 디바이스는 다이가 PCB에 기계적 및 전기적으로 직접 장착되는 제 1 패키지 레벨만을 가질 수 있다.
설명을 위해, 본드 와이어 패키지(56) 및 플립 칩(58)을 포함하는 제 1 레벨 패키지의 여러 형태가 PCB(52) 상에 도시된다. 또한, 볼 그리드 어레이 (BGA) (60), 범프 칩 캐리어 (BCC)(62), 듀얼 인-라인 패키지 (DIP)(64), 랜드 그리드 어레이 (LGA)(66), 멀티 칩 모듈 (MCM)(68), 쿼드 플랫 무연 패키지 (QFN)(70), 및 쿼드 플랫 패키지(72)를 포함하는, 제 2 레벨 패키지의 여러 형태가 PCB(52) 상에 장착되어 도시된다. 시스템의 요구 사항에 따라, 제 1 및 제 2 레벨의 패키지 형태의 임의의 조합뿐만 아니라 다른 전자 부품의 조합으로 구성된 반도체 패키지의 조합이 PCB(52)에 연결될 수 있다. 다른 실시예에서, 전자 장치(50)는 여러 상호연결된 패키지를 포함할 수 있으나, 일부 실시예에서는, 하나의 연결된 반도체 패키지를 포함한다. 하나의 기판 위에 하나 이상의 반도체 패키지를 결합하여, 제조업자는 미리 만든 부품을 전자 장치 및 시스템에 통합할 수 있다. 반도체 패키지는 정교한 기능성을 포함하기 때문에, 전자 장치는 저렴한 부품 및 현대화된 제조 공정을 사용하여 제조될 수 있다. 그 결과 장치는 실패할 가능성이 줄고 제조 비용이 적어져 소비자들에게 낮은 비용으로 제공할 수 있다.
도 2a-2c는 예시적인 반도체 패키지를 보여준다. 도 3a는 PCB(52)에 장착된 DIP(64)를 더 자세히 보여준다. 반도체 다이(74)는 다이 내에 형성되어 다이의 전기적 설계에 따라 전기적으로 상호연결되는, 능동 장치, 수동 장치, 전도성 층 및 유전체 층으로 구현된 아날로그 또는 디지털 회로를 포함하는 능동 영역을 포함한다. 예를 들어, 회로는 하나 이상의 트랜지스터, 다이오드, 인덕터, 커패시터, 레지스터, 및 반도체 다이(74)의 능동 영역 내에 형성된 다른 회로 요소를 포함할 수 있다. 접촉 패드(76)는 알루미늄(Al), 구리(Cu), 주석(Sn), 니켈(Ni), 금(Au), 또는 은(Ag)과 같은 전도성 물질의 하나 이상의 층이고, 반도체 다이 (74) 내에 형성된 회로 요소에 전기적으로 연결된다. DIP(64)의 조립 동안, 반도체 다이(74)는 금 -실리콘 공정 층, 또는 열 에폭시 또는 에폭시 수지와 같은 접착 물질을 사용하여 중간 캐리어(78)에 장착된다. 패키지 몸체는 중합체나 세라믹 등의 절연성의 패키지 물질을 포함한다. 컨덕터 리드(80)와 본드 와이어(82)는 반도체 다이(74)와 PCB (52) 사이의 전기적 상호연결을 제공한다. 봉지재(84)는 수분과 입자가 패키지에 들어가는 것과 반도체 다이(74) 또는 본드 와이어(82)가 오염되는 것을 방지함으로써 주위 환경 보호를 위해 패키지 위에 증착된다.
도 2b는 PCB (52)에 장착된 BCC(62)를 더 자세히 보여준다. 반도체 다이(88)는 언더필(underfill) 또는 에폭시-수지 접착 물질(92)을 사용하여 캐리어(90)에 장착된다. 본드 와이어(94)는 접촉 패드(96와 98) 사이의 제 1 레벨 패키지 상호연결을 제공한다. 성형 화합물 또는 봉지재(100)는 장치에 대한 물리적 지지와 전기 절연을 제공하기 위해 반도체 다이(88)와 본드 와이어(94) 위에 증착된다. 접촉 패드(102)는 산화를 방지하기 위해 전해 도금 또는 무전해 도금과 같은 적합한 금속 증착 프로세스를 사용하여 PCB (52)의 표면상에 형성된다. 접촉 패드(102)는 PCB(52)에서 하나 이상의 전도성 신호 트레이스(54)에 전기적으로 연결된다. 범프(104)는 BCC (62)의 접촉 패드(98)와 PCB(52)의 접촉 패드(102) 사이에 형성된다.
도 2c에서, 반도체 다이(58)는 플립 칩 형태의 제 1 레벨 패키지를 갖는 중간 캐리어(106)를 향해 아래로 장착된다. 반도체 다이(58)의 능동 영역(108)은 다이의 전기적 설계에 따라 형성된 능동 장치, 수동 장치, 전도성 층 및 유전체 층으로 구현된 아날로그 또는 디지털 회로를 포함한다. 예를 들어, 회로는 능동 영역 (108) 내에 하나 이상의 트랜지스터, 다이오드, 인덕터, 커패시터, 레지스터, 및 다른 회로 요소를 포함할 수 있다. 반도체 다이(58)는 범프(110)를 통해 전기적 및 기계적으로 캐리어(106)에 연결된다.
BGA(60)는 범프(112)를 사용하여 BGA 형태의 제 2 레벨 패키지를 갖는 PCB(52)에 전기적 및 기계적으로 연결된다. 반도체 다이(58)는 범프(110), 신호 라인(114) 및 범프(112)를 통해 PCB(52)에서 전도성 신호 트레이스(54)에 전기적으로 연결된다. 몰딩 화합물 또는 봉지재(116)는 장치에 대한 물리적 지지와 전기 절연을 제공하기 위에 반도체 다이(58)와 캐리어(106) 상에 증착된다. 플립 칩 반도체 디바이스는 신호 전파 거리를 줄이고, 낮은 커패시턴스, 및 전체 회로 성능을 향상시키기 위해, 반도체 다이(58) 상의 능동 장치로부터 PCB(52) 상의 전도성 트랙을 향해 짧은 전기 전도성 통로를 제공한다. 다른 실시예에서, 반도체 다이(58)는 중간 캐리어(106)가 없는 플립 칩 형태의 제 1 레벨 패키지를 사용하여 PCB(52)에 기계적 및 전기적으로 직접 연결될 수 있다.
도 3a는 구조적 지지를 위한, 실리콘, 게르마늄, 갈륨 비소, 인듐 인화물, 또는 탄화 규소 등의 베이스 기판 물질(122)을 갖는 반도체 웨이퍼(120)를 보여준다. 복수의 반도체 다이 또는 부품(124)은 비-능동, 다이 사이의 웨이퍼 지역(inter-die wafer area), 또는 상술한 바와 같은 쏘우 스트리트(126)에 의해 분할된 웨이퍼(120) 상에 형성된다. 쏘우 스트리트(126)는 반도체 웨이퍼(120)를 개별 반도체 다이(124)로 분할하는 커팅 영역을 제공한다.
도 3b는 반도체 웨이퍼(120)의 일부 단면도를 보여준다. 각 반도체 다이(124)는, 다이 내에 형성되어 다이의 전기적 설계 및 기능에 따라 전기적으로 상호연결된 능동 장치, 수동 장치, 전도성 층 및 유전체 층으로 구현된 아날로그 또는 디지털 회로를 포함하는 후방 표면(128) 및 능동 표면(130)을 포함한다. 예를 들어, 회로는 디지털 신호 프로세서(DSP), ASIC, 메모리 또는 기타 신호 처리 회로 등의 아날로그 회로 또는 디지털 회로를 구현하기 위해 능동 표면(130) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 요소를 포함할 수 있다. 반도체 다이(124)는 RF 신호 처리를 위한, 인덕터, 커패시터 및 레지스터 등의 집적 수동 장치(IPDs)를 포함할 수 있다.
전기 전도성 층(132)은 PVD, CVD, 전해 도금, 무전해 도금 공정, 또는 다른 적절한 금속 증착 프로세스를 사용하여 능동 표면(130) 상에 형성된다. 전도성 층 (132)은 Al, Cu, Sn, Ni, Au, Ag, 또는 다른 적절한 전기 전도성 물질 중 하나 이상의 층이 될 수 있다. 전도성 층(132)은 능동 표면(130) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다. 전도성 층(132)은 도 4b에 도시된 바와 같이, 접촉 패드로서 반도체 다이(124)의 가장자리로부터 나란하게 제 1 거리에 배치될 수 있다. 선택적으로, 전도성 층(132)은, 접촉 패드의 제 1 행이 다이의 가장자리로부터 제 1 거리에 배치되고 접촉 패드의 제 2 행이 다이의 가장자리로부터 제 2 거리에 배치되는 방식으로, 여러 행으로 옵셋 되는 접촉 패드로서 형성될 수 있다.
절연 또는 패시베이션 층(134)이 PVD, CVD, 인쇄, 스핀 코팅, 스프래이 코팅, 신터링, 또는 열적 산화를 사용하여 반도체 다이(124)의 활성 표면(130)과 전도성 층(132) 상에 형성된다. 절연 층(134)은 실리콘 디옥사이드(SiO2), 실리콘 니트라이드(Si3N4), 실리콘 옥시니트라이드(SiON), 탄탈 펜톡시드(Ta2O5), 산화 알루미늄(Al2O3), 또는 이와 유사한 구조 및 절연 특성을 갖는 다른 물질을 포함한다. 절연층(134)의 일부는 전도성 층(132)을 노출시키도록 패턴화된 포토레지스트층을 통해 레이저 직접 어불래이션(LDA) 또는 에칭 공정에 의해 제거된다.
절연 또는 패시베이션 층(136)이 PVD, CVD, 인쇄, 스핀 코팅, 스프래이 코팅, 신터링, 또는 열적 산화를 사용하여 전도성 층(132)과 절연층(134) 상에 형성된다. 절연 층(136)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 또는 이와 유사한 구조 및 절연 특성을 갖는 다른 물질을 포함한다. 절연층(136)의 일부는 전도성 층(132)을 노출시키도록 패턴화된 포토레지스트층을 통해 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(132) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(132)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(174)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(138)는 전도성 층(132)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 일 실시예에서, 범프(138)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(132)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(138)는 전도성 층(132) 상에 형성될 수 있는 상호연결 구조의 한 유형을 나타낸다. 상호연결 구조는 또한 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호연결을 사용할 수 있다.
도 3c에서, 반도체 웨이퍼(120)는 쏘우 블레이드 또는 레이저 절단 공구(134)를 사용하여 쏘우 스트리트(126)를 통하여 개별 반도체 다이(124)로 분할된다.
도 4a-4i는 도 1, 도 2a-2c와 관련하여, 중간 단계에서의 테스트를 위해 캐리어상에 상하 빌드-업 상호 접속 구조체를 형성하는 공정을 도시하고 있다. 도 4a는 구조적 지지를 위해 실리콘, 폴리머, 베릴륨 옥사이드, 글래스, 또는 다른 적절한 저렴하고 강성인 재료와 같은 희생 또는 재사용 가능한 베이스 재료를 포함하는 캐리어 또는 임시 기판(140)의 일부에 대한 횡-단면도이다. 인터페이스 층 또는 더불 사이드 테이프(142)가 임시 부착 접착 필름, 에칭-정지층 또는 열 방출층으로서 캐리어(140)상에 형성된다. 캐리어(140)는 이어지는 빌드-업 상호 접속 구조체 형성 및 봉지화 공정에서의 응력 릴리프를 위해 부분적으로 레이저로 홈이 형성될 수 있다. 캐리어(140)는 빌드-업 상호접속체 형성 과정에서 복합 반도체 다이를 수용하기에 충분한 크기를 갖는다.
절연 또는 패시베이션 층(144)이 PVD, CVD, 인쇄, 적층, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 캐리어(140)의 인터페이스 층(142)상에 형성된다. 절연층(144)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 하프늄 옥사이드(HfO2), 벤조사이클로뷰텐(BCB), 폴리이미드(PI), 폴리벤족사졸(PBO), 또는 유사한 구조적 및 절연 특성을 갖는 다른 재료로 구성된 하나 이상의 층을 포함한다. 일 실시예에서, 절연층(144)은 벤딩 강도 강화를 위해 E-글래스 직물, T-글래스 직물, Al2O3 또는 실리카 필러와 같은 글래스 직물(glass cloth), 글래스 크로스(glass cross), 필러(filler) 또는 화이버(fiber)를 포함한다.
전기 도전 층(146)이 스퍼터링, 전해 도금, 무전해 도금 또는 Cu 포일 적층과 같은 패터닝 및 금속 증착을 이용하여 절연층(144)상에 형성된다. 도전 층(146)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 도전 재료로 구성된 하나 이상의 층일 수 있다. 선택적으로, 절연층(144)과 그 아래에 형성된 선택적인 Cu층을 갖는 도전성 층(146)은 함께 캐리어(140)상에 적층된 RCC 테이프 또는 프리그래그(pregreg) 시트를 제공한다. 도전성 층(146)은 패터닝 전에 선택적인 에칭-박판화(thinning) 공정으로 패턴된다.
절연 또는 패시배이션 층(148)이 PVD, CVD, 인쇄, 적층, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 절연층(144) 및 도전성 층(146) 상에 형성된다. 절연층(148)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 레지스트의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 절연층(148)의 일부는 도전성 층(146)을 노출시키도록 레이저(149)를 사용하는 LDA에 의해 제거된다. 선택적으로, 절연층(148)의 일부는 도선성 층(146)의 노출을 위해 패턴화된 포토 레지스트 층을 통한 에칭 공정에 의해 제거된다. 일 실시예에서, 절연층(148)은 벤딩 강도 강화를 위해 E-글래스 직물, T-글래스 직물, Al2O3 또는 실리카 필러와 같은 글래스 직물, 글래스 크로스(cross), 필러 또는 화이버를 포함한다.
도 4b에서, 전기 도전성 층 또는 재분배(RDL)층(150)이 스퍼터링, 전해 도금 및 무전해 도금과 같은 패터닝 및 금속 증착 공정을 이용하여 도전성 층(146) 및 절연층(148)상에 형성된다. 도전성 층(150)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 도전 재료로 구성된 하나 이상의 층일 수 있다. 도전성 층(150)의 일부는 도선성 층(146)에 전기적으로 연결된다. 도전성 층(150)의 다른 부분은 반도체 다이(124)의 디자인 및 기능에 따라서 전기적으로 공통되거나 또는 전기적으로 분리될 수 있다.
절연 또는 패시배이션 층(152)이 PVD, CVD, 인쇄, 적층, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 절연층(148) 및 도전성 층(150) 상에 형성된다. 절연층(152)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 레지스트의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 절연층(152)의 일부는 도전성 층(150)을 노출시키도록 레이저(154)를 사용하는 LDA에 의해 제거된다. 선택적으로, 절연층(152)의 일부는 도선성 층(150)의 노출을 위해 패턴화된 포토 레지스트 층을 통한 에칭 공정에 의해 제거된다.
절연층(144, 148, 152) 및 도전성 층(146, 150)의 조합은 빌드-업 상호접속 구조체(156)을 구성한다. 그 상호 접속 구조체(156)는 중간 단계, 즉, 반도체 다이(124)에 장착되기 전에, 웨이퍼 레벨에서 양호한지 알기 위해서 개방/쇼트 프로브 또는 오토-스코프 검사에 의해 검사 및 테스트된다. 리키지(leakage)가 샘플링 위칭에서 테스트될 수 있다.
도 4c에서, 도 3c로부터의 반도체 다이(124)는 예를 들면, 빌드-업 상호접속체를 향한 범프(138)의 픽 앤드 플래이스(pick and place) 작용을 사용하여 빌드-업 상호접속체에 장착된다. 범프(138)는 금속학적으로 그리고 전기적으로 도전성 층(150)에 접속된다. 도 4d는 재구성된 웨이퍼로서 빌드-업 상호접속 구조체에 장착된 반도체 다이(124)를 도시하고 있다. 반도체 다이(124)는 빌드-업 상호접속 구조체(156)에 장착되기 전에 테스트된 KGD 이다. 필러를 갖는 에폭시 수지와 같은 언더필 재료(158)가 반도체 다이(124)와 빌드-업 상호접속 구조체(156) 사이에 증착된다. 선택적으로, 언더필은 다이로부터 분할 전에 반도체 다이(124)상에 비-도전성 페이스트(NCP) 또는 비-도전성 필름(NCF)으로서 인가될 수 있다. 개별적인 반도체 디바이스(160)는 또한 도전성 페이스트(162)를 이용하여 금속학적으로 그리고 전기적으로 도전성 층(150)에 접속된다. 개별적인 반도체 디바이스(160)는 인덕터, 캐패시터, 레지스터 또는 다이오드일 수 있다.
3D 상호접속 구조체(164)가 선택적인 납땜 페이스트로 볼 장착 공정에 의해 도전성 층(150) 상에 형성된다. 3D 상호 접속 구조체(164)는 Cu 또는 Al과 같은 내부 도전성 합금 범프(166) 및 납땜 합금 SAC305, Cu, 폴리머 또는 플라스틱과 같은 보호 층(168)을 포함한다. 선택적으로, 전기 도전성 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전성 층(150)상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(150)에 접합된다. 일 실시예에서, 범프 재료는 볼 또는 범프를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(174)는 전도성 층(150)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 범프는 또한 압착 또는 열압착되어 도전성 층(150)에 접합된다.
도 4e에서, 봉지재(encapsulant) 또는 몰딩 화합물(170)은 페이스트 인쇄, 압축 성형, 트랜스퍼 성형, 액체 밀봉 성형, 진공 라미네이션, 스핀 코팅, 또는 다른 적당한 어플리케이터를 사용하여 반도체 다이(124), 빌드-업 상호접속 구조체(156) 및 3D 상호접속 구조체(164) 상에 증착된다. 봉지재(170)는 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은, 폴리머 복합 재료일 수 있다. 봉지재(170)는 비 전도성이며, 외부 요소와 오염으로부터 반도체 디바이스를 환경적으로 보호한다.
도 4f에서, 봉지재(170)의 일 부분은 봉지재의 표면을 평탄화시키고 두께를 감소시키며 내부 도전성 범프(166)를 노출시키기 위해서 그라인더(172)의 그라인딩 작업으로 제거된다. 봉지재(170)의 그라인딩 작업 및 평탄화로 초래되는 기계적 손상을 방지하기 위해 화학적 에칭 또는 CMP 공정이 사용될 수도 있다. 도 4g는 그라인딩 작업 후의 조립체를 도시하고 있다. 반도체 다이(124)의 후방 표면(128)은 그라인딩 작업 후에 봉지재(170)에 의해 커버된 상태로 잔류한다. 선택적으로, 봉지재(170)의 일부는 내부 도전성 범프(166)를 노출시키 위해 LDA 또는 드릴링에 의해 제거된다.
도 4h에서, 선택적인 절연 또는 패시베이션 층(178)이 PVD, CVD, 인쇄, 라미네션, 스핀 코팅, 스프레이 코팅, 신터링, 또는 열적 산화를 사용하여 봉지재(170) 및 3D 상호 접속 구조체(164) 상에 형성된다. 절연 층(178)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 래지스트의 하나 이상의 층, 또는 이와 유사한 절연 및 구조 특성을 갖는 다른 물질을 포함한다. 절연 층(178)의 일 부분은 내부 도전성 범프(166)를 노출시키기 위해 패턴화된 포토레지스트 층을 통한 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 층 또는 RDL (180)가 패터닝 및 스퍼터링, 전해 도금 및 무전해 도금과 같은 금속 증착 공정을 이용하여 절연층(178) 및 내부 도전성 범프(166)상에 형성된다. 도전성 층(180)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 도전 재료의 하나 이상의 층일 수 있다. 도전성 층(180)의 일부는 내부 도전성 범프(166)에 전기적으로 연결된다. 도전성 층(180)의 다른 부분은 반도체 다이(124)의 설계 및 기능에 따라서 전기적으로 공통 또는 전기적으로 분리될 수 있다.
절연 또는 패시배이션 층(182)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 절연층(178) 및 도전성 층(180) 상에 형성된다. 절연층(182)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 레지스트의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 일 실시예에서, 절연층(182)은 벤딩 강도 강화를 위해 E-글래스 직물, T-글래스 직물, Al2O3 또는 실리카 필러와 같은 내장된 글래스 직물, 글래스 크로스(cross), 필러 또는 화이버를 포함한다. 절연층(182)의 일부는 도전성 층(180)을 노출시키도록 레이저(184)를 사용하는 LDA에 의해 제거된다. 선택적으로, 절연층(182)의 일부는 도선성 층(180)의 노출을 위해 패턴화된 포토 레지스트 층을 통한 에칭 공정에 의해 제거된다.
절연층(178, 182) 및 도전성 층(180)의 조합은 빌드-업 상호접속 구조체(186)를 구성한다. 빌드-업 상호접속 구조체(186)가, 다른 경우에는, 즉 봉지재(170)가 증착된 후에는 빌드-업 상호접속 구조체(156)가 캐리어(140)상에 형성된다. 빌드-업 상호접속 구조체(186)는 중간 단계, 즉, 추가적인 디바이스 집적 전에 양호한지를 알기 위해 검사되고 테스트되는데, 도 10을 참조할 수 있다.
도 4i에서, 캐리어(140) 및 인터페이스 층(142)이 절연층(144)을 노출시키도록 화학적 에칭, 기계적 필링, 화학 기계적 평탄화(CMP), 기계적 그라인딩, 열적 릴리즈, 자외선 적외선 스캐닝, 또는 습식 스트라이핑에 의해 제거된다. 백그라인딩 테이프 또는 지지 캐리어가 캐리어(140) 제거 전에 절연층(182)에 인가될 수 있다. 절연층(144)의 일부가 도전성 층(146)을 노출시키기 위해 패턴화된 포토레지스트 층을 통해 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(146) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(146)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(188)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(188)는 전도성 층(146)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 일 실시예에서, 범프(188)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(146)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(188)는 전도성 층(146) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
재구성된 웨이퍼 또는 패널이 개별적인 Fo-WLCSP (190) 유니트로 분할된다. Fo-WLCSP(190)에 내장된 반도체 다이(124)는 범프(138)를 통하여 빌드-업 상호접속 구조체(156) 및 범프(188)에 전기적으로 연결된다. 빌드-업 상호접속 구조체(156)는, 중간 단계, 즉, 반도체 다이(124)에 장착되기 전에, 웨이퍼 레벨에서 양호한지 알기 위해서 개방/쇼트 프로브 또는 오토-스코프 검사에 의해 검사 및 테스트된다. 반도체 다이(124)는 또한 내부 도전성 범프(166)를 통하여 빌드-업 상호접속 구조체(186)에 전기적으로 연결된다. 상호 접속 구조체(156, 186)는 봉지재(170)의 양면에 대해서 상이한 때에 캐리어(140)상에 형성된다. 상호 접속 구조체(186)는 추가적인 디바이스 집적 전에 양호한지 알기 위해 검사되고 데스트된다.
도 5는 빌드-업 상호접속 구조체들(156, 186) 사이의 수직적 상호 접속을 위한 봉지재(170) 내에 위치된 내장된 반도체 다이(124) 및 스터드 범프(202)를 구비한, 도 4i와 유사한 Fo-WLCSP(200)의 일 실시예를 도시하고 있다.
도 6a-6f는, 도 3a와 유사한 반도체 웨이퍼로부터 분할된 것으로서 다이내에 형성되고 다이의 전기적 설계 및 기능에 따라서 전기적으로 상호 접속된 능동 소자, 수동 소자, 도전성 층 및 절연층으로 구현된 아날로그 또는 디지털 회로를 포함하는 배면(208) 및 활성 표면(210)을 갖는 반도체 다이(204)를 포함하는, 도 4b로 부터 연속되는 다른 실시예를 도시하고 있다. 예를 들면, 회로는 DSP, ASIC, 메모리와 같은 아날로그 회로 또는 디지털 회로, 또는 기타 신호 처리 회로를 구현하기 위해. 활성 표면(210) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 소자를 포함할 수 있다. 반도체 다이(204)는 RF RF 신호 처리를 위해 인덕터, 커패시터 및 저항기와 같은 IPDs를 포함할 수 있다.
도 6a에서, 전기 도전성 층(212)은 PVD, CVD, 전기 도금, 무전해 도금 공정, 또는 다른 적당한 금속 증착 공정을 사용하여 활성 표면(210) 상에 형성된다. 전도성 층(212)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적합한 전기 전도성 물질의 하나 이상의 층이 될 수 있다. 전도성 층(212)은 활성 표면(210) 상의 회로에 전기적으로 연결된 접촉 패드로서 작동한다.
절연 또는 패시배이션 층(214)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 활성 표면(210) 및 도전성 층(212) 상에 형성된다. 절연층(214)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 절연층(214)의 일부는 전도성 층(212)을 노출시키도록 LDA에 의해 제거된다.
절연 또는 패시배이션 층(216)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 절연층(214) 및 도전성 층(212) 상에 형성된다. 절연층(216)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 절연층(216)은 반도체 다이(204)를 보호한다. 선택적으로, 절연층(214, 216)은 15㎛ 보다 큰 두께를 갖는 도일한 층일 수 있다.
다이 부착 필름(DAF)(220)을 구비한 반도체 다이(204)가 배면(208)이 빌드-업 상호접속 구조체를 향하는 상태로 픽 앤 플래이스 작업을 사용하여 빌드-업 상호접속 구조체(156)에 장착된다. 도 6b는 재구성된 웨이퍼로서 DAF(220)로 빌드-업 상호접속 구조체(156)에 장착된 반도체 다이(204)를 도시하고 있다. 반도체 다이(204)는 빌드-업 상호접속 구조체(156)에 장착되기 전에 테스트된 KGD 이다. 개별적인 반도체 디바이스(222)는 또한 도전성 페이스트(224)를 사용하여 도전성 층(150)에 금속학적으로 그리고 전기적으로 접속된다. 개별적인 반도체 다이(222)는 인덕터, 캐패시터, 저항기, 트랜지스터 또는 다이오드일 수 있다.
3D 상호접속 구조체(226)가 도전성 층(150) 상에 형성된다. 3D 상호 접속 구조체(226)는 Cu 또는 Al과 같은 내부 도전성 합금 범프(228) 및 납땜 합금 SAC305, Cu, 폴리머 또는 플라스틱과 같은 보호 층(230)을 포함한다. 선택적으로, 전기 도전성 범프 재료가 증발, 전해 도금, 무전해 도금, 볼 드롭 또는 스크린 인쇄 공정을 사용하여 도전성 층(150)상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(150)에 접합된다. 일 실시예에서, 범프 재료는 볼 또는 범프를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 적용에서, 범프는 전도성 층(150)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 범프는 또한 압착 또는 열압착되어 도전성 층(150)에 접합된다.
도 6c에서, 봉지재 또는 몰딩 화합물(234)은 페이스트 인쇄, 압축 성형, 트랜스퍼 성형, 액체 밀봉 성형, 진공 라미네이션, 스핀 코팅, 또는 다른 적당한 어플리케이터를 사용하여 반도체 다이(204), 빌드-업 상호접속 구조체(156) 및 3D 상호접속 구조체(226) 상에 증착된다. 봉지재(234)는 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은, 폴리머 복합 재료일 수 있다. 봉지재(234)는 비 전도성이며, 외부 요소와 오염으로부터 반도체 디바이스를 환경적으로 보호한다.
도 6d에서, 봉지재(234)의 일 부분은 봉지재의 표면을 평탕시키고 두께를 감소시키며 절연층(216) 및 내부 도전성 범프(228)를 노출시키기 위해서 그라인더(236)의 그라인딩 작업으로 제거된다. 봉지재(234)의 그라인딩 작업 및 평탄화로 초래되는 기계적 손상을 방지하기 위해 화학적 에칭 또는 CMP 공정이 사용될 수도 있다. 선택적으로, 봉지재(234)의 일부는 내부 도전성 범프(228)을 노출시키도록 LDA 또는 드릴링에 의해 제거된다. 절연층(216)이 도전성 층(212)을 노출시키도록 습식 화학적 스트라이핑 또는 LDA에 의해 제거된다.
도 6e에서, 절연 또는 패시베이션 층(240)이 PVD, CVD, 인쇄, 라미네션, 스핀 코팅, 스프레이 코팅, 신터링, 또는 열적 산화를 사용하여 봉지재(234) 및 3D 상호 접속 구조체(226) 상에 형성된다. 절연 층(240)은 SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 래지스트의 하나 이상의 층, 또는 이와 유사한 절연 및 구조 특성을 갖는 다른 물질을 포함한다. 절연 층(216)의 일 부분은 도전성 층(212) 및 내부 도전성 범프(228)를 노출시키기 위해 패턴화된 포토레지스트 층을 통한 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 층 또는 RDL (242)가 스퍼터링, 전해 도금 및 무전해 도금과 같은 패터닝 및 금속 증착 공정을 이용하여 절연층(240) 및 내부 도전성 범프(228)상에 형성된다. 도전성 층(242)은 Al, Cu, Sn, Ni, Au, Ag 또는 다른 적절한 전기 도전 재료의 하나 이상의 층일 수 있다. 도전성 층(242)의 일부는 도전성 층(212)에 전기적으로 연결된다. 도전성 층(242)의 다른 부분은 반도체 다이(204)의 설계 및 기능에 따라서 전기적으로 공통 또는 전기적으로 분리될 수 있다.
절연 또는 패시배이션 층(244)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 절연층(240) 및 도전성 층(242) 상에 형성된다. 절연층(244)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 일 실시예에서, 절연층(244)은 벤딩 강도 강화를 위해 내장된 글래스 직물, 글래스 크로스(cross), 필러 또는 화이버를 포함한다. 절연층(224)의 일부는 도전성 층(242)을 노출시키도록 레이저(246)를 사용하는 LDA에 의해 제거된다. 선택적으로, 절연층(244)의 일부는 도선성 층(242)의 노출을 위해 패턴화된 포토 레지스트 층을 통한 에칭 공정에 의해 제거된다.
절연층(240, 244) 및 도전성 층(242)의 조합은 빌드-업 상호접속 구조체(248)를 구성한다. 빌드-업 상호접속 구조체(248)가, 다른 경우에는, 즉 봉지재(234)가 증착된 후에는 빌드-업 상호접속 구조체(156)가 캐리어(140)상에 형성된다. 빌드-업 상호접속 구조체(248)는 중간 단계, 즉, 추가적인 디바이스 집적전에 양호한지를 알기 위해 검사되고 테스트되는데, 도 10을 참조할 수 있다.
도 6f에서, 캐리어(140) 및 인터페이스 층(142)이 절연층(144)을 노출시키도록 화학적 에칭, 기계적 필링, 화학 기계적 평탄화(CMP), 기계적 그라인딩, 열적 릴리즈, 자외선 적외선 스캐닝, 또는 습식 스트라이핑에 의해 제거된다. 백그라인딩 테이프 또는 지지 캐리어가 캐리어(140) 제거 전에 절연층(244)에 인가될 수 있다. 절연층(244)의 일부가 도전성 층(146)을 노출시키기 위해 패턴화된 포토레지스트 층을 통해 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(146) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(146)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(250)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 적용에서, 범프(250)는 전도성 층(146)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 일 실시예에서, 범프(250)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(146)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(250)는 전도성 층(146) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
재구성된 웨이퍼 또는 패널이 개별적인 Fo-WLCSP (252) 유니트로 분할된다. Fo-WLCSP(252)에 내장된 반도체 다이(204)는 빌드-업 상호접속 구조체(248)에 전기적으로 연결된다. 빌드-업 상호접속 구조체(248)는 추가적인 디바이스 집적 전에 양호한지 알기 위해서 검사되고 테스트된다. 반도체 다이(204)는 또한 내부 도전성 범프(228)를 통하여 빌드-업 상호접속 구조체(156)에 전기적으로 연결된다. 빌드-업 상호 접속 구조체(156, 186)는 봉지재(170)의 양면에 대해서 상이한 때에 캐리어(140)상에 형성된다. 빌드-업 상호접속 구조체(156)는 중간 단계, 즉, 반도체 다이(204)에 장착되기 전에 양호한지 알기 위해 오픈/쇼트 프로브 또는 오토-스코프 검사에 의해 검사되고 테스트된다.
도 7a-7d는, 코어 적층 기판(262)를 포함하는 빌드-업 상호접속 구조체(260)에 대한, 도 4c로 부터 연속되는 다른 실시예를 도시하고 있다. 도 7a에서, 다수 관통 홀 비어가 레이저 드릴링, 기계적 드릴링, 또는 딥(deep) 반응 이온 에칭(DRIE)을 사용하여 기판(262)을 관통하여 형성된다. 비어는 전도성 비어(263)를 형성하도록 Al, Cu, Sn, Ni, Au, Ag, 티타늄(Ti), 텅스텐(W), 또는 다른 적절한 전기 도전성 재료로 충진된다. 선택적으로, Cu는 무전해 및 전해 Cu 금에 의해 관통 홀 비어의 측벽에 증착되고, 비어는 필러를 갖는 Cu 페이스트 또는 레진으로 충진된다.
전기 전도성 층 또는 RDL(264)가 스퍼터링, 전해 도금 및 무전해 도금과 같은 패터닝 및 금속 증착 공정을 이용하여 기판(262) 및 전도성 비어(263) 상에 형성된다. 전도성 층(264)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적합한 전기 전도성 물질의 하나 이상의 층이 될 수 있다. 전도성 층(264)의 일부는 전도성 비어(263)에 전기적으로 연결된다. 전도성 층(264)의 다른 부분은 반도체 다이(124 또는 204)의 설계 및 기능에 따라서 전기적으로 공통되거나 전기적으로 분리된다.
절연 또는 패시배이션 층(266)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 기판(262) 및 전도성 층(264) 상에 형성된다. 절연층(266)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 레지스트의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다. 절연층(266)의 일부는 전도성 층(264)을 노출시키도록 패턴화된 포토레지스트 층을 통하는 LDA 또는 에칭 공정에 의해 제거된다. 개별적인 반도체 디바이스(270)는 또한 전도성 페이스트(272)를 사용하여 전도성 층(264)에 금속학적으로 그리고 전기적으로 접속된다. 개별적인 반도체 다이(270)는 인덕터, 캐패시터, 저항기, 트랜지스터 또는 다이오드일 수 있다.
전기 전도성 층 또는 RDL(276)가 스퍼터링, 전해 도금 및 무전해 도금과 같은 패터닝 및 금속 증착 공정을 이용하여 기판(262) 및 전도성 비어(263) 상에 형성된다. 전도성 층(276)은 Al, Cu, Sn, Ni, Au, Ag, 또는 기타 적합한 전기 전도성 물질의 하나 이상의 층이 될 수 있다. 전도성 층(276)의 일부는 전도성 비어(263)에 전기적으로 연결된다. 전도성 층(276)의 다른 부분은 반도체 다이(124 또는 204)의 설계 및 기능에 따라서 전기적으로 공통되거나 전기적으로 분리된다.
절연 또는 패시배이션 층(278)이 PVD, CVD, 인쇄, 라미네이션, 스핀 코팅, 스프래이 코팅, 신터링 또는 열적 산화를 이용하여 기판(262) 및 전도성 층(276) 상에 형성된다. 절연층(278)은, SiO2, Si3N4, SiON, Ta2O5, Al2O3, 필러 또는 화이버를 갖는 또는 갖지 않는 폴리머 절연 레지스트의 하나 이상의 층, 또는 유사한 절연 및 구조적 특징들을 갖는 다른 재료를 포함한다.
전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(264) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(264)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(274)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(274)는 전도성 층(146)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우 된다. 일 실시예에서, 범프(274)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(264)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(274)는 전도성 층(264) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
개별적인 반도체 디바이스(270)는 또한 도전성 페이스트(272)를 이용하여 금속학적으로 그리고 전기적으로 도전성 층(264)에 접속된다. 개별적인 반도체 디바이스(270)는 인덕터, 캐패시터, 레지스터 또는 다이오드일 수 있다.
코어 기판(262)을 구비한 빌드-업 상호접속 구조체(260)가, 빌드-업 상호접속 구조체(156)를 향한 범프(274)의 픽 앤 플애이스 작업을 통해서 재구성된 웨이퍼 또는 패널 형태에서 빌드-업 상호접속 구조체(156)에 장착된다. 도 7b는 전도성 층(150)에 접합된 범프(274)를 통하여 빌드-업 상호접속 구조체(156)에 장착된, 코어 기판(262)을 구비한 빌드-업 상호접속 구조체(260)를 도시하고 있다.
도 7c에서, 봉지재 또는 몰딩 화합물(280)은 진공 및 고압 경화 상태에서의 페이스트 인쇄, 압축 성형, 트랜스퍼 성형, 액체 밀봉 성형, 진공 라미네이션, 스핀 코팅, 또는 다른 적당한 어플리케이터를 사용하여 반도체 다이(124) 및 빌드-업 상호접속 구조체(156, 260) 사이의 범프(274) 주위에 증착된다. 봉지재(280)는 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은, 폴리머 복합 재료일 수 있다. 봉지재(280)는 비 전도성이며, 외부 요소와 오염으로부터 반도체 디바이스를 환경적으로 보호한다. 봉지재(280)는 절연층(278) 표면상에서 오버 성형 또는 오버플로어될 수 있다.
절연층(278)의 일부 및 봉지재(280)의 선택적인 오버성형된 부분은 전도성 층(276)을 노출시키도록 레이저(282)를 사용하는 LDA에 의해 제거된다. 선택적으로, 절연층(278)의 일부는 전도성 층(276)을 노출시키도록 패턴화된 포토레지스트 층을 통한 에칭 공정에 의해 제거된다.
도 7d에서, 캐리어(140) 및 선택적인 인터페이스 층(142)이 절연층(144)을 노출시키도록 화학적 에칭, 기계적 필링, 화학 기계적 평탄화(CMP), 기계적 그라인딩, 열적 릴리즈, 자외선 적외선 스캐닝, 또는 습식 스트라이핑에 의해 제거된다. 백그라인딩 테이프 또는 지지 캐리어가 캐리어(140) 제거 전에 절연층(244)에 인가될 수 있다. 절연층(144)의 일부가 도전성 층(146)을 노출시키기 위해 패턴화된 포토레지스트 층을 통해 LDA 또는 에칭 공정에 의해 제거된다.
전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(146) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(146)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(284)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(284)는 전도성 층(146)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우 된다. 일 실시예에서, 범프(284)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(146)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(284)는 전도성 층(146) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
재구성된 웨이퍼 또는 패널이 개별적인 Fo-WLCSP (286) 유니트로 분할된다. Fo-WLCSP(286)에 내장된 반도체 다이(124)는 범프(138)를 통하여 빌드-업 상호접속 구조체(156) 및 범프(284)에 전기적으로 연결된다. 빌드-업 상호접속 구조체(156)은, 중간 단계, 즉, 반도체 다이(124)에 장착되기 전에, 웨이퍼 레벨에서 양호한지 알기 위해서 개방/쇼트 프로브 또는 오토-스코프 검사에 의해 검사 및 테스트된다. 반도체 다이(124)는 또한 범프(274)를 통하여 빌드-업 상호접속 구조체(260)에 전기적으로 연결된다. 상호 접속 구조체(156, 260)는 봉지재(280)의 양면에 대해서 상이한 때에 형성된다. 상호 접속 구조체(260)는 추가적인 디바이스 집적 전에 양호한지 알기 위해 검사되고 데스트된다.
도 8은 빌드-업 상호접속 구조체(260)에 장착된 내장된 반도체 다이(124)를 구비한, 도 7d와 유사한 Fo-WLCSP(290)에 대한 일 실시예를 도시하고 있다.
도 9a-9b는, 실리콘, 폴리머, 베릴늄 옥사이드, 글래스와 같은 희생 또는 재사용 베이스 재료, 또는 구조적 지지를 위한 다른 적절한 저비용 강성 재료를 포함하는 캐리어 또는 임시 기판(301)상에 형성된 빌드-업 상호접속 구조체(156)를 구비한, 도 7d와 유사한 Fo-WLCSP(300)에 대한 일 실시예를 도시하고 있다. 절연층(304), 전도성 층(306), 절연층(308), 전도성 층(310) 및 절연층(312)를 포함하는 빌드-업 상호접속 구조체(302)가, 실리콘, 폴리머, 베릴늄 옥사이드, 글래스와 같은 희생 또는 재사용 베이스 재료, 또는 구조적 지지를 위한 다른 적절한 저비용 강성 재료를 포함하는 캐리어 또는 임시 기판(314)상에 형성된다. 일 실시예에서, 절연층(312)은 벤딩 강도 강화를 위해 E-글래스 직물, T-글래스 직물, Al2O3 또는 실리카 필러와 같은 글래스 직물, 글래스 크로스(cross), 필러 또는 화이버를 포함한다. 개별적인 반도체 디바이스(316)는 전도성 페이스트(318)를 사용하여 전도성 층(306)에 금속학적으로 그리고 전기적으로 접속된다. 개별적인 반도체 디바이스(316)는 인덕터, 캐패시터, 저항기, 트랜지스터 또는 다이오드일 수 있다.
도 9a에서, 전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(306) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(306)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(320)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow) 된다. 일부 적용에서, 범프(320)는 전도성 층(306)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 일 실시예에서, 범프(320)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(306)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(320)는 전도성 층(306) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
빌드-업 상호접속 구조체(302)가, 빌드-업 상호접속 구조체(156)를 향한 범프(320)의 픽 앤 플애이스 작업을 통해서 재구성된 웨이퍼 또는 패널 형태에서 빌드-업 상호접속 구조체(156)에 장착된다. 도 7b는 전도성 층(150)에 접합된 범프(320)를 통하여 빌드-업 상호접속 구조체(156)에 장착된빌드-업 상호접속 구조체(260)를 도시하고 있다. 봉지재 또는 몰딩 화합물(322)은 페이스트 인쇄, 압축 성형, 트랜스퍼 성형, 액체 밀봉 성형, 진공 라미네이션, 스핀 코팅, 또는 다른 적당한 어플리케이터를 사용하여 반도체 다이(124) 및 빌드-업 상호접속 구조체(156, 302) 사이의 범프(320) 주위에 증착된다. 봉지재(322)는 필러를 갖는 에폭시 수지, 필러를 갖는 에폭시 아크릴레이트, 또는 적절한 필러를 갖는 폴리머와 같은, 폴리머 복합 재료일 수 있다. 봉지재(322)는 비 전도성이며, 외부 요소와 오염으로부터 반도체 디바이스를 환경적으로 보호한다.
캐리어(314)가 화학적 에칭, 기계적 필링, 화학 기계적 평탄화(CMP), 기계적 그라인딩, 열적 릴리즈, 자외선 적외선 스캐닝, 또는 습식 스트라이핑에 의해 제거된다. 절연층(312)의 일부가 도전성 층(310)을 노출시키기 위해 패턴화된 포토레지스트 층을 통해 LDA 또는 에칭 공정에 의해 제거된다.
캐리어(301)가 화학적 에칭, 기계적 필링, 화학 기계적 평탄화(CMP), 기계적 그라인딩, 열적 릴리즈, 자외선 적외선 스캐닝, 또는 습식 스트라이핑에 의해 제거된다. 전기 전도성 범프 재료는 증발, 전기 도금, 무전해 도금, 볼 드롭, 또는 스크린 인쇄 공정을 사용하여 전도성 층(146) 상에 증착된다. 범프 재료는 선택적인 플럭스 용액과 함께, Al, Sn, Ni, Au, Ag, Pb, Bi, Cu, 땜납, 및 이들의 조합이 될 수 있다. 예를 들어, 범프 재료는 공정 Sn/Pb, 고-리드 솔더(high-lead solder) 또는 무연 솔더(lead-free solder)가 될 수 있다. 범프 재료는 적절한 부착 또는 접합 공정을 사용하여 전도성 층(146)에 접착된다. 일 실시예에서, 범프 재료는 볼 또는 범프(324)를 형성하기 위해 재료를 그 융점 이상으로 가열하여 리플로우(reflow)된다. 일부 적용에서, 범프(324)는 전도성 층(146)에 대한 전기 접촉을 향상시키기 위해 2차 리플로우된다. 일 실시예에서, 범프(324)는 습식 층, 장벽 층, 및 점착 층을 갖는 UBM 상에 형성된다. 범프는 또한 전도성 층(146)에 압축 접착되거나 또는 열압축 접착될 수 있다. 범프(324)는 전도성 층(146) 상에 형성될 수 있는 상호접속 구조체의 한 유형을 나타낸다. 상호접속 구조체는 또한 본드 와이어, 전도성 페이스트, 스터드 범프, 마이크로 범프, 또는 기타 전기적 상호접속을 사용할 수 있다.
재구성된 웨이퍼 또는 패널이 개별적인 Fo-WLCSP (300) 유니트로 분할된다. Fo-WLCSP(300)에 내장된 반도체 다이(124)는 범프(138)를 통하여 빌드-업 상호접속 구조체(156) 및 범프(324)에 전기적으로 연결된다. 빌드-업 상호접속 구조체(156)은, 중간 단계, 즉, 반도체 다이(124)에 장착되기 전에, 웨이퍼 레벨에서 양호한지 알기 위해서 개방/쇼트 프로브 또는 오토-스코프 검사에 의해 검사 및 테스트된다. 반도체 다이(124)는 또한 내부 도전성 범프(320)를 통하여 빌드-업 상호접속 구조체(302)에 전기적으로 연결된다. 상호 접속 구조체(156, 302)는 봉지재(322)의 양면에 대해서 상이한 때에 형성된다. 상호 접속 구조체(302)는 추가적인 디바이스 집적 전에 양호한지 알기 위해 검사되고 데스트된다.
도 10은 도 3a와 유사한 반도체 웨이퍼로부터 분할된 것으로서 다이내에 형성되고 다이의 전기적 설계 및 기능에 따라서 전기적으로 상호 접속된 능동 소자, 수동 소자, 도전성 층 및 절연층으로 구현된 아날로그 또는 디지털 회로를 포함하는 배면(338) 및 활성 표면(340)을 갖는 반도체 다이(330)를 구비하는 PoP 배열을 도시하고 있다. 예를 들면, 회로는 DSP, ASIC, 메모리와 같은 아날로그 회로 또는 디지털 회로, 또는 기타 신호 처리 회로를 구현하기 위해. 활성 표면(340) 내에 형성된 하나 이상의 트랜지스터, 다이오드 및 기타 회로 소자를 포함할 수 있다. 반도체 다이(330)는 RF RF 신호 처리를 위해 인덕터, 커패시터 및 저항기와 같은 IPDs를 포함할 수 있다.
다수 범프(346)가 반도체 다이(330)의 접촉 패드(348)에 형성된다. 반도체 다이(330)는, PoP(350)으로서 전도성 층(180)에 금속학적으로 그리고 전기적으로 연결된 범프(346)를 통해서 Fo-WLCSP(190)에 장착된다.
본 발명의 하나 이상의 실시예가 상세하게 기술되었지만, 당업자는 다음의 첨부된 청구범위내에서 그들 실시예에 변형 및 변화가 가능함을 이해할 것이다.

Claims (15)

  1. 반도체 디바이스 제조 방법에 있어서,
    제1 희생 캐리어 위에 제1 빌트업(built up) 상호접속 구조체(156)를 제공하는 단계;
    상기 제1 빌트업 상호접속 구조체를 테스트하는 단계;
    상기 제1 빌트업 상호접속 구조체를 테스트한 후에 반도체 다이(124)를 상기 제1 빌트업 상호접속 구조체 위에 배치하는 단계;
    상기 제1 빌트업 상호접속 구조체 위에 수직 상호접속 구조체를 배치하는 단계 - 상기 수직 상호접속 구조체가 내측 도전성 범프(166) 그리고 내측 도전성 범프 둘레에 배치된 보호층(168)을 포함함;
    상기 내측 도전성 범프(166)를 노출시키기 위해 보호 층(168) 일부를 제거하는 단계;
    제2 희생 캐리어(314)를 제공하는 단계;
    상기 제2 희생 캐리어(314) 위에 제2 빌트업 상호접속 구조체(302)를 형성하는 단계;
    상기 제1 빌트업 상호접속 구조체, 수직 상호접속 구조체, 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체 및 제2 희생 캐리어를 배치하는 단계;
    상기 제1 빌트업 상호접속 구조체, 수직 상호접속 구조체, 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치한 후에 상기 제2 희생 캐리어를 제거하는 단계; 그리고
    상기 제1 빌트업 상호접속 구조체, 수직 상호접속 구조체, 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치한 후에 상기 제1 희생 캐리어를 제거하는 단계를 포함하는 반도체 디바이스 제조 방법.
  2. 삭제
  3. 제1항에 있어서, 제1 빌트업 상호접속 구조체를 테스트한 후에 상기 제1 빌트업 상호접속 구조체를 싱귤레이팅 함을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  4. 제1항에 있어서, 상기 제1 빌트업 상호접속 구조체, 수직 상호접속 구조체, 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치한 후에, 상기 제1 빌트업 상호접속 구조체와 제2 빌트업 상호접속 구조체 사이에 봉지재(encapsulant)를 증착함을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  5. 제1항에 있어서, 상기 수직 상호접속 구조체를 상기 제2 빌트업 상호접속 구조체에 장착시키고; 그리고 상기 수직 상호접속 구조체를 제2 빌트업 상호접속 구조체와 함께 제1 빌트업 상호접속 구조체 위에 배치함을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  6. 제1항에 있어서, 상기 반도체 다이를 상기 제2 빌트업 상호접속 구조체에 장착시키고; 그리고 상기 반도체 다이를 제2 빌트업 상호접속 구조체와 함께 제1 빌트업 상호접속 구조체 위에 배치함을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  7. 반도체 디바이스 제조 방법에 있어서,
    제 1 빌트업(built up) 상호접속 구조체(156)를 제공하는 단계;
    상기 제 1 빌트업 상호접속 구조체를 테스트하는 단계;
    제1 빌트업 상호접속 구조체를 테스트한 후, 반도체 다이를 상기 제1 빌트업 상호접속 구조체 위에 배치하는 단계;
    상기 제1 빌트업 상호접속 구조체 위에 수직 상호접속 구조체를 배치하는 단계 - 상기 수직 상호접속 구조체가 내측 도전성 범프(166) 그리고 내측 도전성 범프 둘레에 배치된 보호층(168)을 포함함;
    상기 내측 도전성 범프(166)를 노출시키기 위해 보호 층(168) 일부를 제거하는 단계;
    상기 제1 빌트업 상호접속 구조체 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치하는 단계; 그리고
    제1 빌트업 상호접속 구조체 위에 제2 빌트업 상호접속 구조체를 배치한 후, 제1 빌트업 상호접속 구조체와 제2 빌트업 상호접속 구조체 사이에 봉지재를 배치 시키는 단계를 포함하는 반도체 디바이스 제조 방법.
  8. 제7항에 있어서, 상기 제1 빌트업 상호접속 구조체 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치하기 전에 제2 빌트업 상호접속 구조체를 테스트함을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  9. 제7항에 있어서, 상기 제1 빌트업 상호접속 구조체 그리고 반도체 다이 위에 제2 빌트업 상호접속 구조체를 배치하기 전에 반도체 다이를 제2 빌트업 상호접속 구조체에 장착시킴을 더욱 포함함을 특징으로 하는 반도체 디바이스 제조 방법.
  10. 삭제
  11. 제1 희생 캐리어;
    상기 제1 희생 캐리어 위에 형성된 양호한(known good) 제1 상호접속 구조체;
    상기 양호한(known good) 제1 상호접속 구조체 위에 배치된 반도체 다이(124); 상기 양호한 제1 상호접속 구조체 위에 배치된 수직 상호접속 구조체- 상기 수직 상호접속 구조체가 내측 도전성 범프(166) 그리고 내측 도전성 범프 둘레에 배치된 보호층(168)을 포함하며, 상기 내측 도전성 범프(166)를 노출시키기 위해 보호 층(168) 일부가 제거됨;
    제2 희생 캐리어; 그리고
    상기 제2 희생 캐리어 위에 배치된 양호한(known good) 제2 상호접속 구조체 - 상기 수직 상호 접속 구조체가 양호한 제1 상호접속 구조체와 양호한 제2 상호접속 구조체 사이에 배치됨-를 포함하는 반도체 디바이스.
  12. 삭제
  13. 제11항에 있어서, 보호층이 폴리머 보호층을 포함함을 특징으로 하는 반도체 디바이스.
  14. 제11항에 있어서, 상기 반도체 다이가 양호한(known good) 다이임을 특징으로 하는 반도체 디바이스.
  15. 제11항에 있어서, 상기 양호한 제1 상호접속 구조체 위에 배치된 이산 반도체 디바이스를 더욱 포함함을 특징으로 하는 반도체 디바이스.
KR1020200003795A 2012-09-14 2020-01-10 반도체 디바이스 및 그 제조 방법 KR102205119B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261701366P 2012-09-14 2012-09-14
US61/701,366 2012-09-14
US13/832,118 2013-03-15
US13/832,118 US9385052B2 (en) 2012-09-14 2013-03-15 Semiconductor device and method of forming build-up interconnect structures over carrier for testing at interim stages

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130087326A Division KR102067840B1 (ko) 2012-09-14 2013-07-24 반도체 디바이스 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20200010521A KR20200010521A (ko) 2020-01-30
KR102205119B1 true KR102205119B1 (ko) 2021-01-20

Family

ID=50273625

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130087341A KR102126586B1 (ko) 2012-09-14 2013-07-24 반도체 디바이스 및 그 제조 방법
KR1020130087326A KR102067840B1 (ko) 2012-09-14 2013-07-24 반도체 디바이스 및 그 제조 방법
KR1020200003795A KR102205119B1 (ko) 2012-09-14 2020-01-10 반도체 디바이스 및 그 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020130087341A KR102126586B1 (ko) 2012-09-14 2013-07-24 반도체 디바이스 및 그 제조 방법
KR1020130087326A KR102067840B1 (ko) 2012-09-14 2013-07-24 반도체 디바이스 및 그 제조 방법

Country Status (5)

Country Link
US (6) US10192796B2 (ko)
KR (3) KR102126586B1 (ko)
CN (4) CN103681468B (ko)
SG (7) SG10201601117YA (ko)
TW (3) TWI588956B (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9721872B1 (en) * 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9240387B2 (en) 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US10050004B2 (en) * 2015-11-20 2018-08-14 Deca Technologies Inc. Fully molded peripheral package on package device
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9437564B2 (en) * 2013-07-09 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US8987058B2 (en) 2013-03-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method for wafer separation
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US10622310B2 (en) 2012-09-26 2020-04-14 Ping-Jung Yang Method for fabricating glass substrate package
KR20140126598A (ko) * 2013-04-23 2014-10-31 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9524942B2 (en) 2013-12-18 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-substrate packaging on carrier
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US9318452B2 (en) * 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
CN104064531A (zh) * 2014-06-25 2014-09-24 中国科学院微电子研究所 一种焊球控制封装高度的器件封装结构及制造方法
EP3195356A4 (en) 2014-09-18 2018-10-10 Intel Corporation Method of embedding wlcsp components in e-wlb and e-plb
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US9812337B2 (en) 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US20180261535A1 (en) * 2014-12-15 2018-09-13 Bridge Semiconductor Corp. Method of making wiring board with dual routing circuitries integrated with leadframe
CN104600039B (zh) * 2014-12-26 2018-01-16 通富微电子股份有限公司 双面互联扇出工艺
CN104658933A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种运用贴膜工艺的pop封装结构及其制备方法
JP2016139730A (ja) * 2015-01-28 2016-08-04 株式会社東芝 電子機器及び基板の製造方法
US9437536B1 (en) * 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10424563B2 (en) * 2015-05-19 2019-09-24 Mediatek Inc. Semiconductor package assembly and method for forming the same
US9520333B1 (en) * 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
TWI559419B (zh) * 2015-08-21 2016-11-21 力成科技股份有限公司 使用模封互連基板製程之柱頂互連（ｐｔｉ）型態半導體封裝構造及其製造方法
US9559081B1 (en) * 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
CN106486453A (zh) * 2015-08-25 2017-03-08 力成科技股份有限公司 一种柱顶互连型态半导体封装构造及其制造方法
DE102015118664A1 (de) * 2015-10-30 2017-05-04 Infineon Technologies Ag Verfahren zur herstellung eines leistungshalbleitermoduls
US10679930B2 (en) 2015-11-30 2020-06-09 Hana Micron Inc. Metal core solder ball interconnector fan-out wafer level package
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9780060B2 (en) * 2015-12-03 2017-10-03 Texas Instruments Incorporated Packaged IC with solderable sidewalls
US9811627B2 (en) * 2015-12-08 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of component partitions on system on chip and device thereof
KR20170067426A (ko) * 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
US20190206833A1 (en) * 2015-12-23 2019-07-04 Intel IP Corporation Eplb/ewlb based pop for hbm or customized package stack
US10804185B2 (en) * 2015-12-31 2020-10-13 Texas Instruments Incorporated Integrated circuit chip with a vertical connector
DE112016006656T5 (de) * 2016-03-25 2018-12-06 Intel Corporation Substratfreies system in der gehäuseausgestaltung
KR20170112907A (ko) * 2016-03-31 2017-10-12 삼성전기주식회사 팬-아웃 반도체 패키지
US10373884B2 (en) 2016-03-31 2019-08-06 Samsung Electronics Co., Ltd. Fan-out semiconductor package for packaging semiconductor chip and capacitors
CN109075151B (zh) 2016-04-26 2023-06-27 亚德诺半导体国际无限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
DE102016107792B4 (de) * 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
KR102506697B1 (ko) * 2016-05-18 2023-03-08 에스케이하이닉스 주식회사 관통 몰드 볼 커넥터를 포함하는 반도체 패키지
TWI637471B (zh) * 2016-11-01 2018-10-01 財團法人工業技術研究院 封裝結構及其製作方法
CN108022896A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
CN108022897A (zh) 2016-11-01 2018-05-11 财团法人工业技术研究院 封装结构及其制作方法
US20190259731A1 (en) * 2016-11-09 2019-08-22 Unisem (M) Berhad Substrate based fan-out wafer level packaging
JP6782175B2 (ja) * 2017-01-16 2020-11-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
US10475718B2 (en) 2017-05-18 2019-11-12 Advanced Semiconductor Engineering, Inc. Semiconductor device package comprising a dielectric layer with built-in inductor
DE102017209249A1 (de) * 2017-05-31 2018-12-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur herstellung eines packages und package
CN107146779B (zh) * 2017-06-30 2020-03-24 中芯长电半导体（江阴）有限公司 指纹识别芯片的封装结构及封装方法
US10867924B2 (en) * 2017-07-06 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with redistribution structure and pre-made substrate on opposing sides for dual-side metal routing
US10643863B2 (en) * 2017-08-24 2020-05-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
US11217555B2 (en) * 2017-09-29 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Aligning bumps in fan-out packaging process
DE102018106038A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US11410918B2 (en) * 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
KR101933425B1 (ko) * 2017-11-30 2018-12-28 삼성전기 주식회사 반도체 패키지
US10504871B2 (en) 2017-12-11 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US10522512B2 (en) 2018-05-02 2019-12-31 Powertech Technology Inc. Semiconductor package and manufacturing method thereof
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
US11171090B2 (en) 2018-08-30 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
DE102019117199A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out-packages und verfahren zu deren herstellung
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法
KR20200130593A (ko) 2019-05-10 2020-11-19 에스케이하이닉스 주식회사 플립 칩 패키지 제조방법 및 플립 칩 테스트 장치
US11056453B2 (en) 2019-06-18 2021-07-06 Deca Technologies Usa, Inc. Stackable fully molded semiconductor structure with vertical interconnects
US11694906B2 (en) 2019-09-03 2023-07-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices
US11069537B2 (en) 2019-10-18 2021-07-20 Hamilton Sundstrand Corporation Method for delidding a hermetically sealed circuit package
US11915949B2 (en) 2020-02-21 2024-02-27 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11605552B2 (en) 2020-02-21 2023-03-14 Amkor Technology Singapore Holding Pte. Ltd. Hybrid panel method of manufacturing electronic devices and electronic devices manufactured thereby
US11355410B2 (en) 2020-04-28 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Thermal dissipation in semiconductor devices
TWI741935B (zh) 2020-04-28 2021-10-01 台灣積體電路製造股份有限公司 半導體元件與其製作方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20220093534A1 (en) * 2020-09-23 2022-03-24 Intel Corporation Electronic substrates having embedded inductors
TWI818460B (zh) * 2022-03-08 2023-10-11 邱志威 三維系統單晶片的製造方法
EP4152388A1 (en) * 2021-09-21 2023-03-22 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Electronic package with components mounted at two sides of a layer stack
US20230115846A1 (en) * 2021-10-13 2023-04-13 Skyworks Solutions, Inc. Electronic Package and Method for Manufacturing an Electronic Package
US20230317589A1 (en) * 2022-03-31 2023-10-05 Advanced Semiconductor Engineering, Inc. Package structure, optical structure and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069488B1 (ko) * 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지

Family Cites Families (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955523A (en) 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
US5371654A (en) 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5601740A (en) 1993-11-16 1997-02-11 Formfactor, Inc. Method and apparatus for wirebonding, for severing bond wires, and for forming balls on the ends of bond wires
US5455390A (en) 1994-02-01 1995-10-03 Tessera, Inc. Microelectronics unit mounting with multiple lead bonding
US5495667A (en) 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
US5635767A (en) * 1995-06-02 1997-06-03 Motorola, Inc. Semiconductor device having built-in high frequency bypass capacitor
DE69739125D1 (de) 1996-10-01 2009-01-02 Panasonic Corp Kapillare zum Drahtverbinden zur Herstellung von Höckerelektroden
US6133072A (en) 1996-12-13 2000-10-17 Tessera, Inc. Microelectronic connector with planar elastomer sockets
JP3774041B2 (ja) * 1997-09-10 2006-05-10 ローム株式会社 Ｂｇａ型半導体装置のパッケージ構造
DE19823623A1 (de) 1998-05-27 1999-12-02 Bosch Gmbh Robert Verfahren und Kontaktstelle zur Herstellung einer elektrischen Verbindung
JP4526651B2 (ja) 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
JP3486872B2 (ja) 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
KR100422346B1 (ko) 2001-06-12 2004-03-12 주식회사 하이닉스반도체 칩크기 패키지 구조 및 그 제조방법
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7271497B2 (en) 2003-03-10 2007-09-18 Fairchild Semiconductor Corporation Dual metal stud bumping for flip chip applications
US7227095B2 (en) 2003-08-06 2007-06-05 Micron Technology, Inc. Wire bonders and methods of wire-bonding
JP4671802B2 (ja) 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
US20070108583A1 (en) * 2005-08-08 2007-05-17 Stats Chippac Ltd. Integrated circuit package-on-package stacking system
KR20070030700A (ko) * 2005-09-13 2007-03-16 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판 및 그 제조 방법
US7640655B2 (en) * 2005-09-13 2010-01-05 Shinko Electric Industries Co., Ltd. Electronic component embedded board and its manufacturing method
JP2007165383A (ja) 2005-12-09 2007-06-28 Ibiden Co Ltd 部品実装用ピンを形成したプリント基板
US7435619B2 (en) 2006-02-14 2008-10-14 Stats Chippac Ltd. Method of fabricating a 3-D package stacking system
JP4876618B2 (ja) * 2006-02-21 2012-02-15 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7993972B2 (en) 2008-03-04 2011-08-09 Stats Chippac, Ltd. Wafer level die integration and method therefor
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US7608921B2 (en) 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US8421244B2 (en) 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US7553752B2 (en) 2007-06-20 2009-06-30 Stats Chippac, Ltd. Method of making a wafer level integration package
KR100909322B1 (ko) 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US9330945B2 (en) 2007-09-18 2016-05-03 Stats Chippac Ltd. Integrated circuit package system with multi-chip module
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
US8035211B2 (en) 2008-03-26 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with support structure under wire-in-film adhesive
US7968373B2 (en) 2008-05-02 2011-06-28 Stats Chippac Ltd. Integrated circuit package on package system
TWI389291B (zh) * 2008-05-13 2013-03-11 Ind Tech Res Inst 三維堆疊晶粒封裝結構
US8030136B2 (en) 2008-05-15 2011-10-04 Stats Chippac, Ltd. Semiconductor device and method of conforming conductive vias between insulating layers in saw streets
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US8283209B2 (en) 2008-06-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming PiP with inner known good die interconnected with conductive bumps
US8039303B2 (en) 2008-06-11 2011-10-18 Stats Chippac, Ltd. Method of forming stress relief layer between die and interconnect structure
TW201023308A (en) 2008-12-01 2010-06-16 Advanced Semiconductor Eng Package-on-package device, semiconductor package and method for manufacturing the same
US7776655B2 (en) 2008-12-10 2010-08-17 Stats Chippac, Ltd. Semiconductor device and method of forming conductive pillars in recessed region of peripheral area around the device for electrical interconnection to other devices
US9082806B2 (en) 2008-12-12 2015-07-14 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8093711B2 (en) 2009-02-02 2012-01-10 Infineon Technologies Ag Semiconductor device
US8710634B2 (en) 2009-03-25 2014-04-29 Stats Chippac Ltd. Integrated circuit packaging system with an integral-interposer-structure and method of manufacture thereof
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US7867821B1 (en) 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US8143097B2 (en) 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
EP2309535A1 (en) 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
US8241952B2 (en) 2010-02-25 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming IPD in fan-out level chip scale package
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8558392B2 (en) 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant
US8304878B2 (en) * 2010-05-17 2012-11-06 Advanced Semiconductor Engineering, Inc. Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
US8866301B2 (en) * 2010-05-18 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers with interconnection structures
TWI414027B (zh) * 2010-06-30 2013-11-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
JP5826532B2 (ja) 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
US8642381B2 (en) 2010-07-16 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming protective layer over exposed surfaces of semiconductor die
KR101119348B1 (ko) 2010-07-23 2012-03-07 삼성전기주식회사 반도체 모듈 및 그 제조방법
US8076184B1 (en) 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
KR101168511B1 (ko) * 2010-09-29 2012-07-27 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US8384227B2 (en) 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8883561B2 (en) 2011-04-30 2014-11-11 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within encapsulant with TMV for vertical interconnect in POP
US20130015569A1 (en) * 2011-07-12 2013-01-17 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Substrate With Seated Plane for Mating With Bumped Semiconductor Die
TWI418009B (zh) * 2011-12-08 2013-12-01 Unimicron Technology Corp 層疊封裝的封裝結構及其製法
US8900929B2 (en) 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9721922B2 (en) 2013-12-23 2017-08-01 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069488B1 (ko) * 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지

Also Published As

Publication number Publication date
SG10201601160XA (en) 2016-03-30
US20160276232A1 (en) 2016-09-22
SG10201601155UA (en) 2016-03-30
SG2013050182A (en) 2014-04-28
KR20200010521A (ko) 2020-01-30
CN103681468B (zh) 2019-08-30
TWI562250B (en) 2016-12-11
TW201411751A (zh) 2014-03-16
US20140077363A1 (en) 2014-03-20
SG10201700674QA (en) 2017-03-30
KR102067840B1 (ko) 2020-02-11
TW201411791A (zh) 2014-03-16
TWI603404B (zh) 2017-10-21
CN103681362B (zh) 2018-12-14
US10192796B2 (en) 2019-01-29
US11569136B2 (en) 2023-01-31
KR20140035803A (ko) 2014-03-24
CN103681468A (zh) 2014-03-26
CN103681397B (zh) 2018-09-04
KR102126586B1 (ko) 2020-06-24
CN103681362A (zh) 2014-03-26
KR20140035804A (ko) 2014-03-24
SG2013056270A (en) 2014-04-28
SG10201601117YA (en) 2016-03-30
US20230096463A1 (en) 2023-03-30
TW201411749A (zh) 2014-03-16
US9978654B2 (en) 2018-05-22
CN203644756U (zh) 2014-06-11
TWI588956B (zh) 2017-06-21
US20140077361A1 (en) 2014-03-20
SG2013050406A (en) 2014-04-28
US20190115268A1 (en) 2019-04-18
CN103681397A (zh) 2014-03-26
US9385052B2 (en) 2016-07-05
US10163737B2 (en) 2018-12-25
US20140077362A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
KR102205119B1 (ko) 반도체 디바이스 및 그 제조 방법
KR102024472B1 (ko) 반도체 디바이스 및 그 제조 방법
US10304817B2 (en) Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US10115672B2 (en) Double-sided semiconductor package and dual-mold method of making same
US9978665B2 (en) Semiconductor device and method of forming low profile fan-out package with vertical interconnection units
US10068862B2 (en) Semiconductor device and method of forming a package in-fan out package
US9721922B2 (en) Semiconductor device and method of forming fine pitch RDL over semiconductor die in fan-out package
US9842798B2 (en) Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
TWI654735B (zh) 用於形成極高密度的嵌入式半導體晶粒封裝的半導體裝置與方法
TW201618196A (zh) 半導體裝置以及形成雙側扇出晶圓級封裝的方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant