CN104064531A - 一种焊球控制封装高度的器件封装结构及制造方法 - Google Patents

一种焊球控制封装高度的器件封装结构及制造方法 Download PDF

Info

Publication number
CN104064531A
CN104064531A CN201410293000.5A CN201410293000A CN104064531A CN 104064531 A CN104064531 A CN 104064531A CN 201410293000 A CN201410293000 A CN 201410293000A CN 104064531 A CN104064531 A CN 104064531A
Authority
CN
China
Prior art keywords
height
substrate
chip
limit
salient point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410293000.5A
Other languages
English (en)
Inventor
于中尧
郭学平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Original Assignee
Institute of Microelectronics of CAS
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, National Center for Advanced Packaging Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN201410293000.5A priority Critical patent/CN104064531A/zh
Publication of CN104064531A publication Critical patent/CN104064531A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种焊球控制封装高度的器件封装结构及制造方法，涉及半导体制造技术领域，本发明通过在所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；封装中填充树脂的高度与限高凸点相同。本发明通过使用不同高度的限高凸点即可制作不同封装高度的封装结构，具有无须制造不同的高精度模具，成本低的技术效果。

Description

一种焊球控制封装高度的器件封装结构及制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种焊球控制封装高度的器件封装结构及制造方法。
背景技术
在半导体技术领域中，常用的倒装芯片塑封结构及方法通常是将芯片倒装焊接在基板上，然后进行涂胶填充，然后在通过模具进行塑封，进而将整个芯片上方用树脂包封后，在基板的背面进行凸点制造，即可完成整个封装过程。
但是，本领域的技术人员通过研究发现现有技术中存在如下不足：
这种塑封结构和方法虽然简单且易于量产，但是需要制作高精度的模具，且对于不同封装高度，需要制造不同的模具，由于模具制作成本高昂，导致这个制作成本高昂。
发明内容
本发明实施例提供一种焊球控制封装高度的器件封装结构及制造方法，用于解决现有技术中倒装芯片塑封结构和制造方法中需要制作高精度模具，且需要根据不同的封装高度制造不同模具的技术问题，具有无须制造不同高度模具、制造成本低的技术效果。
本申请通过本申请的一实施例提供如下技术方案：
一种焊球控制封装高度的器件封装结构，所述结构包括：芯片；基板，所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；限高凸点，所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；所述封装结构中树脂填充高度与限高凸点相同。
进一步的，所述结构还包括：凸点，所述凸点设置于所述基板的第二面，且所述第一面和第二面为相反的面。
进一步的，所述结构还包括：至少三个限高凸点，所述至少三个限高凸点形成第一平面；所述基板的第一面为第二平面；其中，所述第一平面和第二平面为平行的平面。
进一步的，所述芯片为倒装芯片。
进一步的，所述芯片为正装芯片，所述结构还包括：引线；其中，所述正装芯片通过所述引线键合所述基板连接。
本申请通过本申请的一实施例还提供另一技术方案：
一种焊球控制封装高度的器件结构的制造方法，所述方法包括：在所述基板上植所述限高凸点；在所述基板上贴所述芯片；将所述塑封板放在所述限高凸点上，并在所述塑封板和所述基板上填充树脂，并固化；去掉表面的塑封板，形成塑封结构。
进一步的，所述方法还包括：按照单元将所述塑封结构进行结构切割，形成独立单元。
进一步的，所述方法还包括：在所述独立单元的背面植球，形成BGA封装。
进一步的，所述方法还包括：将所述树脂通过毛细作用灌入所述封装结构中。
进一步的，所述方法还包括：在灌入过程中，采用真空排气的方法排除灌封过程中产生的气泡。
本发明实施例的有益效果如下：
本发明一实施例提供的一种焊球控制封装高度的器件封装结构及制造方法，其中，在所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；封装中树脂填充高度与限高凸点相同。本发明通过使用不同高度的限高凸点即可制作不同封装高度的封装结构，具有无须制造不同的高精度模具，成本低的技术效果。
进一步的，通过不同限高凸点的使用，具有适用小批量生产，也适用大规模生产的技术效果。
附图说明
图1为本发明一实施例中提供的一种焊球控制封装高度的器件封装结构示意图；
图2为本发明一实施例中提供的一种焊球控制封装高度的器件封装结构的制造方法流程示意图；
图3-7为本发明一实施例中提供的一种焊球控制封装高度的器件封装结构的制造方法的示意图。
具体实施方式
本发明一实施例提供的一种焊球控制封装高度的器件封装结构及制造方法，其中，在所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；封装中树脂填充高度与限高凸点相同。本发明通过使用不同高度的限高凸点即可制作不同封装高度的封装结构，具有无须制造不同的高精度模具，成本低的技术效果。
为使本申请一实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
【实施例一】
为使本领域技术人员能够更详细了解本发明，以下结合附图对本发明进行详细描述。
如图1所述，图1为本发明一实施例中一种带有散热结构的倒装芯片塑封结构，其中，所述结构包括：
芯片1；
基板2，所述基板2的第一面21上设置有所述芯片1，其中所述芯片1距离所述基板2具有第一距离a；
限高凸点3，所述限高凸点3设置于所述基板2的第一面21上，其中所述限高凸点3距离基板2具有第二距离b，其中，所述第一距离a小于第二距离b；
封装结构中树脂4填充高度与限高凸点3相同。
进一步的，所述结构还包括：
凸点5，所述凸点5设置于所述基板2的第二面22，且所述第一面21和第二面22为相反的面。
进一步的，所述结构还包括：至少三个限高凸点，所述至少三个限高凸点形成第一平面；所述基板的第一面为第二平面；其中，所述第一平面和第二平面为平行的平面。具体来说，按照三点成一面的原理，本发明一实施例设置成至少三个限高凸点，并通过将所述至少三个限高凸点所形成的第一平面与所述基板的第二平面呈平行状，进一步的，达到塑封板放置在限高凸点上后，实现塑封板与基板成平行腔体，然后在平行腔体内灌入树脂，并固化后形成塑封结构。
进一步的，本发明提供的芯片可以采用两种安装方案，一种为倒装芯片，一种为正装芯片。当采用正装芯片时，本发明所提供的实施例还包括：
引线【图中未示出】；
其中，所述正装芯片通过所述引线键合所述基板连接。
【实施例二】
如图2-7所示，本发明实施例还提供一种焊球控制封装高度的器件封装结构的制造方法，所述方法包括：
步骤110：在基板2上植限高凸点3；
步骤120：在所述基板2上贴芯片1；
步骤130：将塑封板6放在所述限高凸点3上，并在所述塑封板6和所述基板2之间填充树脂，并固化；
步骤140：去掉表面的塑封板6，形成塑封结构。
进一步的，所述方法还包括：
步骤150：按照单元将所述塑封结构进行结构切割，形成独立单元。
进一步的，所述方法还包括：
步骤160：在所述独立单元的背面植球，也就是在所述基本2的第二面22上植球，形成凸点5，最终形成BGA封装。
具体来说，BGA封装为球栅阵列封装，英文全称为Ball Grid Array Package。本发明所提供的实施例也可以不植球形成其他的封装形式。
进一步的，本发明提供的树脂填充的方法还包括：
将所述树脂通过毛细作用灌入所述封装结构中。
在灌入过程中，采用真空排气的方法排除灌封过程中产生的气泡。
进一步的，所述塑封板6为聚四氟乙烯板，或者表面涂有聚四氟乙烯的金属板。
进一步的，所述步骤130中，封装中树脂4填充高度与限高凸点3相同，进而实现根据不同的限高凸点3的高度实现不同高度的封装结构的制备。
本发明所提供的一种焊球控制封装高度的器件封装结构及制造方法具有如下技术效果：
本发明一实施例提供的一种焊球控制封装高度的器件封装结构及制造方法，其中，在所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；所述塑封板设置于所述芯片和所述限高凸点上；所述塑封树脂填充所述塑封板和所述基板之间。本发明通过使用不同高度的限高凸点即可制作不同封装高度的封装结构，具有无须制造不同的高精度模具，成本低的技术效果。
进一步的，通过不同限高凸点的使用，具有适用小批量生产，也适用大规模生产的技术效果。
进一步的，通过至少三个限高凸点形成的第一平面和基板的第二平面构成平行腔体，实现了封装结构的结构合理性，也便于有效的分割的技术效果。
进一步的，通过独立单元的植球或者不植球操作可以形成不同的封装形式，具有使用灵活的技术效果。
进一步的，通过芯片可以采用倒装芯片或者正装芯片的方式，使本发明具有使用灵活的技术效果。
进一步的，本发明具有封装工艺简单，易于制造的技术效果。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种焊球控制封装高度的器件封装结构，其特征在于，所述结构包括：
芯片；
基板，所述基板的第一面上设置所述芯片，其中所述芯片距离所述基板具有第一距离；
限高凸点，所述限高凸点设置于所述基板的第一面上，其中所述限高凸点距离基板具有第二距离，其中，所述第一距离小于所述第二距离；
封装结构中填充的树脂的高度与限高凸点相同。
2.如权利要求1所述的结构，其特征在于，所述结构还包括：
凸点，所述凸点设置于所述基板的第二面，且所述第一面和第二面为相反的面。
3.如权利要求1所述的结构，其特征在于，所述结构还包括：
至少三个限高凸点，所述至少三个限高凸点形成第一平面；
所述基板的第一面为第二平面；
其中，所述第一平面和第二平面为平行的平面。
4.如权利要求1所述的结构，其特征在于，所述芯片为倒装芯片。
5.如权利要求1所述的结构，其特征在于，所述芯片为正装芯片，所述结构还包括：
引线；
其中，所述正装芯片通过所述引线键合所述基板连接。
6.一种焊球控制封装高度的器件结构的制造方法，其特征在于，所述方法包括：
在所述基板上植所述限高凸点；
在所述基板上贴所述芯片；
将所述塑封板放在所述限高凸点上，并在所述塑封板和所述基板上填充树脂，并固化；
去掉表面的塑封板，形成塑封结构。
7.如权利要求6所述的方法，其特征在于，所述方法还包括：
按照单元将所述塑封结构进行结构切割，形成独立单元。
8.如权利要求7所述的方法，其特征在于，所述方法还包括：
在所述独立单元的背面植球，形成BGA封装。
9.如权利要求6所述的方法，其特征在于，所述方法还包括：
将所述树脂通过毛细作用灌入所述封装结构中。
10.如权利要求9所述的方法，其特征在于，所述方法还包括：
在灌入过程中，采用真空排气的方法排除灌封过程中产生的气泡。
CN201410293000.5A 2014-06-25 2014-06-25 一种焊球控制封装高度的器件封装结构及制造方法 Pending CN104064531A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410293000.5A CN104064531A (zh) 2014-06-25 2014-06-25 一种焊球控制封装高度的器件封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410293000.5A CN104064531A (zh) 2014-06-25 2014-06-25 一种焊球控制封装高度的器件封装结构及制造方法

Publications (1)

Publication Number Publication Date
CN104064531A true CN104064531A (zh) 2014-09-24

Family

ID=51552178

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410293000.5A Pending CN104064531A (zh) 2014-06-25 2014-06-25 一种焊球控制封装高度的器件封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN104064531A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221521A (zh) * 2016-03-21 2017-09-29 台湾积体电路制造股份有限公司 半导体封装

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125568A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
US20110204494A1 (en) * 2010-02-23 2011-08-25 Chi Heejo Integrated circuit packaging system with shield and method of manufacture thereof
CN102456584A (zh) * 2010-11-02 2012-05-16 新科金朋有限公司 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN103681468A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 在Fo-WLCSP中形成双面互连结构的半导体器件和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040125568A1 (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Engineering, Inc. Thermal enhance package and manufacturing method thereof
CN1808692A (zh) * 2004-12-22 2006-07-26 国家淀粉及化学投资控股公司 热熔性底部填充胶组合物及其涂覆方法
US20110204494A1 (en) * 2010-02-23 2011-08-25 Chi Heejo Integrated circuit packaging system with shield and method of manufacture thereof
CN102456584A (zh) * 2010-11-02 2012-05-16 新科金朋有限公司 在半导体小片和互连结构周围形成可穿透膜包封料的半导体器件和方法
CN102623359A (zh) * 2012-04-17 2012-08-01 日月光半导体制造股份有限公司 半导体封装结构及其制造方法
CN103681468A (zh) * 2012-09-14 2014-03-26 新科金朋有限公司 在Fo-WLCSP中形成双面互连结构的半导体器件和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221521A (zh) * 2016-03-21 2017-09-29 台湾积体电路制造股份有限公司 半导体封装
US11171016B2 (en) 2016-03-21 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing process thereof

Similar Documents

Publication Publication Date Title
CN103943764A (zh) 模压一体化封装led光源的成型模具及成型方法
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN104241217A (zh) 一种芯片背面裸露的扇出型封装结构及制造方法
CN202871783U (zh) 一种芯片嵌入式堆叠圆片级封装结构
CN104241144A (zh) 一种芯片塑封结构的制造方法
CN105489509A (zh) 应用钢网印刷技术优化点胶工艺的光学传感芯片封装方法
TWM505698U (zh) 塑封預模內空封裝之結構改良
CN103700596A (zh) 减少模封胶体内气泡的压缩模封方法与装置
CN202275714U (zh) 陶瓷电容器
CN104064531A (zh) 一种焊球控制封装高度的器件封装结构及制造方法
CN104064532A (zh) 一种带有散热结构的器件封装结构及制造方法
CN102097340A (zh) 用cob灌胶封装制作smd的方法
CN204361107U (zh) 光电传感器封装结构
CN104241216A (zh) 一种封装高度可控的扇出型封装结构及制造方法
CN203839411U (zh) 模压一体化封装led光源的成型模具
CN103811359B (zh) 半导体封装件的制法
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN104465548A (zh) 一种三维柔性封装结构及其注塑成型方法
CN103779306B (zh) 一种封装结构、封装方法及在封装方法中使用的模板
CN101976662B (zh) 一种无基板的输出端扇出型倒装芯片封装结构
CN203826369U (zh) 一种半导体引线框架
CN206460951U (zh) 一种芯片封装结构
CN104241499A (zh) 一种倒装芯片塑封结构及制造方法
CN207800552U (zh) 一种模块化可更换的集成电路封装模具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140924