CN202871783U - 一种芯片嵌入式堆叠圆片级封装结构 - Google Patents

一种芯片嵌入式堆叠圆片级封装结构 Download PDF

Info

Publication number
CN202871783U
CN202871783U CN201220437884.3U CN201220437884U CN202871783U CN 202871783 U CN202871783 U CN 202871783U CN 201220437884 U CN201220437884 U CN 201220437884U CN 202871783 U CN202871783 U CN 202871783U
Authority
CN
China
Prior art keywords
chip
metal
metal electrode
electrode
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201220437884.3U
Other languages
English (en)
Inventor
张黎
赖志明
陈栋
陈锦辉
徐虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201220437884.3U priority Critical patent/CN202871783U/zh
Application granted granted Critical
Publication of CN202871783U publication Critical patent/CN202871783U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种芯片嵌入式堆叠圆片级封装结构，属于半导体芯片封装技术领域。它包括IC芯片Ⅰ（1）、IC芯片Ⅱ（2）、金属微结构（3）、高密度布线层（4）、硅腔体（5）、填充料（6）、保护层（7）、金属柱（8）和焊球凸点（9），所述芯片I（1）与芯片II（2）面对面设置在高密度布线层（4）的上下侧，所述芯片（1）扣置于型腔（51）内并与高密度布线层（4）键合，所述保护层（7）包覆IC芯片Ⅱ（2）和金属柱（8），封装体内电信号通过电极（43）和金属柱（8）传导至封装体外。本实用新型的封装成本低、封装结构支撑强度高、封装良率高、实现多个芯片在三维空间面对面叠加排布，适用于半导体的薄型封装。

Description

一种芯片嵌入式堆叠圆片级封装结构
技术领域
本实用新型涉及一种芯片嵌入式堆叠圆片级封装结构，属于半导体芯片封装技术领域。 
背景技术
在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。 
随着电子产品向更薄、更轻、更高引脚密度、更低成本方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求，一种新的封装技术——圆片级封装技术的出现为封装行业向低成本封装发展提供了契机。传统多芯片封装技术中，芯片与芯片之间的对话通过基板实现，即芯片信号传输必须在基板上传输一圈才能到达另外的一个芯片，甚至需要到印刷电路板上传输才能实现信号的交流，这大大损失了信号的传输速度和增加了封装模块的功率消耗，与提倡绿色能源的现代社会理念矛盾。 
多芯片圆片级封装方法，其将多个芯片通过重构圆片和圆片级再布线的方式，实现多芯片结构封装，最终切割成单颗封装体。但其仍存在如下不足： 
1）、目前的圆片级封装多采用单芯片，实现的芯片数量和封装体功能受到限制；
2）、目前的扇出型圆片级封装中，芯片外面包覆塑封料，塑封料为环氧类树脂材料，其强度偏低，使封装结构的支撑强度不够，在薄型封装中难以应用；
3）、目前的扇出型圆片级封装中，由于重构晶圆热膨胀系数较硅片大很多，封装工艺过程中产品翘曲较大，设备可加工能力较低，产品封装良率损失较大；
4）、目前的扇出型圆片级封装中，为满足低的热膨胀系数，所使用的塑封料如环氧类树脂材料较为昂贵，不利于产品的低成本化。
发明内容
本实用新型的目的在于克服上述不足，提供一种封装成本低、封装结构支撑强度高、封装良率高、实现多个芯片在三维空间面对面叠加排布、适用于半导体的薄型封装的圆片级封装结构。 
本实用新型的目的是这样实现的：一种芯片嵌入式堆叠圆片级封装结构，它包括带有芯片电极Ⅰ的IC芯片Ⅰ、带有芯片电极Ⅱ的IC芯片Ⅱ、金属微结构、高密度布线层、硅腔体和焊球凸点，所述金属微结构包括金属微柱和设置在金属微柱顶部的金属微凸点，所述高密度布线层包括介电层和设置在介电层内部的再布线金属走线，所述硅腔体的正面设有型腔。 
所述再布线金属走线的上下端设置有金属电极，所述金属电极包括金属电极Ⅰ、金属电极Ⅱ和金属电极Ⅲ，所述金属电极Ⅰ设置在再布线金属走线的上端，金属电极Ⅱ和金属电极Ⅲ设置在再布线金属走线的下端； 
所述硅腔体设置在高密度布线层的上表面，所述IC芯片Ⅰ正面朝向高密度布线层设置在型腔内，所述IC芯片Ⅰ的芯片电极Ⅰ通过金属微结构与金属电极Ⅰ的上端面连接， 
所述IC芯片Ⅱ设置在高密度布线层的下表面，芯片电极Ⅱ通过金属微结构与金属电极Ⅱ的下端面连接，所述金属电极Ⅲ的下端面设置金属柱；
所述高密度布线层的背面设置保护层，所述保护层包覆IC芯片Ⅱ和金属柱，保护层的下表面设置焊球凸点端之金属电极，所述焊球凸点端之金属电极与金属电极Ⅲ通过金属柱连接，所述焊球凸点与焊球凸点端之金属电极的下端面连接。
所述芯片I与芯片II面对面设置在高密度布线层的上下侧。 
所述硅腔体与高密度布线层之间设有键合层，硅腔体与高密度布线层通过键合层连接。 
所述金属柱的高度高于芯片II的高度。 
所述金属电极Ⅲ和金属柱设置在IC芯片Ⅱ的外围，金属电极Ⅲ和金属柱均成阵列排布。 
所述封装结构还包括填充料。 
所述填充料设置在金属微结构与金属微结构之间以及金属微结构的外围空间。 
本实用新型的有益效果是：
本实用新型的特点是将多个芯片在三维空间实现多个芯片的面对面的叠加排布，最大限度的减小了信号传输的路线，同时降低了封装体积。
在芯片的外层不仅包覆有由包封树脂形成的包封料层，而且还有一带有型腔的硅腔体，包覆有包封树脂的芯片扣置在型腔内，质地坚硬的硅腔体给多芯片结构一牢固的支撑，有利于圆片级封装中的薄型封装的推进。 
硅腔体取代原有结构的包封树脂，克服了传统圆片级多芯片封装结构在封装工艺中由于重构圆片产生的翘曲，提高了产品的良率。 
同时，低热膨胀系数的硅取代较为昂贵的包封树脂，有利于降低产品生产成本，适合现代产业的发展需求。 
附图说明
图1为本实用新型一种芯片嵌入式堆叠圆片级封装结构的示意图。 
图2～图25为本实用新型一种芯片嵌入式堆叠圆片级封装方法的示意图。 
图中： 
载体圆片T1
IC芯片Ⅰ1
IC圆片A101
芯片电极Ⅰ11
IC芯片Ⅱ2
IC圆片B102
芯片电极Ⅱ21
金属微结构3
金属柱31
金属微凸点32
高密度布线层4
介电层41
再布线金属走线42
金属电极43
金属电极Ⅰ431
金属电极Ⅱ432
金属电极Ⅲ433
硅圆片T2
硅腔体5
型腔51
包封料层52
键合层53
填充料6
保护层7
盲孔71
金属柱8
焊球凸点9
焊球凸点端之金属电极91。
具体实施方式
参见图1，本实用新型一种芯片嵌入式堆叠圆片级封装结构，所述封装结构包括带有芯片电极Ⅰ11的IC芯片Ⅰ1、带有芯片电极Ⅱ21的IC芯片Ⅱ2、金属微结构3、高密度布线层4、硅腔体5、填充料6、保护层7、金属柱8和焊球凸点9。所述金属微结构3包括金属微柱31和设置在金属微柱31顶部的金属微凸点32。所述高密度布线层4包括介电层41和设置在介电层41内部的再布线金属走线42。所述硅腔体5的正面设有梯形型腔51。 
所述再布线金属走线42的上下端设置有金属电极43，所述金属电极43包括金属电极Ⅰ431、金属电极Ⅱ432和金属电极Ⅲ433，所述金属电极Ⅰ431设置在再布线金属走线42的上端，金属电极Ⅱ432和金属电极Ⅲ433设置在再布线金属走线42的下端； 
所述硅腔体5设置在高密度布线层4的上表面，所述硅腔体5与高密度布线层4之间设有键合层53，硅腔体5与高密度布线层4通过键合层53连接。所述IC芯片Ⅰ1正面朝向高密度布线层4设置在型腔51内，所述IC芯片Ⅰ1的芯片电极Ⅰ11通过金属微结构3与金属电极Ⅰ431的上端面连接；所述IC芯片Ⅱ2设置在高密度布线层4的下表面，芯片电极Ⅱ21通过金属微结构3与金属电极Ⅱ432的下端面连接。所述金属微结构3与金属微结构3之间以及金属微结构3的外围空间填满填充料6。从而形成芯片I1与芯片II2面对面设置在高密度布线层4的上下侧的芯片嵌入式堆叠结构，硅腔体5为芯片嵌入式堆叠圆片级封装结构的支撑体。
所述金属电极Ⅲ433的下端面设置金属柱8。所述金属电极Ⅲ433和金属柱8设置在IC芯片Ⅱ2的外围，金属电极Ⅲ433和金属柱8均成阵列排布。所述金属柱8的材质为铜，其高度高于芯片II2的高度。 
所述高密度布线层4的背面设置保护层7，所述保护层7为树脂材料，其包覆IC芯片Ⅱ2和金属柱8。保护层7的下表面设置焊球凸点端之金属电极91，所述焊球凸点端之金属电极91与金属电极Ⅲ433通过金属柱8连接，所述焊球凸点9与焊球凸点端之金属电极91的下端面连接。 
本实用新型一种芯片嵌入式堆叠圆片级封装结构的封装方法，包括以下工艺过程： 
步骤一、准备载体圆片T1。如图2所示。
步骤二、利用电镀、化学镀或溅射的方式在载体圆片T1上实现介电层41及其内部的金属电极Ⅰ431、单层或多层再布线金属走线42、金属电极Ⅱ432、金属电极Ⅲ433，形成高密度布线层4。如图3所示。 
步骤三、取带有芯片电极11的IC圆片A101。如图4所示。 
步骤四、在芯片电极Ⅰ11上通过溅射、光刻、电镀等工艺实现金属微柱31和金属微柱31顶端的金属微凸点32，并形成金属微结构3阵列。如图5、图6所示。 
步骤五、将上述IC圆片A101减薄并切割成单颗的IC芯片Ⅰ1。如图7、图8所示。 
步骤六、将上述IC芯片Ⅰ1通过金属微结构3倒装在步骤二的金属电极Ⅰ431上，所述倒装方法包括倒装回流工艺或直接热压倒装工艺。如图9所示。 
步骤七、用填充料6对上述封装结构的金属微结构3和金属微结构3之间以及金属微结构3的外围进行填充，形成带有IC芯片Ⅰ1的封装体。如图10所示。 
步骤八、取硅圆片T2，在硅圆片T2上用光学掩膜、刻蚀等方法完成下凹的梯形型腔51，形成带有型腔51的硅腔体5。所述刻蚀方法包括干法刻蚀或湿法刻蚀。如图11、图12所示。 
步骤九、在上述硅腔体5的上表面覆盖键合层53，在型腔51中点上液体包封胶，形成包封料层52。如图13所示。 
步骤十、将步骤八的带有IC芯片Ⅰ1的封装体翻转180度与上述带有型腔51的硅腔体5键合，所述硅腔体5将IC芯片Ⅰ1扣置在型腔51内，挤压包封料层52和键合层53，加热，使包封料层52和键合层53固化成形。如图14所示。 
步骤十一、通过减薄刻蚀的方法去除载体圆片T1。如图15所示。 
步骤十二、取IC圆片B102，重复步骤四、步骤五，形成带有芯片电极Ⅱ21的单颗的IC芯片Ⅱ2。如图16、图17所示。 
步骤十三、将上述步骤中的IC芯片Ⅱ2通过金属微结构3倒装在步骤十一的金属电极Ⅱ432上，所述倒装方法包括倒装回流工艺或直接热压倒装工艺。如图18所示。 
步骤十四、对上述封装结构用填充料6对金属微结构3和金属微结构3之间以及金属微结构3的外围进行填充。如图19所示。 
步骤十五、通过包封或印刷方式形成保护层7，并对保护层7进行平坦化处理，所述平坦化处理包括减薄方式和/或整平方式。如图20所示。 
步骤十六、保护层7上在金属电极Ⅲ433部位利用激光的方式形成盲孔71，所述盲孔71贯通保护层7直达金属电极Ⅲ433的表面。如图21所示。 
步骤十七、利用溅射、电镀、刻蚀的方式对盲孔71进行金属填充，形成金属柱8，并进行平坦化处理，所述平坦化处理包括减薄方式和/或整平方式。如图22所示。 
步骤十八、利用再布线工艺实现金属柱8顶端的焊球凸点端之金属电极91的阵列排布。如图23所示。 
步骤十九、在上述封装体的焊球凸点端之金属电极91上植球回流，形成焊球凸点7阵列。如图24所示。 
步骤二十、对上述重构的圆片进行减薄、切割，形成单颗的芯片嵌入式堆叠圆片级封装结构。如图25所示。 

Claims (7)

1.一种芯片嵌入式堆叠圆片级封装结构，所述封装结构包括带有芯片电极Ⅰ（11）的IC芯片Ⅰ（1）、带有芯片电极Ⅱ（21）的IC芯片Ⅱ（2）、金属微结构（3）、高密度布线层（4）、硅腔体（5）和焊球凸点（9），所述金属微结构（3）包括金属微柱（31）和设置在金属微柱（31）顶部的金属微凸点（32），所述高密度布线层（4）包括介电层（41）和设置在介电层（41）内部的再布线金属走线（42），所述硅腔体（5）的正面设有型腔（51），
其特征在于：所述再布线金属走线（42）的上下端设置有金属电极（43），所述金属电极（43）包括金属电极Ⅰ（431）、金属电极Ⅱ（432）和金属电极Ⅲ（433），所述金属电极Ⅰ（431）设置在再布线金属走线（42）的上端，金属电极Ⅱ（432）和金属电极Ⅲ（433）设置在再布线金属走线（42）的下端；
所述硅腔体（5）设置在高密度布线层（4）的上表面，所述IC芯片Ⅰ（1）正面朝向高密度布线层（4）设置在型腔（51）内，所述IC芯片Ⅰ（1）的芯片电极Ⅰ（11）通过金属微结构（3）与金属电极Ⅰ（431）的上端面连接， 
所述IC芯片Ⅱ（2）设置在高密度布线层（4）的下表面，芯片电极Ⅱ（21）通过金属微结构（3）与金属电极Ⅱ（432）的下端面连接，所述金属电极Ⅲ（433）的下端面设置金属柱（8）；
所述高密度布线层（4）的背面设置保护层（7），所述保护层（7）包覆IC芯片Ⅱ（2）和金属柱（8），保护层（7）的下表面设置焊球凸点端之金属电极（91），所述焊球凸点端之金属电极（91）与金属电极Ⅲ（433）通过金属柱（8）连接，所述焊球凸点（9）与焊球凸点端之金属电极（91）的下端面连接。
2.根据权利要求1所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：所述芯片I（1）与芯片II（2）面对面设置在高密度布线层（4）的上下侧。
3.根据权利要求1所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：所述硅腔体（5）与高密度布线层（4）之间设有键合层（53），硅腔体（5）与高密度布线层（4）通过键合层（53）连接。
4.根据权利要求1所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：所述金属柱（8）的高度高于芯片II（2）的高度。
5.根据权利要求1所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：所述金属电极Ⅲ（433）和金属柱（8）设置在IC芯片Ⅱ（2）的外围，金属电极Ⅲ（433）和金属柱（8）均成阵列排布。
6.根据权利要求1至5中任一项所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：还包括填充料（6）。
7.根据权利要求6所述的一种芯片嵌入式堆叠圆片级封装结构，其特征在于：所述填充料（6）设置在金属微结构（3）与金属微结构（3）之间以及金属微结构（3）的外围空间。
CN201220437884.3U 2012-08-31 2012-08-31 一种芯片嵌入式堆叠圆片级封装结构 Expired - Lifetime CN202871783U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201220437884.3U CN202871783U (zh) 2012-08-31 2012-08-31 一种芯片嵌入式堆叠圆片级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201220437884.3U CN202871783U (zh) 2012-08-31 2012-08-31 一种芯片嵌入式堆叠圆片级封装结构

Publications (1)

Publication Number Publication Date
CN202871783U true CN202871783U (zh) 2013-04-10

Family

ID=48038476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201220437884.3U Expired - Lifetime CN202871783U (zh) 2012-08-31 2012-08-31 一种芯片嵌入式堆叠圆片级封装结构

Country Status (1)

Country Link
CN (1) CN202871783U (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
WO2017128567A1 (zh) * 2016-01-26 2017-08-03 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN107706172A (zh) * 2017-08-22 2018-02-16 中国电子科技集团公司第五十八研究所 多层布线的晶圆级三维封装结构
CN107851588A (zh) * 2015-07-29 2018-03-27 高通股份有限公司 包括多个管芯的堆叠式封装(pop)结构
CN116504753A (zh) * 2023-06-26 2023-07-28 湖北芯研投资合伙企业(有限合伙) 逻辑电路与后道互连电路混合键合的三维集成结构及工艺

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489792A (zh) * 2013-08-06 2014-01-01 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN103489792B (zh) * 2013-08-06 2016-02-03 江苏长电科技股份有限公司 先封后蚀三维系统级芯片倒装封装结构及工艺方法
CN104600039A (zh) * 2014-12-26 2015-05-06 南通富士通微电子股份有限公司 双面互联扇出工艺
CN104600039B (zh) * 2014-12-26 2018-01-16 通富微电子股份有限公司 双面互联扇出工艺
CN107851588A (zh) * 2015-07-29 2018-03-27 高通股份有限公司 包括多个管芯的堆叠式封装(pop)结构
CN107851588B (zh) * 2015-07-29 2020-10-16 高通股份有限公司 包括多个管芯的堆叠式封装(pop)结构
WO2017128567A1 (zh) * 2016-01-26 2017-08-03 中芯长电半导体（江阴）有限公司 双面扇出型晶圆级封装方法及封装结构
CN107706172A (zh) * 2017-08-22 2018-02-16 中国电子科技集团公司第五十八研究所 多层布线的晶圆级三维封装结构
CN116504753A (zh) * 2023-06-26 2023-07-28 湖北芯研投资合伙企业(有限合伙) 逻辑电路与后道互连电路混合键合的三维集成结构及工艺
CN116504753B (zh) * 2023-06-26 2023-09-26 湖北芯研投资合伙企业(有限合伙) 逻辑电路与后道互连电路混合键合的三维集成结构及工艺

Similar Documents

Publication Publication Date Title
CN202839599U (zh) 一种芯片嵌入式三维圆片级封装结构
CN202871783U (zh) 一种芯片嵌入式堆叠圆片级封装结构
US7863755B2 (en) Package-on-package system with via Z-interconnections
US20160086930A1 (en) Fan-out wafer level package containing back-to-back embedded microelectronic components and assembly method therefor
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
CN102832331B (zh) 一种圆片级led封装方法
CN108091642A (zh) 半导体封装和半导体工艺
KR20060134786A (ko) 반도체 패키지
CN102064159B (zh) 一种多模块封装组件
CN101604638A (zh) 圆片级扇出芯片封装方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN202905686U (zh) 一种多芯片圆片级封装结构
CN205039151U (zh) 一种堆叠型芯片封装结构
CN116130436B (zh) 集成多孔微流道散热结构阵列的封装结构及其制备方法
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
CN103219324A (zh) 堆叠式半导体芯片封装结构及工艺
CN104016296B (zh) 一种封装结构和该封装结构的封装方法
CN212303661U (zh) 小型化高密度高效三维系统级封装电路
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN202434509U (zh) 堆叠式半导体芯片封装结构
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
CN204088305U (zh) 新型高密度可堆叠封装结构
CN216928550U (zh) 一种高散热混合存储的封装结构
US8736076B2 (en) Multi-chip stacking of integrated circuit devices using partial device overlap

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130410