CN202905686U - 一种多芯片圆片级封装结构 - Google Patents

一种多芯片圆片级封装结构 Download PDF

Info

Publication number
CN202905686U
CN202905686U CN 201220372232 CN201220372232U CN202905686U CN 202905686 U CN202905686 U CN 202905686U CN 201220372232 CN201220372232 CN 201220372232 CN 201220372232 U CN201220372232 U CN 201220372232U CN 202905686 U CN202905686 U CN 202905686U
Authority
CN
China
Prior art keywords
chip
metal
electrode
silicon
metal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220372232
Other languages
English (en)
Inventor
张黎
赖志明
陈栋
陈锦辉
徐虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN 201220372232 priority Critical patent/CN202905686U/zh
Application granted granted Critical
Publication of CN202905686U publication Critical patent/CN202905686U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

本实用新型涉及一种多芯片圆片级封装结构，属半导体芯片封装技术领域。它包括IC芯片Ⅰ（1）、IC芯片Ⅱ（2）、金属微结构（3）、高密度布线层（4）、硅腔体（5）、键合层（6）、焊球凸点（7）和填充料（8），IC芯片Ⅰ（1）和IC芯片Ⅱ（2）均包括一个或一个以上同质芯片或异质芯片，且分别倒装在高密度布线层（4）的上下表面，且面对面排列，IC芯片Ⅰ和IC芯片Ⅱ扣置在硅腔（511）内，所述高密度布线层（4）与硅腔体（5）通过键合层（6）键合，其中倒装方法包括倒装回流工艺或直接热压倒装工艺。本实用新型的封装成本低、封装结构支撑强度牢固、封装良率高、实现多个芯片在三维空间排布，适用于多芯片圆片级薄型封装的推进。

Description

一种多芯片圆片级封装结构
技术领域
本实用新型涉及一种多芯片圆片级封装结构，属于半导体芯片封装技术领域。 
背景技术
在当前的半导体行业中，电子封装已经成为行业发展的一个重要方面。几十年的封装技术的发展，使高密度、小尺寸的封装要求成为封装的主流方向。 
随着电子产品向更薄、更轻、更高引脚密度、更低成本方面发展，采用单颗芯片封装技术已经逐渐无法满足产业需求，一种新的封装技术——圆片级封装技术的出现为封装行业向低成本封装发展提供了契机。传统多芯片封装技术中，芯片与芯片之间的对话通过基板实现，即芯片信号传输必须在基板上传输一圈才能到达另外的一个芯片，甚至需要到印刷电路板上传输实现信号的交流，这大大损失了信号的传输速度和增加了封装模块的功率消耗，与提倡绿色能源的现代社会理念矛盾。 
多芯片圆片级封装方法，其通过将多个芯片通过重构圆片和圆片级再布线的方式，实现多芯片结构封装，最终切割成单颗封装体。但其仍存在如下不足： 
1）、目前的多芯片圆片级封装多采用二维平面排布模式，实现的芯片数量和封装体积受到限制；
2）、芯片外面包覆塑封料，塑封料为环氧类树脂材料，其强度偏低，使封装结构的支撑强度不够，在薄型封装中难以应用；
3）、现有结构在封装工艺中由于重构晶圆热膨胀系数较硅片大很多，工艺过程中，产品翘曲较大，设备可加工能力较低，产品良率损失较大；
4）、现有工艺为满足低的热膨胀系数，所使用的塑封料如环氧类树脂材料较为昂贵，不利于产品的低成本化。
发明内容
本实用新型的目的在于克服上述不足，提供一种封装成本低、封装结构支撑强度高、封装良率高、实现多个芯片在三维空间面对面排布、适用于薄型封装的芯片圆片级封装结构。 
本实用新型的目的是这样实现的：一种多芯片圆片级封装结构，所述封装结构包括带有芯片电极Ⅰ的IC芯片Ⅰ、带有芯片电极Ⅱ的IC芯片Ⅱ、金属微结构、高密度布线层、硅腔体、键合层、焊球凸点和填充料，所述金属微结构包括金属柱和设置在金属柱顶部的金属微凸点，所述高密度布线层包括介电层和设置在介电层内部的再布线金属走线，所述硅腔体包括硅本体，所述硅本体正面设有硅腔， 
所述再布线金属走线的上下端设置有金属电极，所述金属电极包括金属电极Ⅰ、金属电极Ⅱ和金属电极Ⅲ，所述金属电极Ⅰ设置在再布线金属走线的上端，金属电极Ⅱ和金属电极Ⅲ设置在再布线金属走线的下端；
所述IC芯片Ⅰ和IC芯片Ⅱ分别通过金属微结构设置在高密度布线层的上表面和下表面，且面对面排列，所述IC芯片Ⅰ扣置在硅腔内，所述IC芯片Ⅰ与IC芯片Ⅱ为同质芯片或异质芯片，IC芯片Ⅰ包括一个或一个以上同质芯片或异质芯片，IC芯片Ⅱ包括一个或一个以上同质芯片或异质芯片，所述高密度布线层与硅腔体通过键合层键合，所述填充料设置在芯片、高密度布线层和硅腔之间的空间；
所述焊球凸点与金属电极Ⅲ的下端面连接。
所述芯片电极Ⅰ通过金属微结构与金属电极Ⅰ的上端面连接，所述芯片电极Ⅱ通过金属微结构与金属电极Ⅱ的下端面连接。 
本实用新型的有益效果是： 
本实用新型的特点是多个芯片不仅可以在二维平面布局，在三维空间也可以实现多个芯片的面对面的排布，最大限度的减小了信号传输的路线，同时降低了封装体积。
在芯片的外层不仅包覆有由包封树脂形成的包封料层，而且还有一带有硅腔的硅腔体，包覆有包封树脂的芯片扣置在硅腔内，质地坚硬的硅腔体给多芯片结构一牢固的支撑，有利于圆片级封装中的薄型封装的推进。 
硅腔体取代原有结构的包封树脂，克服了传统多芯片圆片级封装结构在封装工艺中由于重构圆片产生的翘曲，提高了产品的良率。 
同时，低热膨胀系数的硅取代较为昂贵的包封树脂，有利于降低产品生产成本，适合现代产业的发展需求。 
附图说明
图1为本实用新型一种多芯片圆片级封装结构的示意图。 
图2～图22为图1的多芯片圆片级封装结构的封装方法的示意图。 
图中： 
IC芯片Ⅰ1
IC圆片A1011
IC芯片Ⅰa1101
IC圆片A2012
IC芯片Ⅰa2102
IC芯片Ⅱ2
IC圆片B1021
IC芯片Ⅱb1201
IC圆片B2022
IC芯片Ⅱb2202
芯片电极Ⅰ11
芯片电极Ⅱ21
金属微结构3
金属柱31
金属微凸点32
高密度布线层4
介电层41
再布线金属走线42
金属电极43
金属电极Ⅰ431
金属电极Ⅱ432
金属电极Ⅱ423
硅腔体5
硅本体51
硅腔511
包封料层52
键合层6
焊球凸点7
填充料8
载体圆片9
具体实施方式
参见图1, 本实用新型一种多芯片圆片级封装结构，它包括带有芯片电极Ⅰ11的IC芯片Ⅰ1、带有芯片电极Ⅱ21的IC芯片Ⅱ2、金属微结构3、高密度布线层4、硅腔体5、键合层6、焊球凸点7和填充料8。所述IC芯片Ⅰ1与IC芯片Ⅱ2为同质芯片或异质芯片。所述金属微结构3包括金属柱31和设置在金属柱31顶部的金属微凸点32。所述高密度布线层4包括介电层41和设置在介电层41内部的再布线金属走线42。所述硅腔体5包括硅本体51，所述硅本体51正面设有硅腔511。 
所述再布线金属走线42的上下端设置有金属电极43，所述金属电极43包括金属电极Ⅰ431、金属电极Ⅱ432和金属电极Ⅲ433，所述金属电极Ⅰ431设置在再布线金属走线42的上端，金属电极Ⅱ432和金属电极Ⅲ433设置在再布线金属走线42的下端。 
所述IC芯片Ⅰ1和IC芯片Ⅱ2分别通过金属微结构3设置在高密度布线层4的上表面和下表面，芯片电极Ⅰ11通过金属微结构3与金属电极Ⅰ431的上端面连接，芯片电极Ⅱ21通过金属微结构3与金属电极Ⅱ432的下端面连接。所述IC芯片Ⅰ1包括一个或一个以上同质芯片或异质芯片，所述IC芯片Ⅱ2包括一个或一个以上同质芯片或异质芯片。所述IC芯片Ⅰ1扣置在硅腔511内。所述填充料8设置在金属微结构3与金属微结构3之间以及金属微结构3的外围空间，充满芯片1、高密度布线层4和硅腔511之间的空间。 
所述高密度布线层4与硅腔体5通过键合层6键合。 
所述焊球凸点7与金属电极Ⅲ433的下端面连接。 
所述数个IC芯片Ⅰ1与数个IC芯片Ⅱ2在高密度布线层4的上下表面面对面排列。 
实施例中，所述IC芯片Ⅰ1包括IC芯片Ⅰa1101和IC芯片Ⅰa2102。 IC芯片Ⅰa1101和IC芯片Ⅰa2102为同质芯片或异质芯片。IC芯片Ⅰa1101和IC芯片Ⅰa2102设置在高密度布线层4的上表面，均扣置在硅腔511内。 
IC芯片Ⅱ2包括IC芯片Ⅱb1201和IC芯片Ⅱb2202，IC芯片Ⅱb1201和IC芯片Ⅱb2202为同质芯片或异质芯片。IC芯片Ⅱb1201和IC芯片Ⅱb2202设置在高密度布线层4的下表面。IC芯片Ⅰa1101、IC芯片Ⅰa2102与IC芯片Ⅱb1201、IC芯片Ⅱb2202面对面排列。 
本实用新型一种多芯片圆片级封装结构包括以下工艺过程： 
步骤一、准备载体圆片9。如图2。
步骤二、在载体圆片9的上表面覆盖介电层41，所述介电层41为具有光刻特征的树脂，通过电镀、化学镀或溅射的方式在所述介电层上实现金属电极Ⅰ431、单层或多层再布线金属走线42和金属电极Ⅱ432、金属电极Ⅲ433，所述金属电极Ⅰ431、再布线金属走线42、金属电极Ⅱ432、金属电极Ⅲ433均为单层或多层金属，所述单层或多层金属为金属铜、钛/铜、钛钨/铜、铝/镍/金或铝/镍/钯/金。如图3。 
步骤三、取带有芯片电极Ⅰ11的IC圆片A1011。如图4。 
步骤四、在芯片电极Ⅰ11上通过溅射、光刻、电镀等工艺实现金属柱31和金属柱31顶端的金属微凸点32，并形成金属微结构3阵列。所述金属柱31的材料为铜或铜/镍复合层，所述金属微凸点32为锡或锡合金。如图5、图6、图7。 
步骤五、将上述IC圆片A1011减薄并切割成单颗的IC芯片Ⅰa1101。如图8。 
步骤六、取带有芯片电极Ⅰ11的IC圆片A2012,重复步骤四、步骤五，形成带有芯片电极Ⅰ11的单颗的IC芯片Ⅰa2102。如图9。 
步骤七、将上述IC芯片Ⅰa1101和IC芯片Ⅰa2102通过金属微结构3倒装在步骤二的金属电极Ⅰ431上。所述倒装方法包括倒装回流工艺或直接热压倒装工艺。如图10。 
步骤八、用填充料8对上述封装结构的金属微结构3和金属微结构3之间以及金属微结构3的外围进行填充，形成带有IC芯片Ⅰ1的封装体。如图11。 
步骤九、取硅圆片，在硅本体51上用光学掩膜、刻蚀等方法完成下凹的硅腔511，所述硅腔511的纵切面为梯形、长方形或正方形,形成带有硅腔511的硅腔体5。所述硅腔511刻蚀方法包括干法刻蚀或湿法刻蚀。如图12、图13。 
步骤十、在上述硅本体51的上表面覆盖键合层6，在硅腔511中点上液体包封胶，形成包封料层52。如图14。 
步骤十一、将步骤八的带有IC芯片Ⅰ1的封装体翻转180度与上述带有硅腔511的硅腔体5键合，所述硅腔体5将IC芯片Ⅰ1扣置在硅腔511内，挤压包封料层52和键合层6，加热，使包封料层52和键合层6固化成形。如图15。 
步骤十二、通过减薄刻蚀的方法去除载体圆片9。如图16。 
步骤十三、取IC圆片B1021和IC圆片B2022，重复步骤四、步骤五，形成带有芯片电极Ⅱ21的单颗的IC芯片Ⅱb1201和IC芯片Ⅱb2202。如图17、图18。 
步骤十四、将上述步骤中的IC芯片Ⅱb1201和IC芯片Ⅱb2202通过金属微结构3倒装在步骤十一的金属电极Ⅰ422上。所述倒装方法包括倒装回流工艺或直接热压倒装工艺。如图19。 
步骤十五、对上述封装结构用填充料8对金属微结构3和金属微结构3之间以及金属微结构3的外围进行填充，形成带有多芯片的封装体。如图20。 
步骤十六、在上述封装体的金属电极Ⅲ433上植球回流，形成焊球凸点7阵列。如图21。 
步骤十七、对上述重构的圆片进行减薄、切割，形成单颗的多芯片圆片级封装结构。如图22。 

Claims (2)

1.一种多芯片圆片级封装结构，其特征在于：所述封装结构包括带有芯片电极Ⅰ（11）的IC芯片Ⅰ（1）、带有芯片电极Ⅱ（21）的IC芯片Ⅱ（2）、金属微结构（3）、高密度布线层（4）、硅腔体（5）、键合层（6）、焊球凸点（7）和填充料（8），所述金属微结构（3）包括金属柱（31）和设置在金属柱（31）顶部的金属微凸点（32），所述高密度布线层（4）包括介电层（41）和设置在介电层（41）内部的再布线金属走线（42），所述硅腔体（5）包括硅本体（51），所述硅本体（51）正面设有硅腔（511），
所述再布线金属走线（42）的上下端设置有金属电极（43），所述金属电极（43）包括金属电极Ⅰ（431）、金属电极Ⅱ（432）和金属电极Ⅲ（433），所述金属电极Ⅰ（431）设置在再布线金属走线（42）的上端，金属电极Ⅱ（432）和金属电极Ⅲ（433）设置在再布线金属走线（42）的下端；
所述IC芯片Ⅰ和IC芯片Ⅱ分别通过金属微结构（3）设置在高密度布线层（4）的上表面和下表面，且面对面排列，所述IC芯片Ⅰ扣置在硅腔（511）内，所述IC芯片Ⅰ与IC芯片Ⅱ为同质芯片或异质芯片，IC芯片Ⅰ包括一个或一个以上同质芯片或异质芯片，IC芯片Ⅱ包括一个或一个以上同质芯片或异质芯片，所述高密度布线层（4）与硅腔体（5）通过键合层（6）键合，所述填充料（8）设置在芯片（1）、高密度布线层（4）和硅腔（511）之间的空间；
所述焊球凸点（7）与金属电极Ⅲ（433）的下端面连接。
2.根据权利要求1所述的一种多芯片圆片级封装结构，其特征在于：所述芯片电极Ⅰ（11）通过金属微结构（3）与金属电极Ⅰ（431）的上端面连接，所述芯片电极Ⅱ（21）通过金属微结构（3）与金属电极Ⅱ（432）的下端面连接。
CN 201220372232 2012-07-30 2012-07-30 一种多芯片圆片级封装结构 Expired - Lifetime CN202905686U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220372232 CN202905686U (zh) 2012-07-30 2012-07-30 一种多芯片圆片级封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220372232 CN202905686U (zh) 2012-07-30 2012-07-30 一种多芯片圆片级封装结构

Publications (1)

Publication Number Publication Date
CN202905686U true CN202905686U (zh) 2013-04-24

Family

ID=48126320

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220372232 Expired - Lifetime CN202905686U (zh) 2012-07-30 2012-07-30 一种多芯片圆片级封装结构

Country Status (1)

Country Link
CN (1) CN202905686U (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489855A (zh) * 2013-09-30 2014-01-01 南通富士通微电子股份有限公司 晶圆封装结构
CN104576417A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 封装结构和封装方法
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
CN104037133B (zh) * 2014-06-26 2017-01-11 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489855A (zh) * 2013-09-30 2014-01-01 南通富士通微电子股份有限公司 晶圆封装结构
CN104576417A (zh) * 2013-10-23 2015-04-29 中芯国际集成电路制造(上海)有限公司 封装结构和封装方法
CN104037133B (zh) * 2014-06-26 2017-01-11 江阴长电先进封装有限公司 一种圆片级芯片扇出封装方法及其封装结构
CN106098664A (zh) * 2016-06-12 2016-11-09 华天科技（昆山）电子有限公司 一种埋入式半导体芯片扇出型封装结构及其制作方法
CN109119344A (zh) * 2017-06-23 2019-01-01 力成科技股份有限公司 半导体封装及半导体封装的制造工艺方法

Similar Documents

Publication Publication Date Title
CN202839599U (zh) 一种芯片嵌入式三维圆片级封装结构
CN202905686U (zh) 一种多芯片圆片级封装结构
CN202871783U (zh) 一种芯片嵌入式堆叠圆片级封装结构
JP2011517125A5 (zh)
CN101604638A (zh) 圆片级扇出芯片封装方法
CN102272924A (zh) 功率led散热基板、功率led产品及其制造方法
CN102832331B (zh) 一种圆片级led封装方法
CN102456677A (zh) 球栅阵列封装结构及其制造方法
CN102683302A (zh) 一种用于单芯片封装和系统级封装的散热结构
CN104795380A (zh) 一种三维封装结构
CN116130436B (zh) 集成多孔微流道散热结构阵列的封装结构及其制备方法
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN107123601A (zh) 一种高散热器件封装结构和板级制造方法
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
CN207269022U (zh) 一种引线框架及其芯片倒装封装结构
CN202434509U (zh) 堆叠式半导体芯片封装结构
CN203367360U (zh) 一种硅基bga的圆片级芯片封装结构
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
CN202034361U (zh) 一种半导体封装结构
CN204118064U (zh) 一种芯片倾斜堆叠的圆片级封装单元
CN105023901A (zh) 一种基于铝基板的三维叠层芯片的封装结构及其制备方法
CN101604674A (zh) 圆片级扇出芯片封装结构
CN202695427U (zh) 一种多芯片圆片级封装结构
CN104064557B (zh) 一种芯片背面裸露的重构晶圆结构及制造方法
CN208460760U (zh) 三维系统级封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130424