CN102623359A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN102623359A
CN102623359A CN2012101121470A CN201210112147A CN102623359A CN 102623359 A CN102623359 A CN 102623359A CN 2012101121470 A CN2012101121470 A CN 2012101121470A CN 201210112147 A CN201210112147 A CN 201210112147A CN 102623359 A CN102623359 A CN 102623359A
Authority
CN
China
Prior art keywords
substrate
chip
adhesive material
conducting element
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101121470A
Other languages
English (en)
Inventor
洪嘉临
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2012101121470A priority Critical patent/CN102623359A/zh
Publication of CN102623359A publication Critical patent/CN102623359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

本发明关于一种半导体封装结构及其制造方法，本发明的制造方法利用一模具覆盖于导电元件上，该模具的一内表面具有一薄膜，该薄膜接触芯片的一表面，且该薄膜容置这些导电元件的部分，使一封胶材料包覆基板的第一表面、该芯片及部分这些导电元件，且暴露该芯片的该表面。由于利用该薄膜接触该芯片的该表面，且该薄膜容置这些导电元件的部分，以使部分这些导电元件及该芯片的该表面暴露，故不须已知移除部分封胶材料的步骤，及不须移除残胶，也不会造成焊球表面的污染。因此可简化工艺、缩短工艺时间及降低制造成本，以利于量产。

Description

半导体封装结构及其制造方法
技术领域
本发明关于一种半导体封装结构及其制造方法。
背景技术
已知堆迭式封装层迭结构(package on package，PoP)包括一下封装结构及一上封装结构。已知下封装结构利用外露的焊球与上封装结构电性连接，故须去除部分封胶材料至使焊球外露，以利与上封装结构接合。目前去除部分封胶材料有两种方式，第一种是利用切割方式移除部分封胶材料，另一种方式是利用激光烧融的方式移除部分封胶材料。此二种方式除了在机台的精度要求上是非常高以外，在移除部分封胶材料后，除了会造成残胶外，也会造成焊球表面的污染，为了要去除以上两种外来污染，必需要增加一道清除工艺，进而使成本上升。
发明内容
本发明提供一种半导体封装结构的制造方法。首先，提供一基板，该基板具有一第一表面及一第二表面。接着，形成数个导电元件于该基板的该第一表面。再设置一芯片至该基板的该第一表面，且该芯片电性连接至该基板。接着，覆盖一模具于这些导电元件上，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置这些导电元件的部分。接着，形成一封胶材料以包覆该基板的第一表面、该芯片及部分这些导电元件，且暴露该芯片的该表面。
本发明另提供一种半导体封装结构，包括：一基板、一芯片、数个导电元件及一封胶材料。该基板具有一第一表面及一第二表面。该芯片设置于该基板的该第一表面，且电性连接至该基板。这些导电元件设置于该基板的该第一表面。该封胶材料利用一模具进行灌模工艺而成，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置这些导电元件的部分，该封胶材料包覆该基板的该第一表面、该芯片及部分这些导电元件，且暴露该芯片的该表面。
本发明又提供一种半导体封装结构，包括：一基板、一芯片、数个导电元件、一第一封胶材料、一上基板、一上芯片及一第二封胶材料。该基板具有一第一表面及一第二表面。该芯片设置至该基板的该第一表面，且电性连接至该基板。这些导电元件设置于该基板的该第一表面。该第一封胶材料利用一模具进行灌模工艺而成，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置这些导电元件的部分，该第一封胶材料包覆该基板的该第一表面、该芯片及部分这些导电元件，且暴露该芯片的该表面。该上基板具有一第一表面及一第二表面，且该第二表面电性连接这些导电元件。该上芯片设置至该上基板的该第一表面，且电性连接至该上基板。该第二封胶材料包覆该上基板的该第一表面及该上芯片。
由于利用该薄膜接触该芯片的该表面，且该薄膜容置这些导电元件的部分，以使部分这些导电元件及该芯片的该表面暴露，故不须已知移除部分封胶材料的步骤，及不须移除残胶，也不会造成焊球表面的污染。因此可简化工艺、缩短工艺时间及降低制造成本，以利于量产。
附图说明
图1显示本发明半导体封装结构的一实施例的示意图；
图2至图8显示本发明半导体封装结构的制造方法的一实施例的示意图；
图9显示本发明半导体封装结构的另一实施例的示意图；
图10显示本发明半导体封装结构的上封装结构的另一实施例的示意图；
图11显示本发明半导体封装结构的再一实施例的示意图；
图12显示本发明半导体封装结构的又一实施例的示意图；及
图13为图12的导电元件及凹槽的部分局部放大示意图。
具体实施方式
参考图1，显示本发明半导体封装结构的一实施例的示意图。本发明半导体封装结构10包括：一基板11、数个导电元件12、一芯片13、一第一封胶材料14、一上基板15、一上芯片16及一第二封胶材料17。在本实施例中，本发明半导体封装结构10为堆迭式封装层迭结构(package on package，PoP)。
该基板11具有一第一表面111及一第二表面112，该第二表面112相对于该第一表面111。这些导电元件12设置于该基板11的该第一表面111。该芯片13设置至该基板11的该第一表面111，且电性连接至该基板11。在本实施例中，利用数个凸块131，设置于该基板11及该芯片13间，电性连接该基板11及该芯片13；且利用一底胶132，设置于该基板11及该芯片13间，包覆这些凸块131。
这些导电元件12设置于该芯片13周围，且这些导电元件12的一顶点相对于该基板的该第一表面的高度大于该芯片13的一表面133相对于该基板的该第一表面的高度。该第一封胶材料14包覆该基板11的该第一表面111、该芯片13及部分这些导电元件12，且暴露该芯片13的该表面133。
该上基板15具有一第一表面151及一第二表面152，且该第二表面152电性连接这些导电元件12。该上芯片16设置至该上基板15的该第一表面151，且电性连接至该上基板15。该第二封胶材料17包覆该上基板15的该第一表面151及该上芯片16。
参考图2至图8，显示本发明半导体封装结构的制造方法的一实施例的示意图。参考图2，提供一基板11，该基板11具有一第一表面111及一第二表面112。再形成数个导电元件12于该基板11的该第一表面111。在一实施例中，这些导电元件12可为焊球。
参考图3，设置一芯片13至该基板11的该第一表面111，且该芯片13电性连接至该基板。在本实施例中，利用数个凸块131，设置于该基板11及该芯片13间，电性连接该基板11及该芯片13。参考图4，本发明的该制造方法另包括形成一底胶132于该基板11及该芯片13间，且包覆这些凸块131的步骤。
参考图5，覆盖一模具21于该基板11的该第一表面111上，该模具21的一内表面具有一薄膜22，该薄膜22接触该芯片13的一表面133，且该薄膜22容置这些导电元件12的部分，亦即，该薄膜22覆盖至这些导电元件12上时，受这些导电元件12挤压而陷入，以容置这些导电元件12的部分上端。
参考图6，注入第一封胶材料14于该模具21内，以形成第一封胶材料14包覆该基板11的第一表面111、该芯片13及部分这些导电元件12。且因该薄膜22接触该芯片13的该表面133，第一封胶材料14未包覆该芯片13的该表面133。再移除该模具21及该薄膜22，而该芯片13的该表面133暴露于该第一封胶材料14的外，且该芯片13的该表面133大致与该第一封胶材料14的一上表面齐平，以制造得本发明的一半导体封装结构30，如图7所示。在本实施例中，显露的部分这些导电元件12的高度为这些导电元件12整体高度的20％-70％。亦即，该封胶材料包覆这些导电元件整体高度的30％-80％。
本发明的该半导体封装结构30可为上述本发明半导体封装结构10(图1)的下封装结构，其结构如上所述，在此不再叙述。由于利用该薄膜22接触该芯片13的该表面133，且该薄膜22容置这些导电元件12的部分，以使部分这些导电元件12及该芯片13的该表面133暴露，故不须已知移除部分封胶材料的步骤，及不须移除残胶，也不会造成焊球表面的污染。因此可简化工艺、缩短工艺时间及降低制造成本，以利于量产。
参考图8，本发明半导体封装结构的制造方法另包括提供一上封装结构40的步骤。该上封装结构40包括一上基板15、一上芯片16、一第二封胶材料17及数个接合焊垫41。该上基板15具有一第一表面151及一第二表面152，该上芯片16电性连接该上基板15的该第一表面151，这些接合焊垫41设置于该上基板15的该第二表面152。
再堆迭该上封装结构40的这些接合焊垫41于这些导电元件12上。接着，进行回焊(Reflow)步骤，使得这些接合焊垫41及这些导电元件12电性连接，以制造得本发明的该半导体封装结构10，如图1所示。且另形成数个第一焊球18于该基板11的该第二表面112，以与外部元件电性连接。
参考图9，显示本发明半导体封装结构的另一实施例的示意图。与本发明半导体封装结构10不同之处在于本发明半导体封装结构50不具有底胶132，而利用第一封胶材料14包覆这些凸块131。本发明半导体封装结构50与本发明半导体封装结构10相同的元件予以相同的标号，且不再叙述。
参考图10，显示本发明半导体封装结构的上封装结构的另一实施例的示意图。本发明半导体封装结构的该上封装结构70包括一上基板15、一上芯片16、一第二封胶材料17、数个接合焊垫71及数个第二焊球72。与上述图8的该上封装结构40不同之处在于，这些第二焊球72设置于这些接合焊垫71。
参考图11，显示本发明半导体封装结构的再一实施例的示意图。与本发明半导体封装结构10不同之处在于本发明半导体封装结构80包括图10的该上封装结构70，故这些第二焊球72与这些导电元件12电性连接。本发明半导体封装结构80与本发明半导体封装结构10相同的元件予以相同的标号，且不再叙述。
参考图12，显示本发明半导体封装结构的又一实施例的示意图；图13为图12的导电元件及凹槽的部分局部放大示意图。本发明半导体封装结构60可为上述本发明半导体封装结构10(图1)的下封装结构，与上述本发明半导体封装结构30不同之处在于本发明半导体封装结构60具有数个凹槽61，形成于这些导电元件12的周围的第一封胶材料14。在本实施例中，可利用激光烧融的方式移除在这些导电元件12的周围的第一封胶材料14，以形成这些凹槽61，使得在进行回焊(Reflow)步骤时，使这些接合焊垫41与这些导电元件12顺利电性连接。其中，这些凹槽61的外围宽度A大于这些导电元件12的直径约20％至50％；且这些凹槽61的深度B约为这些导电元件12的直径的5％至50％。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (9)

1.一种半导体封装结构的制造方法，包括以下步骤：
(a)提供一基板，该基板具有一第一表面及一第二表面；
(b)形成数个导电元件于该基板的该第一表面；
(c)设置一芯片至该基板的该第一表面，且该芯片电性连接至该基板；
(d)覆盖一模具于该基板上，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置所述导电元件的部分；及
(e)形成一封胶材料以包覆该基板的该第一表面、该芯片及部分所述导电元件，且暴露该芯片的该表面。
2.如权利要求1的方法，其中该步骤(e)后另包括于所述导电元件的周围的封胶材料形成凹槽的步骤。
3.如权利要求1的方法，其中该步骤(e)之后更包括：
(f)提供一上封装结构，该上封装结构包括一上基板、一上芯片及数个接合焊垫，该上基板具有一第一表面及一第二表面，该上芯片电性连接该上基板的该第一表面，所述接合焊垫设置于该上基板的该第二表面；
(g)堆迭所述接合焊垫于所述导电元件上；及
(h)进行回焊，使得所述接合焊垫及所述导电元件电性连接。
4.一种半导体封装结构，包括：
一基板，具有一第一表面及一第二表面；
一芯片，设置于该基板的该第一表面，且电性连接至该基板；
数个导电元件，设置于该基板的该第一表面；及
一封胶材料，利用一模具进行灌模工艺而成，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置所述导电元件的部分，该封胶材料包覆该基板的该第一表面、该芯片及部分所述导电元件，且暴露该芯片的该表面。
5.如权利要求4的半导体封装结构，另包括数个凹槽，形成于所述导电元件的周围的封胶材料。
6.如权利要求5的半导体封装结构，其中所述凹槽的外围宽度大于所述导电元件的直径约20％至50％；且所述凹槽的深度约为所述导电元件的直径的5％至50％。
7.如权利要求4的半导体封装结构，该封胶材料包覆所述导电元件整体高度的30％-80％。
8.一种堆迭式封装结构，包括：
一基板，具有一第一表面及一第二表面；
一芯片，设置至该基板的该第一表面，且电性连接至该基板；
数个导电元件，设置于该基板的该第一表面；
一第一封胶材料，利用一模具进行灌模工艺而成，该模具的一内表面具有一薄膜，该薄膜接触该芯片的一表面，且该薄膜容置所述导电元件的部分，该第一封胶材料包覆该基板的该第一表面、该芯片及部分所述导电元件，且暴露该芯片的该表面；
一上基板，具有一第一表面及一第二表面，且该第二表面电性连接所述导电元件；
一上芯片，设置至该上基板的该第一表面，且电性连接至该上基板；及
一第二封胶材料，包覆该上基板的该第一表面及该上芯片。
9.如权利要求8的堆迭式封装结构，另包括数个凹槽，形成于所述导电元件的周围的封胶材料。
CN2012101121470A 2012-04-17 2012-04-17 半导体封装结构及其制造方法 Pending CN102623359A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012101121470A CN102623359A (zh) 2012-04-17 2012-04-17 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012101121470A CN102623359A (zh) 2012-04-17 2012-04-17 半导体封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN102623359A true CN102623359A (zh) 2012-08-01

Family

ID=46563197

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101121470A Pending CN102623359A (zh) 2012-04-17 2012-04-17 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN102623359A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579207A (zh) * 2013-11-07 2014-02-12 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN104064531A (zh) * 2014-06-25 2014-09-24 中国科学院微电子研究所 一种焊球控制封装高度的器件封装结构及制造方法
CN104103633A (zh) * 2014-06-25 2014-10-15 中国科学院微电子研究所 一种封装高度可控的重构晶圆结构及制造方法
CN104658933A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种运用贴膜工艺的pop封装结构及其制备方法
CN104900635A (zh) * 2014-03-05 2015-09-09 矽品精密工业股份有限公司 半导体封装件及其半导体结构
WO2015165068A1 (en) * 2014-04-30 2015-11-05 Intel Corporation Integrated circuit assemblies with molding compound
CN103579207B (zh) * 2013-11-07 2016-11-30 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188127B1 (en) * 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
CN1567584A (zh) * 2003-06-20 2005-01-19 矽品精密工业股份有限公司 在芯片上植设导电凸块的半导体封装件及其制法
CN1855466A (zh) * 1996-07-12 2006-11-01 富士通株式会社 半导体装置
TW200828458A (en) * 2006-12-25 2008-07-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof and stack structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188127B1 (en) * 1995-02-24 2001-02-13 Nec Corporation Semiconductor packing stack module and method of producing the same
CN1855466A (zh) * 1996-07-12 2006-11-01 富士通株式会社 半导体装置
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
CN1567584A (zh) * 2003-06-20 2005-01-19 矽品精密工业股份有限公司 在芯片上植设导电凸块的半导体封装件及其制法
TW200828458A (en) * 2006-12-25 2008-07-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof and stack structure

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108321142B (zh) * 2013-07-26 2020-08-28 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN103579207A (zh) * 2013-11-07 2014-02-12 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN103579207B (zh) * 2013-11-07 2016-11-30 华进半导体封装先导技术研发中心有限公司 堆叠封装器件及其制造方法
CN104900635A (zh) * 2014-03-05 2015-09-09 矽品精密工业股份有限公司 半导体封装件及其半导体结构
WO2015165068A1 (en) * 2014-04-30 2015-11-05 Intel Corporation Integrated circuit assemblies with molding compound
US9936582B2 (en) 2014-04-30 2018-04-03 Intel Corporation Integrated circuit assemblies with molding compound
GB2539137B (en) * 2014-04-30 2019-04-03 Intel Corp Integrated circuit assemblies with molding compound
CN104064531A (zh) * 2014-06-25 2014-09-24 中国科学院微电子研究所 一种焊球控制封装高度的器件封装结构及制造方法
CN104103633A (zh) * 2014-06-25 2014-10-15 中国科学院微电子研究所 一种封装高度可控的重构晶圆结构及制造方法
CN104658933A (zh) * 2014-12-30 2015-05-27 华天科技（西安）有限公司 一种运用贴膜工艺的pop封装结构及其制备方法

Similar Documents

Publication Publication Date Title
CN102623359A (zh) 半导体封装结构及其制造方法
CN102376672A (zh) 无基岛球栅阵列封装结构及其制造方法
US7635917B2 (en) Three-dimensional package and method of making the same
CN102403283A (zh) 有基岛球栅阵列封装结构及其制造方法
JP2009506539A (ja) マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
CN104051443A (zh) 新型高密度可堆叠封装结构及制作方法
US11616044B2 (en) Chip packaging method and particle chips
US8828754B2 (en) Method for manufacturing LED
CN202297105U (zh) 微机电系统mems器件的方形扁平无引脚封装qfn结构
CN107086262A (zh) 紫外光发光二极管封装方法
CN102956547A (zh) 半导体封装结构及其制作方法
CN202394868U (zh) 单基岛露出多圈脚静电释放圈无源器件封装结构
CN100416783C (zh) 晶穴朝下型芯片封装构造的制造方法及构造
TWM407485U (en) Device of stackable semiconductor package having whole surface molding
JP2009141287A (ja) 半導体装置の製造方法および半導体装置
CN202394914U (zh) 多基岛露出型单圈引脚球栅阵列封装结构
CN106449555A (zh) 一种芯片的封装工艺和封装结构
CN202394879U (zh) 多基岛埋入单圈引脚球栅阵列封装结构
CN202394880U (zh) 单基岛埋入单圈引脚球栅阵列封装结构
CN104051356A (zh) 叠层封装结构及其形成方法
CN202394936U (zh) 多基岛埋入多圈引脚球栅阵列封装结构
CN202394938U (zh) 单基岛埋入多圈引脚球栅阵列封装结构
CN202394878U (zh) 多基岛埋入多圈引脚静电释放圈球栅阵列封装结构
TWI498977B (zh) 半導體封裝結構及其製造方法
CN202394943U (zh) 多基岛埋入单圈引脚静电释放圈球栅阵列封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120801