CN104051443A - 新型高密度可堆叠封装结构及制作方法 - Google Patents

新型高密度可堆叠封装结构及制作方法 Download PDF

Info

Publication number
CN104051443A
CN104051443A CN201410307407.9A CN201410307407A CN104051443A CN 104051443 A CN104051443 A CN 104051443A CN 201410307407 A CN201410307407 A CN 201410307407A CN 104051443 A CN104051443 A CN 104051443A
Authority
CN
China
Prior art keywords
lead wire
metal lead
wire frame
substrate
post
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410307407.9A
Other languages
English (en)
Other versions
CN104051443B (zh
Inventor
陈灵芝
郁科锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JCET Group Co Ltd
Original Assignee
Jiangsu Changjiang Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Changjiang Electronics Technology Co Ltd filed Critical Jiangsu Changjiang Electronics Technology Co Ltd
Priority to CN201410307407.9A priority Critical patent/CN104051443B/zh
Publication of CN104051443A publication Critical patent/CN104051443A/zh
Application granted granted Critical
Publication of CN104051443B publication Critical patent/CN104051443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种新型高密度可堆叠封装结构及制作方法，所述封装结构包括金属引线框架或基板（5），所述金属引线框架或基板（5）正面贴装有芯片（3），所述芯片（3）周围设置有铜柱（2），所述铜柱（2）顶部设置有锡柱（4），所述铜柱（2）、芯片（3）和锡柱（4）外围区域包封有塑封料（1），所述塑封料（1）的高度超过锡柱（4）的高度，所述锡柱（4）顶部区域开设有安装孔（6）。本发明的有益效果是：它组合使用电镀及激光钻孔方式提高基板设计与制造的精度，可实现Finepitch（细间距）的封装体堆叠，提高了封装体的安全性和可靠性。

Description

新型高密度可堆叠封装结构及制作方法
技术领域
本发明涉及一种新型高密度可堆叠封装结构及制作方法，属于半导体封装技术领域。
背景技术
当前PoP的封装形式如图12所示，其制作工艺主要是在底层逻辑基板上堆叠顶层基板封装，利用底层基板上的金属铜柱通过焊球的贴装、回流焊实现两个封装体的堆叠与电性互联。
上述PoP（封装体堆叠封装体）封装结构存在以下不足：  
  1、底部基板的电性连接铜柱在电镀制作工艺方面受高度与直径尺寸的限制，无法做到高密度设计与制造；
  2、底部封装体与顶部封装体之间通过顶层封装体外脚的金属锡球互联，回流焊后金属锡球会产生热变形，顶层封装焊球间距会比回流焊前小，为避免焊球间的短路，所以不能采用顶层封装为Fine Pitch（细间距）的封装堆叠；
  3、基板封装体堆叠如果为减小球间距采用多颗小金属锡球堆叠进行互联，在贴装堆叠的过程中对位困难，容易造成精度偏差或是上球体滑落，造成开路或短路影响贴装良率。
发明内容
本发明的目的在于克服上述不足，提供一种新型高密度可堆叠封装结构及制作方法，它组合使用电镀及激光钻孔方式提高基板设计与制造的精度，可实现Fine pitch（细间距）的封装体堆叠，提高了封装体的安全性和可靠性。
本发明的目的是这样实现的：一种新型高密度可堆叠封装结构，它包括金属引线框架或基板，所述金属引线框架或基板正面贴装有芯片，所述芯片周围设置有铜柱，所述铜柱顶部设置有锡柱，所述铜柱、芯片和锡柱外围区域包封有塑封料，所述塑封料的高度超过锡柱的高度，所述锡柱顶部区域开设有安装孔。
一种新型高密度可堆叠封装结构的制作方法，所述方法包括以下步骤：
步骤一、取金属引线框架或基板表面贴光阻膜作业
取一片厚度合适的金属引线框架或基板在正面及背面分别贴上可进行曝光显影的光阻膜；
步骤二、金属引线框架或基板正面去除部分光阻膜
利用曝光显影设备将步骤一完成贴光阻膜作业的金属引线框架或基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属引线框架或基板正面后续需要进行电镀的区域图形；
步骤三、电镀铜柱
在步骤二中金属引线框架或基板正面去除部分光阻膜的区域内电镀上铜柱；
步骤四、电镀锡柱
在步骤三中的铜柱顶部区域电镀锡柱；
步骤五、去除光阻膜
去除金属引线框架或基板表面的光阻膜；
步骤六、有机层保护
在金属引线框架或基板表面进行金属有机层保护；
步骤七、贴装芯片
在金属引线框架或基板上贴装芯片；
步骤八、包封
在金属引线框架或基板正面采用塑封料进行塑封；
步骤九、激光开孔
在对应步骤八中金属引线框架或基板正面的锡柱区域进行激光开孔，以露出埋入在塑封料中的锡柱；
步骤十、切割成品
将步骤九完成开孔的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来。
所述芯片贴装采用正装、倒装、点胶或铅锡焊料的方式。
所述光阻膜采用湿式光阻膜或干式光阻膜。
与现有技术相比，本发明具有以下有益效果：
1、基板间电性连接的金属线路使用电镀及激光钻孔方式制作，两种工艺匹配组合互补可避免直接电镀金属柱无法达到Fine pitch（细间距）的问题，实现高密度线路的设计与制造；
2、电镀制作高密度基板的连接金属线路层为铜、锡，在封装体堆叠过程中锡与金属锡球直接回流结合，降低了生产难度提高了工艺的稳定性；
3、凸点熔化时锡将留在环状铜柱金属柱内或充满环状金属柱以缓解凸点在回流过程中的塌陷溢出，避免短路；
4、封装体堆叠过程中电镀锡与铜层和金属锡球面直接结合紧密，致密性优于铜层与金属锡球的结合，大大提高了堆叠封装体的可靠性。
附图说明
图1~图10为本发明一种新型高密度可堆叠封装结构的制作方法各工序示意图。
图11为本发明一种新型高密度可堆叠封装结构上堆叠封装体的结构示意图。
图12为当前POP封装形式的结构示意图。
其中：
塑封料1
铜柱2
芯片3
锡柱4
金属引线框架或基板5
安装孔6。
具体实施方式
参见图10，本发明一种新型高密度可堆叠封装结构，它包括金属引线框架或基板5，所述金属引线框架或基板5正面贴装有芯片3，所述芯片3周围设置有铜柱2，所述铜柱2顶部设置有锡柱4，所述铜柱2、芯片3和锡柱4外围区域包封有塑封料1，所述塑封料1的高度超过锡柱4的高度，所述锡柱4顶部区域开设有安装孔6。
其制作方法如下：
步骤一、取金属引线框架或基板表面贴光阻膜作业
参见图1，取一片厚度合适的金属引线框架或基板在正面及背面分别贴上可进行曝光显影的光阻膜，所述光阻膜可以采用湿式光阻膜或干式光阻膜；
步骤二、金属引线框架或基板正面去除部分光阻膜
参见图2，利用曝光显影设备将步骤一完成贴光阻膜作业的金属引线框架或基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属引线框架或基板正面后续需要进行电镀的区域图形；
步骤三、电镀铜柱
参见图3，在步骤二中金属引线框架或基板正面去除部分光阻膜的区域内电镀上铜柱，金属柱可起到与其它封装体进行电性连接的作用；
步骤四、电镀锡柱
参见图4，在步骤三中的铜柱顶部区域电镀锡柱；
步骤五、去除光阻膜
参见图5，去除金属引线框架或基板表面的光阻膜；
步骤六、有机层保护
参见图6，在金属引线框架或基板表面进行金属有机层保护；
步骤七、贴装芯片
参见图7，在金属引线框架或基板上贴装芯片，贴装芯片可采用正装、倒装、点胶、铅锡焊料等方式；
步骤八、包封
参见图8，在金属引线框架或基板正面采用塑封料进行塑封；
步骤九、激光开孔
参见图9，在对应步骤八中金属引线框架或基板正面的锡柱区域进行激光开孔，以露出埋入在塑封料中的锡柱；
步骤十、切割成品
参见图10，将步骤九完成开孔的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来。

Claims (4)

1.一种新型高密度可堆叠封装结构，其特征在于：它包括金属引线框架或基板（5），所述金属引线框架或基板（5）正面贴装有芯片（3），所述芯片（3）周围设置有铜柱（2），所述铜柱（2）顶部设置有锡柱（4），所述铜柱（2）、芯片（3）和锡柱（4）外围区域包封有塑封料（1），所述塑封料（1）的高度超过锡柱（4）的高度，所述锡柱（4）顶部区域开设有安装孔（6）。
2.一种如权利要求1所述新型高密度可堆叠封装结构的制作方法，其特征在于所述方法包括以下步骤：
步骤一、取金属引线框架或基板表面贴光阻膜作业
取一片厚度合适的金属引线框架或基板在正面及背面分别贴上可进行曝光显影的光阻膜；
步骤二、金属引线框架或基板正面去除部分光阻膜
利用曝光显影设备将步骤一完成贴光阻膜作业的金属引线框架或基板正面进行图形曝光、显影与去除部分图形光阻膜，以露出金属引线框架或基板正面后续需要进行电镀的区域图形；
步骤三、电镀铜柱
在步骤二中金属引线框架或基板正面去除部分光阻膜的区域内电镀上铜柱；
步骤四、电镀锡柱
在步骤三中的铜柱顶部区域电镀锡柱；
步骤五、去除光阻膜
去除金属引线框架或基板表面的光阻膜；
步骤六、有机层保护
在金属引线框架或基板表面进行金属有机层保护；
步骤七、贴装芯片
在金属引线框架或基板上贴装芯片；
步骤八、包封
在金属引线框架或基板正面采用塑封料进行塑封；
步骤九、激光开孔
在对应步骤八中金属引线框架或基板正面的锡柱区域进行激光开孔，以露出埋入在塑封料中的锡柱；
步骤十、切割成品
将步骤九完成开孔的半成品进行切割作业，使原本以阵列式集合体方式集成在一起并含有芯片的塑封体模块一颗颗切割独立开来。
3.根据权利要求2所述的一种新型高密度可堆叠封装结构的制作方法，其特征在于：所述芯片贴装采用正装、倒装、点胶或铅锡焊料的方式。
4.根据权利要求2所述的一种新型高密度可堆叠封装结构的制作方法，其特征在于：所述光阻膜采用湿式光阻膜或干式光阻膜。
CN201410307407.9A 2014-06-30 2014-06-30 高密度可堆叠封装结构及制作方法 Active CN104051443B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410307407.9A CN104051443B (zh) 2014-06-30 2014-06-30 高密度可堆叠封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410307407.9A CN104051443B (zh) 2014-06-30 2014-06-30 高密度可堆叠封装结构及制作方法

Publications (2)

Publication Number Publication Date
CN104051443A true CN104051443A (zh) 2014-09-17
CN104051443B CN104051443B (zh) 2017-02-01

Family

ID=51504086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410307407.9A Active CN104051443B (zh) 2014-06-30 2014-06-30 高密度可堆叠封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN104051443B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261601A (zh) * 2015-09-09 2016-01-20 苏州日月新半导体有限公司 一种双层封装结构及其制造方法
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
CN106129022A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式pop封装结构及其制作方法
CN106129016A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线pop封装结构及其制作方法
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
WO2022088092A1 (zh) * 2020-10-30 2022-05-05 华为技术有限公司 膜层穿孔的形成方法、半导体器件及芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
US20130164594A1 (en) * 2010-05-28 2013-06-27 Li-Tec Battery Gmbh Electrical energy storage cell and apparatus
CN204088305U (zh) * 2014-06-30 2015-01-07 江苏长电科技股份有限公司 新型高密度可堆叠封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130164594A1 (en) * 2010-05-28 2013-06-27 Li-Tec Battery Gmbh Electrical energy storage cell and apparatus
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN102324418A (zh) * 2011-08-09 2012-01-18 日月光半导体制造股份有限公司 半导体元件封装结构与其制造方法
CN204088305U (zh) * 2014-06-30 2015-01-07 江苏长电科技股份有限公司 新型高密度可堆叠封装结构

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105261601A (zh) * 2015-09-09 2016-01-20 苏州日月新半导体有限公司 一种双层封装结构及其制造方法
CN105261601B (zh) * 2015-09-09 2016-08-24 苏州日月新半导体有限公司 一种双层封装结构及其制造方法
CN105428251A (zh) * 2015-12-16 2016-03-23 南通富士通微电子股份有限公司 半导体堆叠封装方法
CN105575832A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 一种多层堆叠扇出型封装结构及制备方法
CN106129022A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式pop封装结构及其制作方法
CN106129016A (zh) * 2016-08-10 2016-11-16 江阴芯智联电子科技有限公司 双向集成埋入式芯片重布线pop封装结构及其制作方法
CN106601636A (zh) * 2016-12-21 2017-04-26 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
WO2018113574A1 (zh) * 2016-12-21 2018-06-28 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
CN106601636B (zh) * 2016-12-21 2018-11-09 江苏长电科技股份有限公司 一种贴装预包封金属导通三维封装结构的工艺方法
US10763128B2 (en) 2016-12-21 2020-09-01 Jiangsu Changjiang Electronics Technology Co, Ltd. Process of surface-mounting three-dimensional package structure electrically connected by prepackaged metal
WO2022088092A1 (zh) * 2020-10-30 2022-05-05 华为技术有限公司 膜层穿孔的形成方法、半导体器件及芯片

Also Published As

Publication number Publication date
CN104051443B (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN104051443A (zh) 新型高密度可堆叠封装结构及制作方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
JP2017005187A (ja) 半導体装置の製造方法、および半導体装置
CN204088305U (zh) 新型高密度可堆叠封装结构
CN102751204B (zh) 一种扇出型圆片级芯片封装方法
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
US20180138107A1 (en) Lead frame and electronic component device
CN105161474A (zh) 扇出型封装结构及其生产工艺
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
CN203787410U (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构
JP2007208153A (ja) 半導体装置及びその製造方法
CN202394868U (zh) 单基岛露出多圈脚静电释放圈无源器件封装结构
CN202678302U (zh) 一种扇出型圆片级芯片封装结构
CN202394926U (zh) 多基岛埋入多圈引脚封装结构
CN104659021A (zh) 一种三维圆片级扇出PoP封装结构及其制造方法
CN204732390U (zh) 载板级半导体芯片嵌入式封装结构
CN202394908U (zh) 无基岛芯片倒装封装结构
CN202394914U (zh) 多基岛露出型单圈引脚球栅阵列封装结构
TWM407485U (en) Device of stackable semiconductor package having whole surface molding
JP4881369B2 (ja) 半導体装置の製造方法
CN202394937U (zh) 多基岛埋入多圈引脚无源器件球栅阵列封装结构
CN104733411A (zh) 一种三维堆叠圆片级扇出PoP封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160429

Address after: 214434 Jiangyin, Jiangsu, Chengjiang city street, Long Hill Road, No. 78

Applicant after: Jiangsu Changjiang Electronics Technology Co., Ltd.

Address before: 214434 Jiangyin, Jiangsu Province, Chengjiang Mayor Hill Road, No. 78, No.

Applicant before: Jiangsu Changjiang Electronics Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant