CN104051356A - 叠层封装结构及其形成方法 - Google Patents

叠层封装结构及其形成方法 Download PDF

Info

Publication number
CN104051356A
CN104051356A CN201310479253.7A CN201310479253A CN104051356A CN 104051356 A CN104051356 A CN 104051356A CN 201310479253 A CN201310479253 A CN 201310479253A CN 104051356 A CN104051356 A CN 104051356A
Authority
CN
China
Prior art keywords
electrical connector
package
face
reflux
metal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310479253.7A
Other languages
English (en)
Inventor
黄贵伟
林志伟
林修任
林威宏
郑明达
刘重希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/922,117 external-priority patent/US9412723B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201910356394.7A priority Critical patent/CN110233142A/zh
Publication of CN104051356A publication Critical patent/CN104051356A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Abstract

本发明提供了一种层叠封装结构及其形成方法，其中，一种封装件包括封装部件，封装部件进一步包括顶面和位于封装部件顶面处的金属焊盘。封装件还包括位于金属焊盘上方并且接合至金属焊盘的不可回流的电连接件、以及位于封装部件上方的模塑材料。将不可回流的电连接件模制在模塑材料中并且与模塑材料接触。不可回流的电连接件的顶面低于模塑料的顶面。

Description

叠层封装结构及其形成方法
相关申请的交叉引用
本申请要求于2013年3月14日提交的标题为“Package-on-PackageStructures and Methods for Forming the Same”的美国临时专利申请第61/783,050号的优先权，其全部内容结合于此作为参考。
背景技术
在传统叠层封装（PoP）工艺中，接合第一器件管芯的顶部封装件通过焊球进一步接合至底部封装件。底部封装件也可以包括接合在其中的第二器件管芯。第二器件管芯可以与焊球位于底部封装件的同一侧上。
在将顶部封装件接合至底部封装件之前，将模塑料应用于底部封装件，使得模塑料覆盖第二器件管芯和焊球。由于焊球被埋入模塑料中，因此实施激光烧蚀或钻削以在模塑料中形成孔，使得焊球露出。然后，可以通过底部封装件中的焊球将顶部封装件和底部封装件接合。
发明内容
根据本发明的一个方面，提供了一种封装件，包括：底部封装件，其包括第一封装部件，第一封装部件又包括顶面和位于第一封装部件的顶面处的金属焊盘，底部封装件还包括位于金属焊盘上方并且接合至金属焊盘的不可回流的电连接件以及位于第一封装部件上方的模塑材料，不可回流的电连接件部分地模制在模塑材料中并且与模塑材料接触，其中，不可回流的电连接件的顶面低于模塑材料的顶面；顶部封装件，位于底部封装件上方；以及焊料区，将不可回流的电连接件接合至顶部封装件，焊料区和不可回流的电连接件包括不同的材料。
优选地，不可回流的电连接件的顶面包括圆化部分，其中圆化部分的中心部分低于顶面的剩余部分。
优选地，不可回流的电连接件具有圆化的底面，底面的形状为部分球体。
优选地，该封装件还包括：焊膏，焊膏设置在不可回流的电连接件的圆化的底面和金属焊盘之间并且与圆化的底面和金属焊盘接触。
优选地，不可回流的电连接件与焊料区物理接触。
优选地，不可回流的电连接件包括铜。
优选地，该封装件还包括：接合至第一封装部件的顶面的第二封装部件，其中，模塑材料至少将第二封装件的下部模制在其中。
根据本发明的另一方面，提供了一种封装件，包括：底部封装件，包括封装衬底，封装衬底包括顶面和位于封装衬底的顶面处的金属焊盘，底部封装件还包括位于金属焊盘上方并且接合至金属焊盘的部分金属球（部分金属球由不可回流的材料形成）、位于封装衬底上方并且接合至封装衬底的管芯以及位于封装衬底上方的模塑材料，部分金属球和管芯的下部模制在模塑材料中；顶部封装件，位于底部封装件的上方；以及电连接件，将部分金属球接合至顶部封装件，电连接件和部分金属球包括相同的导电材料。
优选地，部分金属球具有顶面，并且部分金属球的顶面的中心部分低于模塑材料的顶面。
优选地，部分金属球具有不平坦的顶面。
优选地，部分金属球的顶面包括圆化部分，圆化部分的最低点接近部分金属球的顶面的中心。
优选地，该封装件还包括：设置在部分金属球的圆化底面和金属焊盘之间并且与部分金属球的圆化底面和金属焊盘接触的焊膏。
优选地，部分金属球和电连接件包括铜。
优选地，部分金属球和电连接件包括焊料。
根据本发明的又一方面，提供了一种方法，包括：在封装衬底上方模制模塑料以形成底部封装件，其中底部封装件的电连接件穿过模塑材料的顶面而露出；以及使用电弧去除电连接件的顶部，在去除步骤之后保留电连接件的底部。
优选地，该方法还包括：将顶部封装部件接合至封装衬底，顶部封装部件通过电连接件接合至封装衬底。
优选地，实施去除电连接件的顶部的步骤直至电连接件的部分顶面低于模塑材料的顶面。
优选地，电连接件包括焊料区，方法还包括：将焊球置于封装衬底的金属焊盘上方；以及在模制步骤之前，回流焊球以形成电连接件。
优选地，在去除电连接件的顶部的步骤之后，电连接件的剩余部分的整个顶面低于模塑材料的顶面。
优选地，生成电弧的步骤包括：将电极置于电连接件上方并且与电连接件对准；以及在电连接件和电极之间施加电压差。
附图说明
为了更全面地理解实施例及其优势，现结合附图参考以下描述，其中：
图1至图6B是根据一些示例性实施例的叠层封装结构在制造的中间阶段的截面图。
具体实施方式
下面详细讨论本发明各实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅用于示出的目的，而不用于限制本发明的范围。
本发明根据各个实施例提供了叠层封装（PoP）结构及其制造方法。根据一些实施例示出了形成PoP结构的中间阶段。讨论了实施例的变形。在本发明的各种视图和说明性的实施例中，相似的参考符号用于表示相似的元件。
参见图1，提供了封装部件10。在一些实施例中，封装部件10是封装衬底，因此在通篇描述中，封装部件10被称为封装衬底10，但其也可以为其他类型。在可选实施例中，封装部件10包括中介层。封装部件10可以是包括多个相同封装部件10的封装部件的一部分。例如，封装部件10可以是封装衬底，并且其位于包括形成为阵列的多个封装衬底的未锯开的封装衬底带中。
封装衬底10可以包括由介电材料形成的衬底18。可选地，可以由诸如半导体材料（例如，硅）的其他材料形成衬底18。在一些示例性实施例中，如图1所示，衬底18是建立在核心上的增层（build-up）衬底。可选地，衬底18可以是层压衬底，其包括通过层压粘合在一起的层压介电膜。当衬底18由介电材料形成时，介电材料可以包括混有玻璃纤维和/或树脂的复合材料。
封装衬底10被配置为将第一表面10A上的电连接件12电连接至第二表面10B上的导电部件16，其中，表面10A和10B为封装衬底10的相对表面。电连接件12和导电部件16例如可以是金属焊盘，因此分别称为金属焊盘12和16。封装衬底10可以包括诸如金属线/通孔14的导电连接件，并且其还可以包括贯穿衬底18的通孔。
在一些实施例中，将焊膏22涂覆在一些或所有金属焊盘12上。接下来，如图2所示，将电连接件24接合在金属焊盘12上。接合可以包括将电连接件24放置到焊膏22上，然后加热封装衬底10，使得电连接件24固定在金属焊盘12上。电连接件24电连接至金属焊盘12，其中，焊膏22提供固定电连接件24的紧固力。此外，焊膏22有助于提供电连接件24和下面的金属焊盘12之间的电连接。
在一些实施例中，电连接件24是不可回流的金属球。在通常的用于熔化焊料的温度（例如，可以在约200℃至约280℃的范围内）条件下，电连接件24不会熔化。根据一些实施例，电连接件24是铜球和铝球等。电连接件24也可以包括选自基本上由铜、铝、镍、铂、锡、钨和它们的合金组成的组中的金属。在一些实施例中，除非形成球的工艺有变化，否则电连接件24的形状可以是近乎完美的球形。在将电连接件24接合之后，电连接件24可以保持球形，其中每个球24的底端都通过一个点接触各自下面的金属焊盘12，尽管球也可以通过焊膏22形成的薄层与下面的金属焊盘12间隔开。每个电连接件24的底面（其为近乎完美的球面的一部分）也通过焊膏22（也可能通过接触点）电连接至各自下面的金属焊盘12。
在可选实施例中，电连接件24是可包括共晶焊料或非共晶焊料的焊球。当电连接件24由焊料形成时，电连接件24的接合包括回流工艺，其中将含有焊料的电连接件24回流。在这些实施例中，可以不使用焊膏22。作为替代，可以应用助焊剂（未示出）以改善回流。
参见图3，封装部件20通过金属焊盘12接合至封装衬底10。因此，形成包括封装衬底10和管芯20的底部封装件100。封装部件20可以是器件管芯，因此在下文中可选地将其称为管芯20，尽管封装部件20也可以是诸如封装件的另一类型的封装部件。管芯20可以是包括诸如晶体管、电容器、电感器、电阻器等的集成电路器件（未示出）的电路管芯。此外，管芯20可以是诸如中央处理单元（CPU）管芯的逻辑电路管芯。可以通过焊料接合或直接的金属-金属的接合（诸如铜-铜的接合）来实现管芯20与金属焊盘12的接合。
参见图4，在管芯20和封装衬底10上模制模塑材料28。在应用模塑材料28之后实施固化工艺。根据一些实施例，模塑材料28可以包括填充料、聚合物和硬化剂。在示例性的实施例中，聚合物可以是模塑料、底部填充物、模塑底部填充物（MUF）、环氧树脂等。在一些实施例中，模塑材料28的顶面28A与管芯20的顶面20A平齐，因此，管芯20通过模塑材料28而露出。在可选实施例中，模塑材料28可以将管芯20完全封装在其中，模塑材料28的一部分覆盖在管芯20上。在又一可选实施例中，模塑材料28可以包围并且接触管芯20的下部，而管芯20的上部位于模塑材料28的顶面28A上方。
电连接件24的顶部位于模塑材料28的顶面28A的上方。在一些示例性的实施例中，电连接件24位于顶面28A上方的上部的高度H1大于电连接件24的高度H2的约1/4或约1/3。在一些实施例中，H1/H2的比例也可以接近0.5。
参见图5，去除电连接件24的顶部。电连接件24的底部保留未动，因此，电连接件24变为部分球体。在一些实施例中，通过在电连接件24和电极32之间产生电弧30来实施电连接件24的去除。电弧30的温度可以导致电连接件24露出的表面部分上升至非常高的温度（例如，约8000℃和约12000℃之间），因此使电连接件24的表面部分蒸发。根据一些实施例，为产生电弧30，将多个由金属形成的电极32放置在电连接件24的上方并且与电连接件24对齐。需要去除其顶部的每个电连接件24都与一个电极32对齐。在电极32和电连接件24之间施加电压Varc以产生电弧30，其中，电压源36电连接至电极32和电连接件24以在其间提供电压Varc。例如，电压Varc可以介于约50V至约500V之间，尽管也可以使用不同的电压。
在一些实施例中，例如通过底部金属焊盘16和底部电极34使电连接件24电接地，其中，底部电极34将金属焊盘16电连接至电压源36。由于金属焊盘16电连接至电连接件24，所以电连接件24电连接至电压源36。在产生电弧30的过程中，可以控制电极32靠近电连接件24。电极32和电连接件24之间的电场相应地升高，并且当电极32和电连接件24之间的距离足够近时，最终产生电弧30。在去除电连接件24的顶部之后，移除电极32、34和电压源36。
在一些实施例中，在去除电连接件24的顶部之后，产生的电连接件24的顶面24A是不平坦的。例如，可能圆化顶面24A，使其最低点接近对应顶面24A的中心。此外，顶面24A的至少一部分可以低于模塑材料28的顶面28A。在一些实施例中，整个电连接件24与模塑材料28的顶面28A平齐或比其低，这表示整个顶面24A都与模塑材料28的顶面28A平齐或比其低。
图6A和图6B示出了顶部封装件50与底部封装件100的接合。因此，形成的结构是PoP结构。例如，参见图6A，首先将顶部封装件50放置在封装衬底10上方。顶部封装件50可以是包括器件管芯52和封装衬底54的封装件，其中，器件管芯52接合至封装衬底54。在一些示例性的实施例中，器件管芯52是诸如静态随机存取存储（SRAM）管芯、动态随机存取存储（DRAM）管芯等的存储管芯。此外，在将顶部封装件50接合至封装衬底10之前，可以在器件管芯52和封装衬底54上预模制模塑材料56。
在一些实施例中，顶部封装件50包括位于顶部封装件50底面处的电连接件58。电连接件58的位置与电连接件24的位置对齐。由于电连接件24凹进低于模塑材料28的顶面28A，所以可容易地将电连接件58固定在凹槽中，因此，顶部封装件50不会相对于底部封装件100滑动。此外，由于电连接件24是凹进的，所以产生的PoP结构的总厚度减小。在一些实施例中，电连接件58包括焊料，并且可以是焊球。在可选实施例中，电连接件58可以包括诸如金属柱或金属焊盘的不可回流的部分。电连接件58的不可回流的部分可以由选自与不可回流的电连接件24相同的备选材料形成。此外，电连接件58可以包括位于其不可回流部分的表面上的焊料盖。
参见图6A，在电连接件24不可回流的实施例中，对电连接件58中的焊料进行回流，期间不对电连接件24进行回流。所得到的电连接件58将顶部封装件50接合至电连接件24。在回流之后，电连接件58的底面适合电连接件24顶面的形状和轮廓。
参见图6B，在电连接件24包括焊料的实施例中，在回流工艺之后，焊球58中的焊料与电连接件24中的焊料熔合以形成使顶部封装件50连接至封装衬底10的焊料区域60。
在本发明的实施例中，通过去除底部封装件中的电连接件的顶部，减小了PoP结构的总高度。此外，在底部封装件中使用了不可回流的金属球。因此，由于不可回流的金属球的尺寸和形状易于控制，所以可以减小将顶部封装件接合至底部封装件的电连接件的间距。
根据一些实施例，一种封装件包括封装部件，封装部件进一步包括顶面和位于封装部件顶面上的金属焊盘。封装件还包括位于金属焊盘上方并且接合至金属焊盘的不可回流的电连接件、以及位于封装部件上方的模塑材料。将不可回流的电连接件模制在模塑材料中并且与模塑材料接触。不可回流的电连接件的顶面低于模塑料的顶面。
根据其他实施例，一种封装件包括封装衬底，其包括顶面和位于封装衬底顶面上的金属焊盘。将部分金属球设置在金属焊盘上方并且与其接合，其中，部分金属球由不可回流的材料形成。管芯位于封装衬底上方并且与其接合。将模塑材料设置在封装衬底上方，其中，将部分金属球和管芯的下部模制在模塑材料中。
根据另外的实施例，一种方法包括在封装衬底上方模制模塑材料以形成底部封装件，其中，底部封装件中的电连接件穿过模塑材料的顶面而露出。然后，使用电弧来去除电连接件的顶部，在去除步骤之后保留电连接件的底部。
尽管已经详细地描述了本发明及其部件，但应该理解，可以在不背离所附权利要求限定的实施例的精神和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、工具、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，可以使用现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结构的工艺、机器、制造、材料组分、工具、方法或步骤本发明。相应的，附加的权利要求意指包括例如工艺、机器、制造、材料组分、工具、方法或步骤的范围。此外，每个权利要求都构成一个独立的实施例，并且不同权利要求及实施例的组合均在本公开的范围之内。

Claims (10)

1.一种封装件，包括：
底部封装件，包括：
第一封装部件，包括：
顶面；和
金属焊盘，位于所述第一封装部件的顶面处；
不可回流的电连接件，位于所述金属焊盘上方并且接合至所述金属焊盘；和
模塑材料，位于所述第一封装部件上方，所述不可回流的电连接件部分地模制在所述模塑材料中并且与所述模塑材料接触，其中，所述不可回流的电连接件的顶面低于所述模塑材料的顶面；
顶部封装件，位于所述底部封装件上方；以及
焊料区，将所述不可回流的电连接件接合至所述顶部封装件，所述焊料区和所述不可回流的电连接件包括不同的材料。
2.根据权利要求1所述的封装件，其中，所述不可回流的电连接件的顶面包括圆化部分，其中所述圆化部分的中心部分低于所述顶面的剩余部分。
3.根据权利要求1所述的封装件，其中，所述不可回流的电连接件具有圆化的底面，所述底面的形状为部分球体。
4.根据权利要求3所述的封装件，还包括：焊膏，所述焊膏设置在所述不可回流的电连接件的所述圆化的底面和所述金属焊盘之间并且与所述圆化的底面和所述金属焊盘接触。
5.根据权利要求1所述的封装件，其中，所述不可回流的电连接件与所述焊料区物理接触。
6.根据权利要求1所述的封装件，其中，所述不可回流的电连接件包括铜。
7.根据权利要求1所述的封装件，还包括：接合至所述第一封装部件的顶面的第二封装部件，其中，所述模塑材料至少将所述第二封装件的下部模制在其中。
8.一种封装件，包括：
底部封装件，包括：
封装衬底，包括：
顶面；和
金属焊盘，位于所述封装衬底的顶面处；
部分金属球，位于所述金属焊盘上方并且接合至所述金属焊盘，其中，所述部分金属球由不可回流的材料形成；
管芯，位于所述封装衬底上方并且接合至所述封装衬底；和
模塑材料，位于所述封装衬底上方，所述部分金属球和所述管芯的下部模制在所述模塑材料中；
顶部封装件，位于所述底部封装件的上方；以及
电连接件，将所述部分金属球接合至所述顶部封装件，所述电连接件和所述部分金属球包括相同的导电材料。
9.根据权利要求8所述的封装件，其中，所述部分金属球具有顶面，并且所述部分金属球的顶面的中心部分低于所述模塑材料的顶面。
10.一种方法，包括：
在封装衬底上方模制模塑料以形成底部封装件，其中所述底部封装件的电连接件穿过所述模塑材料的顶面而露出；以及
使用电弧去除所述电连接件的顶部，在去除步骤之后保留所述电连接件的底部。
CN201310479253.7A 2013-03-14 2013-10-14 叠层封装结构及其形成方法 Pending CN104051356A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910356394.7A CN110233142A (zh) 2013-03-14 2013-10-14 叠层封装结构及其形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361783050P 2013-03-14 2013-03-14
US61/783,050 2013-03-14
US13/922,117 US9412723B2 (en) 2013-03-14 2013-06-19 Package on-package structures and methods for forming the same
US13/922,117 2013-06-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910356394.7A Division CN110233142A (zh) 2013-03-14 2013-10-14 叠层封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104051356A true CN104051356A (zh) 2014-09-17

Family

ID=51504025

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910356394.7A Pending CN110233142A (zh) 2013-03-14 2013-10-14 叠层封装结构及其形成方法
CN201310479253.7A Pending CN104051356A (zh) 2013-03-14 2013-10-14 叠层封装结构及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910356394.7A Pending CN110233142A (zh) 2013-03-14 2013-10-14 叠层封装结构及其形成方法

Country Status (1)

Country Link
CN (2) CN110233142A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128913A (zh) * 2019-12-24 2020-05-08 中国航空工业集团公司北京长城航空测控技术研究所 一种芯片的倒装焊接封装结构及其方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US8482111B2 (en) * 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080017968A1 (en) * 2006-07-18 2008-01-24 Samsung Electronics Co., Ltd. Stack type semiconductor package and method of fabricating the same
US20090146301A1 (en) * 2007-12-11 2009-06-11 Panasonic Corporation Semiconductor device and method of manufacturing the same
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128913A (zh) * 2019-12-24 2020-05-08 中国航空工业集团公司北京长城航空测控技术研究所 一种芯片的倒装焊接封装结构及其方法
CN111128913B (zh) * 2019-12-24 2022-02-11 中国航空工业集团公司北京长城航空测控技术研究所 一种芯片的倒装焊接封装结构及其方法

Also Published As

Publication number Publication date
CN110233142A (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
CN103219309B (zh) 多芯片扇出型封装及其形成方法
JP5042623B2 (ja) 半導体デバイス
CN103515305B (zh) 3d ic堆叠器件及制造方法
CN105051891B (zh) 包含导电底部填充材料的半导体装置及封装以及相关方法
US10373941B2 (en) Package-on-package structures and methods for forming the same
CN105489591A (zh) 半导体封装及其制造方法
CN104025288A (zh) 半导体封装及其制造方法
TW200908275A (en) Semiconductor packages and method for fabricating semiconductor packages with discrete components
US8274153B2 (en) Electronic component built-in wiring substrate
JP2008277362A (ja) 半導体装置およびその製造方法
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
CN102569268A (zh) 半导体装置及其制造方法
US7498199B2 (en) Method for fabricating semiconductor package
CN104321866A (zh) 半导体器件的制造方法
JP2017005187A (ja) 半導体装置の製造方法、および半導体装置
CN107452686A (zh) 包括升高焊盘上的贯穿模球的半导体封装及其制造方法
CN104051356A (zh) 叠层封装结构及其形成方法
US10269774B2 (en) Semiconductor device
CN102956547B (zh) 半导体封装结构及其制作方法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
CN205141022U (zh) 芯片封装结构
CN105990155A (zh) 芯片封装基板、芯片封装结构及其制作方法
CN105428507A (zh) 芯片封装结构及方法
US7217595B2 (en) Sealed three dimensional metal bonded integrated circuits
CN100428454C (zh) 卷带下芯片封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140917