JP2022510692A - パッシブデバイスアセンブリを備えた集積デバイスパッケージ - Google Patents

パッシブデバイスアセンブリを備えた集積デバイスパッケージ Download PDF

Info

Publication number
JP2022510692A
JP2022510692A JP2021532073A JP2021532073A JP2022510692A JP 2022510692 A JP2022510692 A JP 2022510692A JP 2021532073 A JP2021532073 A JP 2021532073A JP 2021532073 A JP2021532073 A JP 2021532073A JP 2022510692 A JP2022510692 A JP 2022510692A
Authority
JP
Japan
Prior art keywords
integrated device
die
rdl
package
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021532073A
Other languages
English (en)
Inventor
ヴィクラム・ヴェンカタドリ
サントシュ・アニル・クダルカル
Original Assignee
アナログ ディヴァイスィズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アナログ ディヴァイスィズ インク filed Critical アナログ ディヴァイスィズ インク
Publication of JP2022510692A publication Critical patent/JP2022510692A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48105Connecting bonding areas at different heights
    • H01L2224/48106Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73207Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10252Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1434Memory
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19102Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

集積デバイスパッケージが開示される。パッケージは、パッケージ基板と、アクティブ電子回路を有する集積デバイスダイと、を含むことができる。集積デバイスダイは、第1の側部と、第1の側部の反対側の第2の側部と、を有することができる。第1の側部は、ボンディングワイヤによってパッケージ基板に電気的に接続される接着パッドを有することができる。再分配層(RDL)スタックは、集積デバイスダイの第1の側部上に配置され得る。RDLスタックは、絶縁層と、導電性再分配層と、を備えることができる。パッケージは、RDLスタックに、装着され、および電気的に接続される、パッシブ電子デバイスアセンブリを含むことができる。

Description

関連出願の相互参照
本出願は、2018年12月6日に提出された米国仮特許出願第62/776,342号に対する優先権を主張し、その内容全体が、あらゆる目的のために、参照により本明細書に組み込まれる。
技術分野
本分野は、パッシブデバイスアセンブリを備えた集積デバイスパッケージに関する。
関連技術の説明
様々な種類の電子システムは、コンデンサ、抵抗器、インダクタなどの受動電子部品を含むことができる。電子システムの他の部品によって処理される前または後に電気信号を調節する、またはフィルタリングするために、受動電子部品を使用することができる。受動電子部品の電子システムへの組み込みは、貴重なボード空間を占有し、したがって、電子システムのフットプリントを増加させ得る。さらに、受動電子部品をシステム内の他のデバイスに接続することは、電気的損失をもたらし得る。したがって、電子システムへの受動電子部品の改善された組み込みの継続的な必要性が依然として存在する。
1つの実施形態では、集積デバイスパッケージが開示される。集積デバイスパッケージは、パッケージ基板と、アクティブ電子回路を有する集積デバイスダイと、を含むことができる。集積デバイスダイは、第1の側部と、第1の側部の反対側の第2の側部と、を有することができ、第1の側部は、ボンディングワイヤによってパッケージ基板に電気的に接続される接着パッドを備える。パッケージは、集積デバイスダイの第1の側部に配置された再分配層(RDL)スタックを含むことができ、RDLスタックは、絶縁層と、導電性再分配層と、を含む。パッケージは、RDLスタックに装着され、かつ電気的に接続されるパッシブ電子デバイスアセンブリを備えることができる。
別の実施形態では、センサモジュールが開示される。センサモジュールは、電子デバイスを備えることができる。電子デバイスは、素子と、素子の第1の側部に配置された再分配層(RDL)スタックと、を備えることができる。RDLスタックは、絶縁層と、導電性再分配層と、を備えることができる。電子デバイスは、RDLスタックに装着され、かつ電気的に接続されるパッシブ電子デバイスアセンブリを備えることができる。センサモジュールは、撮像センサアセンブリをさらに含むことができ、電子デバイスは、撮像センサアセンブリに装着される。
ここで、添付の図面を参照して、非限定的な例として、本開示の実施形態が説明される。
図1は、1つの実施形態による電子デバイスの概略側面断面図である。
図2Aは、別の実施形態による、電子デバイスを含む集積デバイスパッケージの概略側面断面図である。
図2Bは、別の実施形態による、電子デバイスを含む集積デバイスパッケージの概略側面断面図である。
図3は、1つの実施形態によるセンサモジュールの概略側面断面図である。
本明細書で開示される様々な実施形態は、集積デバイスダイの表面上に配置された再分配層(RDL)スタックに装着されるパッシブデバイスアセンブリを有する電子デバイスを含む集積デバイスパッケージに関する。いくつかのパッケージでは、パッシブ電子デバイス(複数可)は、集積デバイスダイに隣接するシステムボードまたはパッケージ基板などの基板に装着され得る。そのようなパッケージでは、フットプリントは、パッシブ電子デバイス(複数可)の横方向に隣接する装着配置のために所望されるよりも大きくなり得る。さらに、パッシブ電子デバイス(複数可)を集積デバイスダイに隣接して装着し、かつ基板を介してそれらを電気的に接続することは、パッシブ電子デバイス(複数可)と集積デバイスダイとの間の電子信号経路の長さを増加させ得、これは、電気的損失、ノイズ、および性能の低下につながり得る。
本明細書に開示される実施形態では、パッケージの性能は、例えば、ダイの上に配置されたRDLスタックにパッシブ電子デバイス(複数可)を装着することによって、集積デバイスダイのアクティブ電子回路のより近くにパッシブ電子デバイス(複数可)を装着することによって改善され得る。いくつかの実施形態では、パッシブ電子デバイス(複数可)は、ダイの横方向のフットプリント内でダイの上に装着され得、これはまた、パッケージの全体的なフットプリントを有益に低減することができる。
さらに、いくつかの実施形態では、パッケージ(RDLスタックに装着されたパッシブデバイス(複数可)を含む)は、撮像センサアセンブリに装着され得、センサアセンブリによって変換された信号を処理するように構成され得る。例えば、本明細書に説明されるように、センサアセンブリは、センサ基板に装着されたセンサダイを備えることができる。センサダイ(例えば、フォトダイオードアレイ、またはPDA)は、電磁放射線を電気信号に変換することができる。信号は、センサ基板を介してパッケージに送信され得る。有益には、パッシブ電子デバイス(複数可)を有するパッケージは、様々な種類のセンサアセンブリにとって重要であり得る、低減されたフットプリントを提供することができる。
図1は、1つの実施形態による電子デバイス1の概略側面断面図である。デバイス1は、アクティブ部品(例えば、アクティブ回路)がその中に形成される集積デバイスダイ2を備える素子を備えることができる。図1の素子は、集積デバイスダイであるが、他の実施形態では、図3に関連して以下に説明するように、素子は、インターポーザなどの別の適切なデバイスを備えることができる。集積デバイスダイ2は、シリコン、ゲルマニウム、または他のIII-IV族半導体材料の組み合わせから形成されるダイなどの半導体ダイを備えることができる。集積デバイスダイ2は、プロセッサダイ、メモリダイ、微小電気機械システム(MEMS)ダイ、センサダイなどの任意の好適な種類のデバイスダイを備えることができる。図3に関連して本明細書で説明されるように、例えば、ダイ2は、センサアセンブリによって変換された信号を処理するように構成されたプロセッサダイを備えることができる。ダイ2の上面18は、絶縁不動態化層5を通して露出された複数の導電性接着パッド4を備えることができる。いくつかの配置では、不動態化層5は、接着パッド4の一部に重なり、接合領域を画定することができる。様々な実施形態では、接着パッド4および不動態化層5は、例えば、ウエハ作製中に、ダイ2上にパターン化され得る。導電性接着パッド4は、銅などの任意の好適な種類の導電性材料を含むことができる。不動態化層5は、酸化ケイ素、窒化ケイ素などの絶縁材料または誘電体材料を備えることができる。RDLスタック3は、いくつかの配置では、アクティブ回路上に配置され得る。いくつかの実施形態では、ダイ2のアクティブ回路は、ダイ2の上面18にまたはその付近に配置され得る。他の実施形態では、ダイ2のアクティブ回路は、半導体貫通ビア(TSV)を介して接続された接着パッド4を有するダイ2の対向する下面19に、またはその付近に配置され得る。さらに他の実施形態では、ダイ2のアクティブ回路は、上面18と下面19との間のダイ2内に配置され得る。
図1の実施形態では、ダイ2である素子の上面18上に再分配層(RDL)スタック3が設けられ得る。パッシブデバイスアセンブリ12は、素子のRDLスタック3に装着され得る。RDLスタック3は、ダイ2の接着パッド4と他のデバイスとの間に電気通信を提供するための絶縁および導電性材料の1つ以上の層を備えることができる。RDLは、典型的には、ダイ2における接着パッド4によって提供されるものとは幾何学的に異なるパターンを有する(例えば、はんだバンプまたはワイヤ接着部を介して)他のデバイスに接続ポイントを提供するために用いられる。例えば、RDLスタック3は、外部デバイスに接続するために信号入力出力(I/O)パッドで横方向にファンアウトまたはファンインするように構成することができる。
図示された実施形態では、パッシブデバイスアセンブリ12は、導電性接着剤10(例えば、はんだペースト、導電性エポキシ、異方性導電性フィルム、または任意の他の好適な接着剤)によってRDLスタック3に装着された1つ以上のパッシブ電子デバイス11a、11bを備える。パッシブ電子デバイス11a、11bは、任意の好適な表面実装技術(SMT)部品などの任意の好適な種類のパッシブデバイスを含むことができる。例えば、パッシブ電子デバイス11a、11bは、コンデンサ、インダクタ、抵抗器などのうちの1つ以上を含むことができる。パッシブデバイス11a、11bは、絶縁、ノイズフィルタリング、調整などに使用することができる。いくつかの配置では、金属蓋を、電磁干渉遮蔽のためにパッケージ2の局所領域に提供することができる。しかしながら、図示される実施形態では、オーバーモールドされた部品を保護するために、センサアセンブリ用途に成形化合物を利用することが好ましい場合がある。さらに、空洞を画定するために蓋を利用するいくつかのデバイスは、集積デバイスダイの全体を遮蔽するために蓋を利用し得る。撮像センサ用途などのいくつかの実施形態では、パッシブデバイスおよび/またはダイがオーバーモールドされ得るように、ダイおよび/またはパッシブアセンブリの片側のみが有害放射線を受け得る。したがって、有益に、本明細書に開示される実施形態は、追加の遮蔽のために金属蓋を組み込むよりも費用対効果が高い場合がある成形化合物を利用することができる。2つのデバイス11a、11bが図1に示されているが、1つ、3つ、4つ、または4つを超えるパッシブ電子デバイスを含む、任意の好適な数のパッシブデバイスが設けられ得ることを理解されたい。
図1に示されるRDLスタック3は、複数の絶縁層および導電層を備えることができる。例えば、図1に示されるように、RDLスタック3は、第1の絶縁再不動態化層6と、導電性再分配層(RDL)7と、を含むことができる。いくつかの実施形態では、再不動態化層6および導電性RDL7は、別個の作製設備、例えば、バックエンドオブライン(BEOL)設備に提供することができる。いくつかの実施形態では、RDLスタック3は、ウエハをダイシングする前(例えば、ウエハレベル処理中)またはウエハをダイシングした後(例えば、ダイシングされたチップ間のポリマーなどの絶縁材料によって再構成されたウエハ上)に形成することができる。いくつかの実施形態では、再不動態化層6は、ダイ2の上面18上に堆積され得、基礎となる接着パッド4を露出させるようにパターン化され得る。導電性RDL7は、再不動態化層6の上に堆積され得、再不動態化層6において画定された開口部内に延在して、接着パッド4に機械的および電気的接続を提供し得る。
第2の絶縁再不動態化層9は、導電性RDL7の上に、および導電性RDL7に設けられた隙間における第1の再不動態化層6の部分の上に、設けることができる。第1の再不動態化層6と同様に、第2の再不動態化層9は、導電性RDL7の部分を露出するようにパターン化され得る。アンダーバンプ金属化(UBM)層8は、第2の再不動態化層9の上、および導電性RDL7の露出部分の上に設けられ得る。示されるように、UBM層8は、導電性RDL7の露出部分に電気的に接続することができる。図示された実施形態では、RDLスタック3は、2つの絶縁層(層6、9)および2つの導電層(層7、8)を含むが、RDLスタック3には、任意の好適な数の絶縁層および導電層が使用され得ることを理解されたい。
第1および第2の絶縁再不動態化層6、9は、任意の好適な種類の絶縁材料または誘電体材料を含むことができる。例えば、いくつかの実施形態では、再不動態化層6、9は、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素などの無機誘電体を含むことができ、またはポリマー、例えば、エポキシ、ポリイミド、ベンゾシクロブテン(BCB)、ポリベンゾキサゾール(PBO)などの有機誘電体を含むことができ、または任意の他の適切な誘電体材料を含むことができる。導電性RDL7およびUBM層8は、例えば、銅、アルミニウムなどの任意の好適な金属などの導電性材料を含む。パッシブ電子デバイス11a、11bは、導電性接着剤10を介してUBM層8に電気的に接続され得る。したがって、RDLスタック3は、UBM層8、導電性RDL7、およびダイ2の接着パッド4を介して、パッシブデバイス11a、11bとダイ2におけるアクティブ回路との間の電気通信を提供することができる。
図示された実施形態では、パッシブデバイス11a、11bは、例えば、ダイ2の横方向のフットプリント内に配置されるように、集積デバイスダイ2を覆うように位置付けられる。そのような配置では、パッケージ基板上のダイ2に隣接するパッシブデバイスを提供するパッケージと比較して、パッケージの全体的な横方向のフットプリントが低減され得る。さらに、パッシブデバイス11a、11bをアクティブ回路の近くに位置付けることで、電気的ノイズおよび損失は有益に低減され得る。例えば、いくつかの実施形態では、信号伝送距離と損失を減少させるように、アクティブ回路はRDLスタック3の上面18に、またはその近くに設けられ得る。他の実施形態では、パッシブデバイス11a、11bおよびRDLスタック3は、ダイの裏側に設けられてもよく、基板貫通ビア(TSV)を介して、アクティブ回路とRDLスタック3とデバイス11a、11bとの間の電気通信を提供することができる。いくつかの配置では、パッシブデバイス11a、11bはダイにおけるアクティブ回路を覆うことができる。他の実施形態では、パッシブデバイス11a、11bは、アクティブ回路を覆っていなくてもよい。図示された実施形態では、RDLスタック3は、接着パッド4からの信号がパッシブデバイス11a、11bの対応する接点またはリードに内側に横方向に伝送されるファンイン電気接続を提供する。しかしながら、以下に説明されるように、他の実施形態では、RDLスタック3は、ダイ2から少なくとも部分的に横方向にオフセットされ得るパッシブデバイスにファンアウト電気接続を提供することができる。
図1には示されていないが、デバイス1は、プリント回路基板(PCB)、リードフレーム、セラミック基板などの任意の好適な種類のパッケージ基板に装着することができる。いくつかの実施形態では、パッシブデバイスアセンブリ12は、ダイ2をパッケージ基板に装着する前に、ダイ2に装着することができる。他の実施形態では、ダイ2は、パッシブデバイスアセンブリ12をダイ2に装着する前に、基板に装着することができる。いくつかの実施形態では、成形化合物または封入剤を、ダイ2およびRDLスタック3の上に設けることができる。例えば、ダイ2およびパッシブデバイス11a、11bは、以下に説明するように、図2Aに示される配置と同様の配置でパッケージ化することができる。他の実施形態では、パッケージ蓋は、パッケージ蓋とダイ2との間に配置された気体(例えば、空気)空洞を備えて、ダイ2およびRDLスタック3の上に設けることができる。さらに他のパッケージ配置が好適であり得る。いくつかの実施形態では、RDLスタック3は、ファンアウト電気構成を提供するように配置され得る。このような実施形態では、成形化合物は、ダイ2の一部の上に提供され得、RDLスタック3は、ダイ2の上に、およびダイ2の外側に横方向に延在する成形化合物の部分の上に提供され得る。いくつかの実施形態では、UBM層8は、ダイから外側に横方向に延在することができ、1つ以上のパッシブデバイス11a、11bは、パッシブデバイス11a、11bの部分がダイ2から横方向にオフセットされるように、UBM層8に装着され得る。
図2Aは、別の実施形態による電子デバイス1を含む集積デバイスパッケージ20の概略側面断面図である。別段の注記がない限り、図2Aの部品は、図1の同じ番号の部品と同じ、または概ね同様であってもよい。例えば、図1と同様に、図2Aの実施形態は、集積デバイスダイ2の表面上のRDLスタック3に装着されたパッシブデバイスアセンブリ12(詳細については、図1を参照されたい)を含む。図2Aの実施形態では、ダイ2は、接着剤(図示せず)を介してパッケージ基板16に装着され得る。上で説明したように、パッケージ基板は、PCB、リードフレーム、セラミック基板などの任意の好適な種類の基板を備えることができる。図3などの様々な実施形態では、パッケージ基板16は、センサアセンブリの対応するパッドと電気的に通信するように構成された接着パッドを有することができる。パッケージ基板16は、その中に導電性トレースを有する絶縁基板を備えることができる。
図1の実施形態と同様に、RDLスタック3は、ダイ2の上面18上に形成され得る。しかしながら、図1の実施形態とは異なり、図2Aの実施形態では、パッシブデバイスアセンブリ12は、(例えば、はんだボールまたはバンプ14によって)導電性接着剤によってRDLスタック3に装着されたインターポーザ13を備える。いくつかの実施形態では、インターポーザ13は、信号をルーティングするためのトレースおよびビアを有するが、アクティブ処理回路を有さない、ダミーインターポーザを備えることができる。他の実施形態では、インターポーザ13は、アクティブ処理回路を有する電気的にアクティブなインターポーザを備えることができる。パッシブ電子デバイス11a、11bは、導電性接着剤(図2Aには図示せず)を介してインターポーザ13に装着され得る。インターポーザ13は、例えば、積層構造体、PCB基板、セラミックインターポーザ、半導体(例えば、シリコン)インターポーザなどの任意の好適な種類のインターポーザを備えることができる。インターポーザ13は、ワイヤ接着部15aを介してパッケージ基板16に電気的に接続され得る。したがって、いくつかの実施形態では、パッシブデバイスアセンブリ12は、パッケージ基板16(例えば、ワイヤ接着部15aを介する)およびダイ2(例えば、はんだボール14を有するフリップチップ配置を介する)の両方と有益に通信し得る。あるいは、インターポーザは、ダイ2を介して、例えば、はんだバンプ14を介してパッケージ基板16に単独で接続されてもよい。ダイ2は、ワイヤ接着部15bを介してパッケージ基板16に電気的に接続し得る。あるいは、ダイ2は、アクティブ側を上方または下方に有するTSVを含むことができる。図示されていないが、パッケージ基板16はまた、システムボードなどのより大きなシステムへの電気接続のために外面上にリードを含むことが理解されよう。外部リードは、リードフレームリード、はんだボールなど、パッケージ基板16の構造に応じて様々な形態をとり得る。
図1の電子デバイス1およびパッシブデバイスアセンブリ12は、図2Aに示されるインターポーザ13の代わりにパッケージ20で使用され得ることも理解されたい。そのような実施形態では、パッシブデバイスアセンブリ12(例えば、パッシブデバイス11a、11bを含む)は、インターポーザを使用せずにダイ2のRDLスタック3に直接装着され得る。成形化合物17は、パッシブデバイス11a、11b、ダイ2、およびパッケージ基板16の露出された上部の上に設けられ得る。
成形化合物17または封入剤は、パッケージ部品を外部環境から保護するために、パッシブデバイス11a、11b、インターポーザ13、ワイヤ接着部15a、15b、およびダイ2の上に設けられ得る。図1の実施形態と同様に、図2Aのパッケージ20は、パッケージ20の電気的性能を改善しながら全体的なパッケージのフットプリントを有益に低減することができる。例えば、図1と同様に、パッシブデバイスアセンブリ12(例えば、パッシブデバイス11a、11b、およびインターポーザ13)は、ダイ2の横方向のフットプリント内に在り得る。しかしながら、他の実施形態では、パッシブデバイスアセンブリ12の少なくとも一部は、ダイ2の横方向のフットプリントの外側に在り得る。
上で説明したように、本明細書に開示される様々な実施形態は、デジタルX線撮像システム、コンピュータ断層撮影(CT)撮像システム、超音波撮像システム、または任意の他の好適な撮像システムなどの撮像システムで使用するように構成されたセンサモジュールに関する。例えば、図1および図2Aのパッシブ集積デバイスアセンブリは、センサアセンブリによって変換された信号を調節する、または信号に別様に作用するためにセンサアセンブリ内に設けられ得る。有益には、電子デバイス1およびパッケージ20によってフットプリントが低減されることは、センサモジュールのフットプリントも低減されることを可能にし得る。
図2Bは、集積デバイスパッケージ20の別の実施形態を図示する。図2Bは、図2Aに示されたパッケージ20と概ね同様である。別段の注記がない限り、図2Bの参照番号は、図2Aの同じ番号の部品と同じまたは概ね同様の部品を表す。図2Bの実施形態では、インターポーザ13は、集積デバイスダイ2の対応する横方向のフットプリントよりも横方向に大きくてもよい。図2Bのより大きなインターポーザ13は、パッケージ20の機能性を改善することができる多数の電気部品を有利に収容することができる。例えば、1つ以上の追加のアクティブデバイスダイ(複数可)42は、好適な導電性接着剤を介して、インターポーザ13に装着され得る。デバイスダイ(複数可)42は、ダイ2からの信号を含むパッケージ20の部品および/またはインターポーザ13に装着された部品を処理および/またはテストすることができる。
図3は、1つの実施形態によるセンサモジュール30の概略側面断面図である。センサモジュール30は、撮像センサアセンブリ33と、センサアセンブリ3に装着された集積デバイスパッケージ20と、を備えることができる。集積デバイスパッケージ20は、上述のパッケージ20と同じであるか、または異なることができる。パッケージ20は、任意の好適な種類のパッシブデバイスアセンブリ12を備えることができる。例えば、パッシブデバイスアセンブリ12は、接着剤によって素子のRDLスタック3に装着されたパッシブ電子デバイス11a、11bを備えることができる。他の実施形態では、パッシブデバイスアセンブリ12は、素子のRDLスタック3に装着されたインターポーザ13に装着されたパッシブデバイス11a、11bを備えることができる。例えば、いくつかの実施形態では、素子は、図1および図2に示すような集積デバイスダイ2を備えることができ、パッシブデバイスアセンブリ12は、集積デバイスダイ2に装着することができる。他の実施形態では、素子は、インターポーザ、基板、他の種類のデバイスなどの別の好適な構造を備えることができる。
X線源または任意の他の好適な電磁放射線源などの照明源34が提供され得、電磁放射線をセンサアセンブリ33に向けることができる。様々な実施形態において、本明細書には示されていないが、物体(人間の患者、または任意の他の好適な対象物など)は、照明源34とセンサアセンブリ33との間に設けられ得る。センサアセンブリおよびセンサアセンブリに提供される部品に関する追加の詳細は、米国特許第8,829,454号、第9,116,022号、および第10,340,302号を通じて見出され得、それらの各々の内容全体が、あらゆる目的のために参照により本明細書に組み込まれる。
センサアセンブリ33は、センサ基板31と、センサ基板31の前側部に装着された1つ以上のセンサダイ32と、を含むことができる。センサ基板31は、積層基板、プリント回路基板(PCB)基板、半導体インターポーザ、埋め込みトレースを有するポリマーを含む可撓性基板、または埋め込み導電性トレースもしくは相互接続を有する非導電性基部を有する任意の他の好適な基板など、任意の好適な種類の基板を備えることができる。センサダイ32は、電磁放射線を電流に変換する複数の感光素子を有するフォトダイオードアレイ(PDA)を備えることができる。示されていないが、フィルタまたはシンチレータなどの放射線修飾剤は、センサアセンブリ33の前側部の上に設けられ得る。したがって、センサダイ32は、PDAに衝突する光を、センサ基板31における導電性トレースに伝達され得る電気信号に変換し得る。いくつかの実施形態では、センサダイ32は、はんだバンプ、異方性導電性フィルム(ACF)、導電性エポキシなどの導電性接着剤を介して、センサ基板31に電気的に接続され得る。
パッケージ20は、例えば、複数のはんだボール37、導電性エポキシなどの導電性接着剤を介してセンサアセンブリ33に装着され得る。パッケージ20は、上で説明したように、パッシブデバイスアセンブリ12に加えて、1つ以上のアクティブ集積デバイスダイを備えることができる。ダイ2は、センサダイ32によって変換され、センサ基板31を介してパッケージ20に伝送される電気信号(例えば、アナログ信号)を処理するように構成されたアクティブ処理回路を備えることができる。パッケージ20のデバイスは、例えば、信号フィルタリング、アナログ-デジタル変換などを含む、任意の好適な方法でこれらの信号を処理することができる。パッケージ20のデバイスによって処理される信号は、パッケージ20から(例えば、システムマザーボードを介して)より大きな電子システムに伝送され、ディスプレイ上にレンダリングされるか、またはそうでなければ、撮像された物体を分析するためにさらに処理され得る。
さらに、パッケージ20またはセンサアセンブリ33は、高感度回路を有害な電磁放射線から遮蔽するための1つ以上の放射線遮蔽体38を備えることができる。遮蔽体38は、高感度回路、例えば、ダイ2の高感度回路に有害放射線(例えば、X線)が衝突するのを遮断するように選択される任意の好適な材料を含むことができる。いくつかの実施形態では、遮蔽体38はタングステンを含むことができる。図3では、例えば、放射線遮蔽体38は、接着剤によってパッケージ基板16に取り付けられ得る。ダイ2は、遮蔽体38に装着され、ダイ2の高感度回路が遮蔽体38の横方向のフットプリント内に在るように位置付けられ得る。遮蔽体38は、パッケージ20の一部として示され、基板16に装着されるが、他の実施形態では、遮蔽体38は、センサダイ32(複数可)と高感度回路(例えば、ダイ2の高感度回路)との間のセンサモジュール30内の他の場所に配置することができる。例えば、遮蔽体38は、センサアセンブリ33とパッケージ20との間、センサアセンブリ33内、パッケージ20における他の場所などに配置され得る。センサモジュール30において使用される部品(放射線遮蔽体および他の部品を含む)の追加の例は、米国特許第8,829,454号、第9,116,022号、および第10,340,302号を通じて見出され得、これらのそれぞれの内容全体は、参照によりそれらの全体が、あらゆる目的のために本明細書に組み込まれる。
本発明は、ある特定の実施形態に関して説明されているが、本明細書に記載されているすべての特徴および利点を提供しない実施形態を含む、当業者に明らかな他の実施形態も、本発明の範囲内である。さらに、上述の様々な実施形態を組み合わせて、さらなる実施形態を提供することができる。さらに、1つの実施形態の文脈で示される特定の特徴もまた、他の実施形態に組み込むことができる。したがって、本発明の範囲は、添付の特許請求の範囲を参照することによってのみ定義される。
1 電子デバイス
2 集積デバイスダイ
3 再分配層(RDL)スタック
4 導電性接着パッド
5 絶縁不動態化層
6 第1の絶縁再不動態化層
7 導電性再分配層(RDL)
8 アンダーバンプ金属化(UBM)層
9 第2の絶縁再不動態化層
10 導電性接着剤
11a パッシブ電子デバイス
11b パッシブ電子デバイス
12 パッシブデバイスアセンブリ
13 インターポーザ
14 はんだボールまたはバンプ
15a ワイヤ接着部
15b ワイヤ接着部
16 パッケージ基板
17 成形化合物
18 上面
19 下面
20 集積デバイスパッケージ
30 センサモジュール
31 センサ基板
32 センサダイ
33 撮像センサアセンブリ
34 照明源
37 複数のはんだボール
38 放射線遮蔽体
42 アクティブデバイスダイ

Claims (25)

  1. 集積デバイスパッケージであって、
    パッケージ基板と、
    アクティブ電子回路を有する集積デバイスダイであって、前記集積デバイスダイは、第1の側部と、前記第1の側部の反対側の第2の側部と、を有し、前記第1の側部は、ボンディングワイヤを介して前記パッケージ基板に電気的に接続される接着パッドを備える、集積デバイスダイと、
    前記集積デバイスダイの前記第1の側部に配置された再分配層(RDL)スタックであって、前記RDLスタックは、絶縁層と、導電性再分配層と、を備える、RDLスタックと、
    前記RDLスタックに、装着され、および電気的に接続される、パッシブ電子デバイスアセンブリと、を備えた、集積デバイスパッケージ。
  2. 前記パッシブ電子デバイスアセンブリは、前記RDLスタックに装着された1つ以上のパッシブ電子デバイスを備える、請求項1に記載の集積デバイスパッケージ。
  3. 前記1つ以上のパッシブ電子デバイスは、コンデンサ、インダクタ、および抵抗器のうちの1つ以上を備える、請求項2に記載の集積デバイスパッケージ。
  4. 前記1つ以上のパッシブ電子デバイスは、コンデンサを備える、請求項3に記載の集積デバイスパッケージ。
  5. 前記1つ以上のパッシブ電子デバイスは、導電性接着剤を介して、前記RDLスタックに装着される、請求項2~4のいずれか1項に記載の集積デバイスパッケージ。
  6. 前記パッシブ電子デバイスアセンブリは、前記RDLスタックに装着されたインターポーザと、前記RDLスタックに装着された1つ以上のパッシブ電子デバイスと、を備える、請求項1に記載の集積デバイスパッケージ。
  7. 前記インターポーザと前記RDLスタックとの間に複数のはんだボールをさらに備え、前記インターポーザおよび前記RDLスタックを電気的に接続する、請求項6に記載の集積デバイスパッケージ。
  8. 前記インターポーザに装着されたアクティブデバイスダイをさらに備える、請求項6~7のいずれか1項に記載の集積デバイスパッケージ。
  9. 前記インターポーザの横方向のフットプリントは、前記集積デバイスダイの対応する横方向のフットプリントよりも大きい、請求項6~8のいずれか1項に記載の集積デバイスパッケージ。
  10. 前記RDLスタックは、前記ダイの上に配置された第1の絶縁再不動態化層と、前記第1の絶縁再不動態化層における隙間に配置された導電性再分配層(RDL)と、を備える、請求項1~9のいずれか1項に記載の集積デバイスパッケージ。
  11. 前記RDL層上に配置された第2の絶縁再不動態化層と、前記第2の絶縁再不動態化層の隙間に配置されたアンダーバンプ金属化(UBM)層と、をさらに備え、前記パッシブ電子デバイスアセンブリは、前記UBM層に電気的に接続されている、請求項10に記載の集積デバイスパッケージ。
  12. 絶縁不動態化層と、前記集積デバイスダイの前記第1の側部上の複数の導電性接着パッドと、をさらに備え、前記複数の導電性接着パッドは、前記導電性RDLに接続されている、請求項11に記載の集積デバイスパッケージ。
  13. 前記パッシブ電子デバイスアセンブリは、前記集積デバイスダイの横方向のフットプリント内に在るように、前記集積デバイスダイの上に配置される、請求項1~12のいずれか1項に記載の集積デバイスパッケージ。
  14. 前記パッシブ電子デバイスアセンブリの少なくとも一部は、前記集積デバイスダイの横方向のフットプリントの外側に配置されている、請求項1~12のいずれか1項に記載の集積デバイスパッケージ。
  15. 前記集積デバイスダイの前記第2の側部は、接着剤を介して前記パッケージ基板に装着されている、請求項1~14のいずれか1項に記載の集積デバイスパッケージ。
  16. 前記集積デバイスダイおよび前記パッシブ電子デバイスアセンブリの上に配置された成形化合物をさらに備える、請求項15に記載の集積デバイスパッケージ。
  17. 撮像センサアセンブリと、請求項1~16のいずれか1項に記載の集積デバイスパッケージと、を備えたセンサモジュールであって、前記集積デバイスパッケージは、前記撮像センサアセンブリに装着されている、センサモジュール。
  18. 前記撮像センサアセンブリのセンサダイと前記集積デバイスダイとの間に位置付けられた放射線遮蔽体をさらに備える、請求項17に記載のセンサモジュール。
  19. センサモジュールであって、
    電子デバイスであって、
    素子および前記素子の第1の側部に配置された再分配層(RDL)スタックであって、前記RDLスタックは絶縁層および導電性再分配層を備える、素子およびRDLスタックと、
    前記RDLスタックに装着され、および電気的に接続される、パッシブ電子デバイスアセンブリと、を備える電子デバイスと、
    撮像センサアセンブリであって、前記電子デバイスは前記撮像センサアセンブリに装着されている、撮像センサアセンブリと、を備える、センサモジュール。
  20. 前記撮像センサアセンブリは、センサ基板と、前記センサ基板に装着されたセンサダイと、を備える、請求項19に記載のセンサモジュール。
  21. 前記素子は、集積デバイスダイを備える、請求項19および20のいずれか1項に記載のセンサモジュール。
  22. 前記センサダイと前記集積デバイスダイとの間に放射線遮蔽体をさらに備える、請求項21に記載のセンサモジュール。
  23. 前記集積デバイスダイは、パッケージ基板に装着され、前記集積デバイスダイは、ボンディングワイヤによって前記パッケージ基板に電気的に接続される、請求項21または22に記載のセンサモジュール。
  24. 前記集積デバイスダイおよび前記パッシブ電子デバイスアセンブリの上に配置された成形化合物をさらに備える、請求項21~23のいずれか1項に記載のセンサモジュール。
  25. 前記パッシブ電子デバイスアセンブリは、インターポーザと、前記インターポーザに装着された1つ以上のパッシブ電子デバイスと、を備える、請求項19~24のいずれか1項に記載のセンサモジュール。
JP2021532073A 2018-12-06 2019-12-05 パッシブデバイスアセンブリを備えた集積デバイスパッケージ Pending JP2022510692A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862776342P 2018-12-06 2018-12-06
US62/776,342 2018-12-06
PCT/US2019/064644 WO2020118031A1 (en) 2018-12-06 2019-12-05 Integrated device packages with passive device assemblies

Publications (1)

Publication Number Publication Date
JP2022510692A true JP2022510692A (ja) 2022-01-27

Family

ID=70972120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021532073A Pending JP2022510692A (ja) 2018-12-06 2019-12-05 パッシブデバイスアセンブリを備えた集積デバイスパッケージ

Country Status (6)

Country Link
US (1) US11688709B2 (ja)
EP (1) EP3891793A4 (ja)
JP (1) JP2022510692A (ja)
KR (1) KR20210101238A (ja)
CN (1) CN113228272A (ja)
WO (1) WO2020118031A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3891793A4 (en) 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES
KR20210099604A (ko) * 2018-12-06 2021-08-12 아나로그 디바이시즈 인코포레이티드 차폐된 통합된 디바이스 패키지들
US11152378B1 (en) * 2020-03-25 2021-10-19 International Business Machines Corporation Reducing error rates with alpha particle protection
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN114551264A (zh) * 2020-11-26 2022-05-27 群创光电股份有限公司 封装元件的制作方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552078A (ja) 1967-11-15 1969-01-03
US4883967A (en) 1987-05-26 1989-11-28 Matsushita Electric Industrial Co., Ltd. Radiation detector and method of manufacturing the same
CN1139872A (zh) 1994-02-03 1997-01-08 模拟公司 层析x射线照相装置的模式化检测装置
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5528043A (en) 1995-04-21 1996-06-18 Thermotrex Corporation X-ray image sensor
JPH0998970A (ja) 1995-10-06 1997-04-15 Canon Inc X線撮像装置
US5889313A (en) 1996-02-08 1999-03-30 University Of Hawaii Three-dimensional architecture for solid state radiation detectors
JPH10284633A (ja) 1997-04-01 1998-10-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11345956A (ja) 1998-03-16 1999-12-14 Canon Inc 撮像装置
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
EP1684095B1 (en) 1998-06-18 2013-09-04 Hamamatsu Photonics K.K. Scintillator panel and radiation image sensor
KR100465444B1 (ko) 1999-03-31 2005-01-13 세이코 엡슨 가부시키가이샤 협 피치용 커넥터, 정전 액추에이터, 압전 액추에이터,잉크 제트 헤드, 잉크 제트 프린터, 마이크로머신, 액정패널, 전자기기
JP2001099942A (ja) 1999-09-29 2001-04-13 Toshiba Corp X線平面検出装置
US6396898B1 (en) 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
JP4532782B2 (ja) 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
JP2002022841A (ja) 2000-07-04 2002-01-23 Canon Inc 放射線撮影装置及びそれを備えたシステム
JP4610811B2 (ja) 2000-09-15 2011-01-12 アイメック プローブの製造方法及びその装置
JP3887162B2 (ja) 2000-10-19 2007-02-28 富士通株式会社 撮像用半導体装置
US6426991B1 (en) 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
US6717150B2 (en) 2000-12-12 2004-04-06 Ge Medical Systems Global Technology Company, Llc Solid-state CT detector modules with improved scintillator/diode coupling
DE10116222A1 (de) 2001-03-30 2002-10-17 Siemens Ag Detektor für Röntgen-Computertomograph
JP2003084066A (ja) 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
IL143980A0 (en) 2001-06-25 2002-04-21 Imarad Imaging Systems Ltd Three dimensional radiation detection
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
US6776817B2 (en) 2001-11-26 2004-08-17 Honeywell International Inc. Airflow sensor, system and method for detecting airflow within an air handling system
US7189971B2 (en) 2002-02-15 2007-03-13 Oy Ajat Ltd Radiation imaging device and system
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
US7119340B2 (en) 2002-10-07 2006-10-10 Hitachi, Ltd. Radiation detector, radiation detector element, and radiation imaging apparatus
JP4596748B2 (ja) 2003-05-07 2010-12-15 キヤノン株式会社 放射線画像撮影装置及び放射線画像撮影装置における再構成方法
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
DE10335662A1 (de) 2003-08-04 2005-03-10 Siemens Ag Detektormodul für einen Detektor zur Detektion ionisierender Strahlung sowie Detektor
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
US7193218B2 (en) 2003-10-29 2007-03-20 Canon Kabushiki Kaisha Radiation detection device, method of producing the same, and radiation image pick-up system
JP4594624B2 (ja) 2004-01-13 2010-12-08 株式会社日立製作所 放射線検出装置および核医学診断装置
US7067817B2 (en) 2004-01-29 2006-06-27 Hamamatsu Photonics K.K. Radiation image sensor and making method of same
US7714931B2 (en) 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
EP1815270A2 (en) 2004-07-14 2007-08-08 Orbotech Medical Solutions Ltd. Radiation detector head
JP4380460B2 (ja) 2004-08-10 2009-12-09 キヤノン株式会社 放射線検出装置、シンチレータパネル、及び放射線検出システム
TWM264651U (en) 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
DE102005014187B4 (de) 2005-03-29 2017-02-23 Siemens Healthcare Gmbh Detektormodul, Detektor und Computertomographiegerät
US20060223227A1 (en) 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
JP5128052B2 (ja) 2005-04-22 2013-01-23 浜松ホトニクス株式会社 光検出ユニット、光検出装置、及びx線断層撮像装置
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP4604865B2 (ja) 2005-06-15 2011-01-05 株式会社島津製作所 集積回路パッケージから集積回路を取り出す方法
JP5159065B2 (ja) 2005-08-31 2013-03-06 キヤノン株式会社 放射線検出装置、放射線撮像装置および放射線撮像システム
DE102005041451A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
WO2007039840A2 (en) 2005-10-05 2007-04-12 Koninklijke Philips Electronics, N.V. Computed tomography detector using thin circuits
US20070183184A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JP4425936B2 (ja) 2006-02-20 2010-03-03 Necエレクトロニクス株式会社 光モジュール
US7544947B2 (en) 2006-03-08 2009-06-09 Aeroflex Colorado Springs Inc. Cross-talk and back side shielding in a front side illuminated photo detector diode array
US7834325B2 (en) 2006-03-24 2010-11-16 Fujifilm Corporation Radiation image information capturing apparatus and method of detecting temperature of amplifier thereof
CA2647407A1 (en) * 2006-03-30 2007-10-18 Koninklijke Philips Electronics N.V. Radiation detector array
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7495226B2 (en) 2006-05-26 2009-02-24 Carestream Health, Inc. Compact and durable encasement for a digital radiography detector
US7504637B2 (en) 2006-07-11 2009-03-17 Aeroflex Colorado Springs Inc. Two component photodiode detector
JP2008109378A (ja) 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd 光学デバイスモジュールとその製造方法および光学デバイスユニットとその製造方法
US8154881B2 (en) 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP2008171881A (ja) 2007-01-09 2008-07-24 Shimadzu Corp 光または放射線検出器
US20080197480A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
JP2008268038A (ja) 2007-04-23 2008-11-06 Hitachi Ltd 半導体放射線検出器及び産業用x線ct装置
WO2008144414A1 (en) 2007-05-15 2008-11-27 Aeroflex Colorado Springs Inc. Energy sensitive direct conversion radiation detector
US7468514B1 (en) 2007-06-15 2008-12-23 Hamamatsu Photonics K.K. Radiation image conversion panel, scintillator panel, and radiation image sensor
JP4733092B2 (ja) 2007-09-28 2011-07-27 富士フイルム株式会社 放射線画像撮影装置
JP5032276B2 (ja) 2007-11-19 2012-09-26 株式会社東芝 放射線検出装置
JP2009189384A (ja) 2008-02-12 2009-08-27 Hitachi Medical Corp X線ct装置
JP5137763B2 (ja) 2008-09-26 2013-02-06 富士フイルム株式会社 放射線検出装置及び放射線画像撮影システム
JP5281484B2 (ja) 2009-05-28 2013-09-04 浜松ホトニクス株式会社 放射線検出ユニット
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8325048B2 (en) 2009-12-08 2012-12-04 Kimberly-Clark Worldwide, Inc. Thermal stress indicator
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5358509B2 (ja) 2010-04-15 2013-12-04 浜松ホトニクス株式会社 放射線検出器モジュール
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012088152A (ja) 2010-10-19 2012-05-10 Toshiba Electron Tubes & Devices Co Ltd 放射線検出装置
CN102639061B (zh) 2010-10-20 2015-11-25 株式会社东芝 Das检测器以及x射线计算机断层摄影装置
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
JP2012124466A (ja) 2010-11-18 2012-06-28 Nitto Denko Corp 半導体装置用接着フィルム、及び、半導体装置
US8829454B2 (en) 2012-02-27 2014-09-09 Analog Devices, Inc. Compact sensor module
JP5815483B2 (ja) 2012-07-27 2015-11-17 富士フイルム株式会社 放射線画像撮影装置
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
US9324687B1 (en) 2013-03-14 2016-04-26 Maxim Integrated Products, Inc. Wafer-level passive device integration
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US10074628B2 (en) * 2013-10-04 2018-09-11 Mediatek Inc. System-in-package and fabrication method thereof
US20160322418A1 (en) 2013-12-17 2016-11-03 Agfa Healthcare Nw Radiography flat panel detector having a low weight x-ray shield and the method of production thereof
KR102434823B1 (ko) * 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US10084983B2 (en) 2014-04-29 2018-09-25 Fermi Research Alliance, Llc Wafer-scale pixelated detector system
US9257396B2 (en) * 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
KR20160022549A (ko) 2014-08-20 2016-03-02 삼성전자주식회사 엑스선 검출 장치
JP2017535054A (ja) * 2014-09-26 2017-11-24 インテル・コーポレーション 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
JP6353763B2 (ja) 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
WO2016064374A1 (en) 2014-10-20 2016-04-28 Analogic Corporation Detector unit for detector array of radiation imaging modality
US9425143B2 (en) 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
US9583472B2 (en) 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9818727B2 (en) 2015-03-09 2017-11-14 Mediatek Inc. Semiconductor package assembly with passive device
WO2016167830A1 (en) 2015-04-14 2016-10-20 Analogic Corporation Detector array for radiation system
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US9835733B2 (en) 2015-04-30 2017-12-05 Zhengrong Ying Apparatus for detecting X-rays
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
WO2017014798A1 (en) 2015-07-17 2017-01-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
JP2017183398A (ja) 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10236091B2 (en) 2016-07-14 2019-03-19 Carestream Health, Inc. Backscatter shields and methods of shielding
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10276525B2 (en) 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11177220B2 (en) 2017-04-01 2021-11-16 Intel Corporation Vertical and lateral interconnects between dies
US20180294255A1 (en) 2017-04-11 2018-10-11 Mediatek Inc. Method for fabricating microelectronic package with surface mounted passive element
US20190067034A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Hybrid additive structure stackable memory die using wire bond
JP6978690B2 (ja) 2018-05-25 2021-12-08 日亜化学工業株式会社 透光性部材の形成方法および発光装置の製造方法、ならびに、発光装置
KR20210099604A (ko) 2018-12-06 2021-08-12 아나로그 디바이시즈 인코포레이티드 차폐된 통합된 디바이스 패키지들
EP3891793A4 (en) 2018-12-06 2022-10-05 Analog Devices, Inc. INTEGRATED DEVICE ENCLOSURES WITH PASSIVE DEVICE ASSEMBLIES

Also Published As

Publication number Publication date
EP3891793A4 (en) 2022-10-05
US11688709B2 (en) 2023-06-27
WO2020118031A1 (en) 2020-06-11
CN113228272A (zh) 2021-08-06
KR20210101238A (ko) 2021-08-18
EP3891793A1 (en) 2021-10-13
US20200185346A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
US11688709B2 (en) Integrated device packages with passive device assemblies
US11961867B2 (en) Electronic device package and fabricating method thereof
US9343333B2 (en) Wafer level semiconductor package and manufacturing methods thereof
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI437699B (zh) And a solid-state imaging device having a through-electrode
EP3780097A1 (en) Bond wires for interference shielding
US20190096866A1 (en) Semiconductor package and manufacturing method thereof
KR20080064090A (ko) 멀티-칩 패키지 및 그 제조 방법
JP3999720B2 (ja) 半導体装置およびその製造方法
US20110108977A1 (en) Package structure and manufacturing method thereof
US20060016973A1 (en) Multi-chip image sensor package module
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
KR20120025409A (ko) 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
JP7491923B2 (ja) シールドされた一体型デバイスパッケージ
US20070096249A1 (en) Three-dimensionally integrated electronic assembly
EP2009691A1 (en) Semiconductor device
CN107924876B (zh) 具有不同尺寸的开孔的焊盘
KR20130046068A (ko) 반도체 패키지 제조방법 및 반도체 패키지
EP3267484B1 (en) Sensor chip stack and method of producing a sensor chip stack
CN117276250A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240507